JP3022351B2 - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法Info
- Publication number
- JP3022351B2 JP3022351B2 JP8285472A JP28547296A JP3022351B2 JP 3022351 B2 JP3022351 B2 JP 3022351B2 JP 8285472 A JP8285472 A JP 8285472A JP 28547296 A JP28547296 A JP 28547296A JP 3022351 B2 JP3022351 B2 JP 3022351B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- semiconductor device
- mask
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体装置及び
その製造方法に関し、特に電流をブロックする構造を、
有機金属気相成長法により形成する、半導体レーザ、光
変調器、スポットサイズ変換素子などや、これらを集積
化した光半導体装置及びその製造方法に関する。
その製造方法に関し、特に電流をブロックする構造を、
有機金属気相成長法により形成する、半導体レーザ、光
変調器、スポットサイズ変換素子などや、これらを集積
化した光半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体レーザでは、ＳＡＳレーザ（Ｓｅ
ｌｆ−Ａｌｉｇｎｅｄ Ｓｔｒｕｃｔｕｒｅ Ｌａｓｅ
ｒ）と呼ばれる構造のレーザが広く用いられており、例
えば１９８９年、アプライド フィジックス レター、
第３５巻、Ｈ．Ｎｉｓｈｉ，ｅｔ ａｌ．，“Ｓｅｌｆ
−ａｌｉｇｎｅｄ ｓｔｒｕｃｔｕｒｅ ＩｎＧａＡｓ
Ｐ／ＩｎＰ ＤＨ ｌａｓｅｒｓ”，（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．，３５，２３２（１９７９）に記載の
ものをはじめとして、数多くの例がある。
ｌｆ−Ａｌｉｇｎｅｄ Ｓｔｒｕｃｔｕｒｅ Ｌａｓｅ
ｒ）と呼ばれる構造のレーザが広く用いられており、例
えば１９８９年、アプライド フィジックス レター、
第３５巻、Ｈ．Ｎｉｓｈｉ，ｅｔ ａｌ．，“Ｓｅｌｆ
−ａｌｉｇｎｅｄ ｓｔｒｕｃｔｕｒｅ ＩｎＧａＡｓ
Ｐ／ＩｎＰ ＤＨ ｌａｓｅｒｓ”，（Ａｐｐｌ．Ｐｈ
ｙｓ．Ｌｅｔｔ．，３５，２３２（１９７９）に記載の
ものをはじめとして、数多くの例がある。
【０００３】このＳＡＳレーザ構造では、活性層はウェ
ハー全面に成長したままエッチングしないで用いるの
で、活性層にＡｌを含むレーザなどに適している。
ハー全面に成長したままエッチングしないで用いるの
で、活性層にＡｌを含むレーザなどに適している。
【０００４】以下、このＳＡＳレーザの製造方法につい
て、特開平５−２９９７６７号公報の内容に沿って、図
面を参照して詳細に説明する。
て、特開平５−２９９７６７号公報の内容に沿って、図
面を参照して詳細に説明する。
【０００５】図９はこの種の従来のＳＡＳレーザの横断
面図である。
面図である。
【０００６】この製造方法においては、ＧａＡｓ、Ｉｎ
ＧａＡｌＰのエピタキシャル成長は、有機金属気相成長
法（以下、ＭＯＶＰＥと略記）で行う。ＭＯＶＰＥの原
料ガスは、トリメチルインジウム（以下、ＴＭＩ）、ト
リメチルガリウム（以下、ＴＭＧ）、トリメチルアルミ
ニウム（以下、ＴＭＡｌ）、アルシン（以下、Ａｓ
Ｈ3 ）、フォスフィン（以下、ＰＨ3 ）を用い、有機金
属は、水素のバブリングにより供給する。不純物ドーピ
ングについては、適宜、ジシラン（以下、Ｓｉ
2 Ｈ6 ）、ジメチルジンク（以下、ＤＭＺｎ）を水素で
希釈したガスを用いる。
ＧａＡｌＰのエピタキシャル成長は、有機金属気相成長
法（以下、ＭＯＶＰＥと略記）で行う。ＭＯＶＰＥの原
料ガスは、トリメチルインジウム（以下、ＴＭＩ）、ト
リメチルガリウム（以下、ＴＭＧ）、トリメチルアルミ
ニウム（以下、ＴＭＡｌ）、アルシン（以下、Ａｓ
Ｈ3 ）、フォスフィン（以下、ＰＨ3 ）を用い、有機金
属は、水素のバブリングにより供給する。不純物ドーピ
ングについては、適宜、ジシラン（以下、Ｓｉ
2 Ｈ6 ）、ジメチルジンク（以下、ＤＭＺｎ）を水素で
希釈したガスを用いる。
【０００７】まず、表面の面方位が（１００）のｎ型Ｇ
ａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファー層１０
２を１μｍ成長した後、ｎ−Ｉｎ0.48（Ｇａ0.6 Ａｌ
0.4 ）0.52Ｐクラッド層２０３を１μｍ、Ｉｎ0.48（Ｇ
ａ1-x Ａｌx ）0.52Ｐ層からなる活性層２０４、Ｉｎ
0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐ第１光ガイド層２０９
を１５０ｎｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ第２光ガイド層
２１０を１０ｎｍ成長する。
ａＡｓ基板１０１上に、ｎ−ＧａＡｓバッファー層１０
２を１μｍ成長した後、ｎ−Ｉｎ0.48（Ｇａ0.6 Ａｌ
0.4 ）0.52Ｐクラッド層２０３を１μｍ、Ｉｎ0.48（Ｇ
ａ1-x Ａｌx ）0.52Ｐ層からなる活性層２０４、Ｉｎ
0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐ第１光ガイド層２０９
を１５０ｎｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ第２光ガイド層
２１０を１０ｎｍ成長する。
【０００８】引き続き、ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ
0.7 ）0.52Ｐ電流ブロック層２１２を１μｍ、ｐ−Ｉｎ
0.48Ｇａ0.52Ｐ保護層１１３を１０ｎｍ成長する。この
ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３は、ｎ−Ｉｎ0.48
（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック層２１２の上
部表面が後の工程で大気中で酸化されるのを防ぐ機能を
持つ。
0.7 ）0.52Ｐ電流ブロック層２１２を１μｍ、ｐ−Ｉｎ
0.48Ｇａ0.52Ｐ保護層１１３を１０ｎｍ成長する。この
ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３は、ｎ−Ｉｎ0.48
（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック層２１２の上
部表面が後の工程で大気中で酸化されるのを防ぐ機能を
持つ。
【０００９】次に、シリコン酸化膜を全面に形成し、さ
らにその上にレジストを塗布する。フォトリソグラフィ
法によりレジストをストライプ状にパターニングし、バ
ッファード弗酸により、シリコン酸化膜をエッチングし
て開口する。このストライプ状に開口したシリコン酸化
膜をマスクとして、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１
３、および、ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ
電流ブロック層２１２をエッチングして除去し、ストラ
イプ状の溝を形成する。エッチャントは、ＩｎＧａＰと
ＩｎＧａＡｌＰとで、選択性のあるものを用い、ｐ−Ｉ
ｎ0.48Ｇａ0.52Ｐ第２光ガイド層２１０はエッチングス
トッパ層として機能する。
らにその上にレジストを塗布する。フォトリソグラフィ
法によりレジストをストライプ状にパターニングし、バ
ッファード弗酸により、シリコン酸化膜をエッチングし
て開口する。このストライプ状に開口したシリコン酸化
膜をマスクとして、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１
３、および、ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ
電流ブロック層２１２をエッチングして除去し、ストラ
イプ状の溝を形成する。エッチャントは、ＩｎＧａＰと
ＩｎＧａＡｌＰとで、選択性のあるものを用い、ｐ−Ｉ
ｎ0.48Ｇａ0.52Ｐ第２光ガイド層２１０はエッチングス
トッパ層として機能する。
【００１０】次に、二酸化シリコン膜を除去後、ｐ−Ｉ
ｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド層２１４を
前記ストライプ状の溝に埋込成長し、続いて、ｐ+ −Ｇ
ａＡｓコンタクト層１１５を成長する。
ｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド層２１４を
前記ストライプ状の溝に埋込成長し、続いて、ｐ+ −Ｇ
ａＡｓコンタクト層１１５を成長する。
【００１１】次に、表面電極１６を蒸着法またはスパッ
タ法で形成する。続いて、ウェハーの厚さを１００μｍ
程度に薄くする裏面研磨を行い、その後裏面電極１７を
全面形成する。
タ法で形成する。続いて、ウェハーの厚さを１００μｍ
程度に薄くする裏面研磨を行い、その後裏面電極１７を
全面形成する。
【００１２】このウェハーを共振器長３００μｍ長に劈
開し、３０％の反射率の前端面（出射面）コーティング
膜を施し、９０％の反射率の後端面コーティング膜を形
成すれば、閾値電流２０ｍＡ、スロープ効率０．７Ｗ／
Ａの赤色半導体レーザ素子が得られる。ここでスロープ
効率は、発振後の注入電流に対する前端面から光出力の
増加率で定義される。
開し、３０％の反射率の前端面（出射面）コーティング
膜を施し、９０％の反射率の後端面コーティング膜を形
成すれば、閾値電流２０ｍＡ、スロープ効率０．７Ｗ／
Ａの赤色半導体レーザ素子が得られる。ここでスロープ
効率は、発振後の注入電流に対する前端面から光出力の
増加率で定義される。
【００１３】一方、図１０は、中村らの１９９６年（平
成８年）春季 第４３回応用物理学講演会 講演予稿集
２７ｐ−Ｃ−３で述べられている、０．９８μｍ帯の
光で発振する埋込型半導体レーザの例である。この場合
は、半導体をウェットエッチングした後に、ＩｎＧａＰ
混晶をブロック層として埋込成長する製造方法をとって
いるため、ＩｎＧａＰブロック層に著しい組成不均一が
生じ、その結果、格子定数の大きな不整合が生じて、素
子の劣化の原因となる。組成不均一が生じるのは、ウェ
ットエッチングで溝を形成した場合は、溝内に特定の結
晶面ができずあらゆる結晶方位が混在しているためであ
る。
成８年）春季 第４３回応用物理学講演会 講演予稿集
２７ｐ−Ｃ−３で述べられている、０．９８μｍ帯の
光で発振する埋込型半導体レーザの例である。この場合
は、半導体をウェットエッチングした後に、ＩｎＧａＰ
混晶をブロック層として埋込成長する製造方法をとって
いるため、ＩｎＧａＰブロック層に著しい組成不均一が
生じ、その結果、格子定数の大きな不整合が生じて、素
子の劣化の原因となる。組成不均一が生じるのは、ウェ
ットエッチングで溝を形成した場合は、溝内に特定の結
晶面ができずあらゆる結晶方位が混在しているためであ
る。
【００１４】このように、ＡｌＧａＡｓのように組成の
不均一が生じても格子不整合が起こらないような混晶を
埋込層に用いる場合を除いて、混晶をブロック層とする
半導体レーザは、ブロック層そのものを埋め込み成長す
るような構造は製造が難しい。
不均一が生じても格子不整合が起こらないような混晶を
埋込層に用いる場合を除いて、混晶をブロック層とする
半導体レーザは、ブロック層そのものを埋め込み成長す
るような構造は製造が難しい。
【００１５】しかしながら、ブロック層の電流阻止能力
は、ブロック層の半導体のバンドギャップを大きくする
方が高くなり、低いリーク電流が得られる。また、光の
活性領域への閉じ込めを考えたときは、ブロック層の屈
折率を適切な値にすることがレーザ特性の向上に有効で
ある。こうした観点からブロック層に各種の混晶を用い
られるようにすることが切望されてきたところである。
ＳＡＳレーザは、前述の通り、ブロック層が平坦面上に
形成される構造なのでたとえブロック層として混晶を採
用しても前述の埋込型レーザの場合のような格子不整合
の問題は生じない利点を有している。
は、ブロック層の半導体のバンドギャップを大きくする
方が高くなり、低いリーク電流が得られる。また、光の
活性領域への閉じ込めを考えたときは、ブロック層の屈
折率を適切な値にすることがレーザ特性の向上に有効で
ある。こうした観点からブロック層に各種の混晶を用い
られるようにすることが切望されてきたところである。
ＳＡＳレーザは、前述の通り、ブロック層が平坦面上に
形成される構造なのでたとえブロック層として混晶を採
用しても前述の埋込型レーザの場合のような格子不整合
の問題は生じない利点を有している。
【００１６】
【発明が解決しようとする課題】しかしながら、従来の
ＳＡＳレーザの製造方法には以下のような問題があっ
た。
ＳＡＳレーザの製造方法には以下のような問題があっ
た。
【００１７】第１の問題点は、従来の技術において、ブ
ロック層除去後に露出される溝底部の幅、即ちブロック
層が除去された部分の下部に位置する活性層の幅を、再
現性良く、また均一性とも良く、制御して得るのが困難
なことである。その理由は、結晶成長されたブロック層
の層厚のウェハー面内のばらつき、および、ブロック層
をエッチングする際のオーバーエッチの程度により、ブ
ロック層のエッチング抜け幅がばらつくからである。Ｓ
ＡＳレーザではこの溝底部の幅が半導体レーザの注入電
流密度、光閉じ込めにとって重要な実効的な活性層幅を
規定するため、閾値電流、スロープ効率などの光出力特
性の再現性、均一性、制御性が悪くなる。
ロック層除去後に露出される溝底部の幅、即ちブロック
層が除去された部分の下部に位置する活性層の幅を、再
現性良く、また均一性とも良く、制御して得るのが困難
なことである。その理由は、結晶成長されたブロック層
の層厚のウェハー面内のばらつき、および、ブロック層
をエッチングする際のオーバーエッチの程度により、ブ
ロック層のエッチング抜け幅がばらつくからである。Ｓ
ＡＳレーザではこの溝底部の幅が半導体レーザの注入電
流密度、光閉じ込めにとって重要な実効的な活性層幅を
規定するため、閾値電流、スロープ効率などの光出力特
性の再現性、均一性、制御性が悪くなる。
【００１８】第２の問題点は、Ａｌを含むブロック層の
結晶をウェットエッチングするときに、ブロック層の結
晶を大気に露出するため、この上にできる再成長界面の
結晶性が悪くなり、半導体レーザの光出力特性の劣化、
信頼性の悪化をまねくという点である。
結晶をウェットエッチングするときに、ブロック層の結
晶を大気に露出するため、この上にできる再成長界面の
結晶性が悪くなり、半導体レーザの光出力特性の劣化、
信頼性の悪化をまねくという点である。
【００１９】その理由は、Ａｌと酸素は結合しやすく、
酸化したＡｌがあるブロック層上にクラッド層を成長し
ても、酸化されたＡｌの部分から結晶欠陥が発生するた
めである。従って、Ａｌを含む混晶をブロック層として
採用することは困難で、従来のＳＡＳレーザはＡｌを含
む混晶をブロック層とする構造は、歩留り良く量産でき
ないという問題がある。
酸化したＡｌがあるブロック層上にクラッド層を成長し
ても、酸化されたＡｌの部分から結晶欠陥が発生するた
めである。従って、Ａｌを含む混晶をブロック層として
採用することは困難で、従来のＳＡＳレーザはＡｌを含
む混晶をブロック層とする構造は、歩留り良く量産でき
ないという問題がある。
【００２０】本発明の目的は、混晶をブロック層とする
ＳＡＳ構造半導体レーザの製造において、活性層幅の制
御性、均一性、再現性を向上させ、量産する上で、平均
的に、低閾値電流化、高スロープ効率化を実現させるこ
とにある。
ＳＡＳ構造半導体レーザの製造において、活性層幅の制
御性、均一性、再現性を向上させ、量産する上で、平均
的に、低閾値電流化、高スロープ効率化を実現させるこ
とにある。
【００２１】本発明の他の目的は、ブロック層混晶中の
Ａｌの酸化を防止した信頼性の向上した構造の半導体レ
ーザを提供することにある。
Ａｌの酸化を防止した信頼性の向上した構造の半導体レ
ーザを提供することにある。
【００２２】
【課題を解決するための手段】本発明の光半導体装置の
製造方法は、活性層に注入する電流を狭窄するＡｌを含
む化合物半導体混晶の電流ブロック層を有する光半導体
装置の製造方法において、前記電流ブロック層を選択成
長により平坦な結晶面上に形成し、前記電流ブロック層
の露出した表面上にＡｌを含まない化合物半導体混晶の
保護膜層を積層させる工程を含むことを特徴とするもの
である。
製造方法は、活性層に注入する電流を狭窄するＡｌを含
む化合物半導体混晶の電流ブロック層を有する光半導体
装置の製造方法において、前記電流ブロック層を選択成
長により平坦な結晶面上に形成し、前記電流ブロック層
の露出した表面上にＡｌを含まない化合物半導体混晶の
保護膜層を積層させる工程を含むことを特徴とするもの
である。
【００２３】他の本発明の光半導体装置の製造方法は、
活性層に注入する電流を狭窄するＡｌを含む化合物半導
体混晶の電流ブロック層を有する光半導体装置の製造方
法において、平坦な結晶面上に成長阻止マスクを設ける
工程と、前記成長阻止マスクを形成した平坦な結晶面上
に有機金属気相成長法により選択成長を行い前記電流ブ
ロック層を形成し、前記電流ブロック層の露出した表面
上にＡｌを含まない化合物半導体混晶の保護膜層を積層
させる工程とを含むことを特徴とする。
活性層に注入する電流を狭窄するＡｌを含む化合物半導
体混晶の電流ブロック層を有する光半導体装置の製造方
法において、平坦な結晶面上に成長阻止マスクを設ける
工程と、前記成長阻止マスクを形成した平坦な結晶面上
に有機金属気相成長法により選択成長を行い前記電流ブ
ロック層を形成し、前記電流ブロック層の露出した表面
上にＡｌを含まない化合物半導体混晶の保護膜層を積層
させる工程とを含むことを特徴とする。
【００２４】さらに具体的には、第１導電型の半導体基
板上に第１導電型のクラッド層と、活性層と、前記活性
層より禁制帯幅が大きく屈折率が小さい第２導電型の光
ガイド層とを順次成長する工程と、前記光ガイド層上に
光の導波方向にストライプ状に延伸した成長阻止マスク
を形成する工程と、前記成長阻止マスクを形成した前記
光ガイド層上に第１導電型でＡｌを含む化合物半導体混
晶の電流ブロック層を選択成長する工程と、前記電流ブ
ロック層の露出した表面上にＡｌを含まない化合物半導
体混晶の保護膜層を積層させる工程と、前記成長阻止マ
スクを除去後、前記保護層で被われた前記電流ブロック
層と前記成長阻止マスクで覆われていた前記光ガイド層
の上に第２導電型のクラッド層を成長する工程とを含む
ことを特徴とする光半導体装置の製造方法である。
板上に第１導電型のクラッド層と、活性層と、前記活性
層より禁制帯幅が大きく屈折率が小さい第２導電型の光
ガイド層とを順次成長する工程と、前記光ガイド層上に
光の導波方向にストライプ状に延伸した成長阻止マスク
を形成する工程と、前記成長阻止マスクを形成した前記
光ガイド層上に第１導電型でＡｌを含む化合物半導体混
晶の電流ブロック層を選択成長する工程と、前記電流ブ
ロック層の露出した表面上にＡｌを含まない化合物半導
体混晶の保護膜層を積層させる工程と、前記成長阻止マ
スクを除去後、前記保護層で被われた前記電流ブロック
層と前記成長阻止マスクで覆われていた前記光ガイド層
の上に第２導電型のクラッド層を成長する工程とを含む
ことを特徴とする光半導体装置の製造方法である。
【００２５】また、前記Ａｌを含まない化合物半導体結
晶が３元以上の混晶であることを特徴とする光半導体装
置の製造方法をも提供するものである。
晶が３元以上の混晶であることを特徴とする光半導体装
置の製造方法をも提供するものである。
【００２６】また別の本発明は、活性層に注入する電流
を狭窄する電流ブロック層を有する光半導体装置の製造
方法において、平坦な結晶面上に光の導波方向に沿って
幅を変化させたストライプ状の成長阻止マスクを設ける
工程と、前記成長阻止マスクを形成した平坦な結晶面上
に有機金属気相成長法により選択成長を行い前記電流ブ
ロック層を形成する工程と、前記成長阻止マスクのスト
ライプ幅が小さい部分に光の出射端面を形成する工程と
を含むことを特徴とする。
を狭窄する電流ブロック層を有する光半導体装置の製造
方法において、平坦な結晶面上に光の導波方向に沿って
幅を変化させたストライプ状の成長阻止マスクを設ける
工程と、前記成長阻止マスクを形成した平坦な結晶面上
に有機金属気相成長法により選択成長を行い前記電流ブ
ロック層を形成する工程と、前記成長阻止マスクのスト
ライプ幅が小さい部分に光の出射端面を形成する工程と
を含むことを特徴とする。
【００２７】ここにおいて、前記成長阻止マスクのスト
ライプ幅が小さい部分に光の出射端面を形成する工程を
含む光半導体装置の製造方法、前記光半導体装置はＩＩ
Ｉ−Ｖ族化合物半導体もしくはＩＩ−ＶＩ族化合物半導
体からなることを特徴とする光半導体装置の製造方法、
前記成長阻止マスクは、誘電体膜からなることを特徴と
する光半導体装置の製造方法をも提供する。
ライプ幅が小さい部分に光の出射端面を形成する工程を
含む光半導体装置の製造方法、前記光半導体装置はＩＩ
Ｉ−Ｖ族化合物半導体もしくはＩＩ−ＶＩ族化合物半導
体からなることを特徴とする光半導体装置の製造方法、
前記成長阻止マスクは、誘電体膜からなることを特徴と
する光半導体装置の製造方法をも提供する。
【００２８】また、本発明の光半導体装置は、第１導電
型の半導体基板上に順次積層された第１導電型のクラッ
ド層と活性層と前記活性層より禁制帯幅が大きく屈折率
が小さい第２導電型の光ガイド層と第１導電型でＡｌを
含む化合物半導体混晶の電流ブロック層とを有してお
り、前記電流ブロック層に光の導波方向に延伸し、か
つ、前記電流ブロック層の上面から前記光ガイド層まで
達する深さの溝が設けられており、前記電流ブロック層
の上面及び前記溝の側面に第２導電型でＡｌを含まない
化合物半導体混晶の保護層と、前記溝の底面と前記保護
層の上全面に第２導電型のクラッド層を有することを特
徴とする。また、前記溝の幅が光の導波方向に沿って変
化していることを特徴とする光半導体装置。あるいは、
前記溝の幅が光の出射端面において他の端面における幅
に比べて小さいことを特徴とする光半導体装置が得られ
る。
型の半導体基板上に順次積層された第１導電型のクラッ
ド層と活性層と前記活性層より禁制帯幅が大きく屈折率
が小さい第２導電型の光ガイド層と第１導電型でＡｌを
含む化合物半導体混晶の電流ブロック層とを有してお
り、前記電流ブロック層に光の導波方向に延伸し、か
つ、前記電流ブロック層の上面から前記光ガイド層まで
達する深さの溝が設けられており、前記電流ブロック層
の上面及び前記溝の側面に第２導電型でＡｌを含まない
化合物半導体混晶の保護層と、前記溝の底面と前記保護
層の上全面に第２導電型のクラッド層を有することを特
徴とする。また、前記溝の幅が光の導波方向に沿って変
化していることを特徴とする光半導体装置。あるいは、
前記溝の幅が光の出射端面において他の端面における幅
に比べて小さいことを特徴とする光半導体装置が得られ
る。
【００２９】
【００３０】電流ブロック層を選択成長により形成する
手法を用いると、活性層上の電流ブロック層の開口幅
は、二酸化シリコン膜をパターニングする精度で形成で
きるため、極めて精密に制御できる。このため、実効的
な活性層幅の作製を、優れた制御性、均一性、再現性で
実現することができる。
手法を用いると、活性層上の電流ブロック層の開口幅
は、二酸化シリコン膜をパターニングする精度で形成で
きるため、極めて精密に制御できる。このため、実効的
な活性層幅の作製を、優れた制御性、均一性、再現性で
実現することができる。
【００３１】また、選択成長を（１００）面上で行い、
また、成長阻止される部分が、１μｍから６μｍと極め
て狭いため、混晶を電流ブロック層としている場合も、
組成の面内での乱れ、ばらつきは、格子不整をもたらす
ほどにならない。従って、ＧａＡｓ基板上のＩｎＧａ
Ｐ、ＡｌＧａＩｎＰや、ＩｎＰ基板上のＡｌＩｎＡｓの
ように、比較的バンドギャップの大きい混晶を電流ブロ
ック層として用いることができ、電流ブロック効果を高
めることができる。また、混晶の組成比を自由に選ぶこ
とにより、導波光の屈折率閉じ込めを最適に設計でき
る。
また、成長阻止される部分が、１μｍから６μｍと極め
て狭いため、混晶を電流ブロック層としている場合も、
組成の面内での乱れ、ばらつきは、格子不整をもたらす
ほどにならない。従って、ＧａＡｓ基板上のＩｎＧａ
Ｐ、ＡｌＧａＩｎＰや、ＩｎＰ基板上のＡｌＩｎＡｓの
ように、比較的バンドギャップの大きい混晶を電流ブロ
ック層として用いることができ、電流ブロック効果を高
めることができる。また、混晶の組成比を自由に選ぶこ
とにより、導波光の屈折率閉じ込めを最適に設計でき
る。
【００３２】また、電流ブロック層をエッチングするこ
とが無いので、Ａｌを含む電流ブロック層であっても、
選択成長の最後に、保護層を成長すれば、ブロック層の
側面も覆われＡｌが結晶表面に露出して、再成長界面の
結晶性が損なわれることもない。
とが無いので、Ａｌを含む電流ブロック層であっても、
選択成長の最後に、保護層を成長すれば、ブロック層の
側面も覆われＡｌが結晶表面に露出して、再成長界面の
結晶性が損なわれることもない。
【００３３】以上により、閾値電流の低減、スロープ効
率の向上、最大光出力の向上、温度特性の向上、信頼性
の向上が達成されたＳＡＳレーザが得られる。
率の向上、最大光出力の向上、温度特性の向上、信頼性
の向上が達成されたＳＡＳレーザが得られる。
【００３４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００３５】図１は、本発明の半導体レーザ構造と製造
方法を簡略に示した図である。
方法を簡略に示した図である。
【００３６】図１（Ａ）を参照すると、まず、（１０
０）面方位の一導電型半導体基板１上に、順次、一導電
型のバッファー層２、一導電型のクラッド層３、ＳＣＨ
−歪ＭＱＷ層４、他の導電型の第２光ガイド層９を全面
成長する。ここでＭＱＷは、多重量子井戸（Ｍｕｌｔｉ
−Ｑｕａｎｔｕｍ Ｗｅｌｌ）、ＳＣＨは、Ｓｅｐａｒ
ａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅの略である。ＳＣＨ構造は光を閉じ込める
屈折率導波機能を有している。次に、フォトリソグラフ
ィ法により、誘電体膜１１をストライプ状に幅１〜６μ
ｍで形成する。これを成長阻止マスクとして、一導電型
電流ブロック層１２を０．４μｍ〜２μｍ厚、他の導電
型の保護層１３を１０ｎｍ以上、選択成長する。
０）面方位の一導電型半導体基板１上に、順次、一導電
型のバッファー層２、一導電型のクラッド層３、ＳＣＨ
−歪ＭＱＷ層４、他の導電型の第２光ガイド層９を全面
成長する。ここでＭＱＷは、多重量子井戸（Ｍｕｌｔｉ
−Ｑｕａｎｔｕｍ Ｗｅｌｌ）、ＳＣＨは、Ｓｅｐａｒ
ａｔｅ Ｃｏｎｆｉｎｅｍｅｎｔ Ｈｅｔｅｒｏｓｔｒ
ｕｃｔｕｒｅの略である。ＳＣＨ構造は光を閉じ込める
屈折率導波機能を有している。次に、フォトリソグラフ
ィ法により、誘電体膜１１をストライプ状に幅１〜６μ
ｍで形成する。これを成長阻止マスクとして、一導電型
電流ブロック層１２を０．４μｍ〜２μｍ厚、他の導電
型の保護層１３を１０ｎｍ以上、選択成長する。
【００３７】次に、誘電体膜１１を除去後、他導電型の
クラッド埋込層１４、他導電型のコンタクト層１５を結
晶成長して図１（Ｂ）に示すＳＡＳレーザ構造を得る。
クラッド埋込層１４、他導電型のコンタクト層１５を結
晶成長して図１（Ｂ）に示すＳＡＳレーザ構造を得る。
【００３８】最後に、表面電極１６を形成し、続いて、
裏面研磨を行い、ウェハーの厚さを１００μｍとした
後、裏面電極１７を全面に形成する。
裏面研磨を行い、ウェハーの厚さを１００μｍとした
後、裏面電極１７を全面に形成する。
【００３９】以上の実施の形態において、半導体結晶と
しては、ＩＩＩ族がＩｎ、Ｇａ、Ａｌのいずれか１個ま
たは複数と、Ｖ族がＡｓ、Ｐのいずれかまたは両方から
なる、ＩＩＩ−Ｖ族化合物半導体結晶に適用できる。
しては、ＩＩＩ族がＩｎ、Ｇａ、Ａｌのいずれか１個ま
たは複数と、Ｖ族がＡｓ、Ｐのいずれかまたは両方から
なる、ＩＩＩ−Ｖ族化合物半導体結晶に適用できる。
【００４０】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００４１】図２は本発明の光半導体装置の一実施例を
説明するための断面図であり、ＳＡＳレーザの実施例を
示している。面方位（１００）面のｎ型ＧａＡｓ基板１
０１上全面にｎ−ＧａＡｓバッファー層１０２を０．５
μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層１０３を２
μｍ、ＳＣＨ−歪ＭＱＷ層４を６７ｎｍ、ｐ−Ｉｎ0.48
Ｇａ0.52Ｐ光ガイド層１１０を５０ｎｍ形成した。図６
はＳＣＨ−歪ＭＱＷ層４とその周辺のバンド図である。
この例では、６ｎｍの厚さの１．７％圧縮歪Ｉｎ0.24Ｇ
ａ0.76Ａｓウェル層１０６を２層有し、その間にＧａＡ
ｓバリア層１０７を５ｎｍ配している。また、光閉じ込
め、キャリア閉じ込めのために、歪ＭＱＷをはさんで、
ｎ−ＧａＡｓガイド層１０５と、ＧａＡｓガイド層１０
８が、５ｎｍずつ、さらにｎ側にｎ−Ｉｎ0.48Ｇａ0.52
Ｐ光ガイド層１０９が４０ｎｍある。このＳＣＨ−歪Ｍ
ＱＷ層４は０．９８μｍの波長で発振するレーザ活性層
となる。
説明するための断面図であり、ＳＡＳレーザの実施例を
示している。面方位（１００）面のｎ型ＧａＡｓ基板１
０１上全面にｎ−ＧａＡｓバッファー層１０２を０．５
μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層１０３を２
μｍ、ＳＣＨ−歪ＭＱＷ層４を６７ｎｍ、ｐ−Ｉｎ0.48
Ｇａ0.52Ｐ光ガイド層１１０を５０ｎｍ形成した。図６
はＳＣＨ−歪ＭＱＷ層４とその周辺のバンド図である。
この例では、６ｎｍの厚さの１．７％圧縮歪Ｉｎ0.24Ｇ
ａ0.76Ａｓウェル層１０６を２層有し、その間にＧａＡ
ｓバリア層１０７を５ｎｍ配している。また、光閉じ込
め、キャリア閉じ込めのために、歪ＭＱＷをはさんで、
ｎ−ＧａＡｓガイド層１０５と、ＧａＡｓガイド層１０
８が、５ｎｍずつ、さらにｎ側にｎ−Ｉｎ0.48Ｇａ0.52
Ｐ光ガイド層１０９が４０ｎｍある。このＳＣＨ−歪Ｍ
ＱＷ層４は０．９８μｍの波長で発振するレーザ活性層
となる。
【００４２】ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０
は平坦であり、その上には、３μｍの間隔を開けて、ｎ
−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１２が厚さ１．
４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３が厚さ
０．１５μｍ、両側に配置され、それらの上を覆う形
で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド埋込層１１４、
その上部にｐ+ −ＧａＡｓコンタクト層１１５が０．４
μｍある。３μｍの間隔で隔てられた電流ブロック層１
１２の側面は、ｐ−ＩｎＧａＰ保護層１１３で覆われて
いる。
は平坦であり、その上には、３μｍの間隔を開けて、ｎ
−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１２が厚さ１．
４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３が厚さ
０．１５μｍ、両側に配置され、それらの上を覆う形
で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド埋込層１１４、
その上部にｐ+ −ＧａＡｓコンタクト層１１５が０．４
μｍある。３μｍの間隔で隔てられた電流ブロック層１
１２の側面は、ｐ−ＩｎＧａＰ保護層１１３で覆われて
いる。
【００４３】更に、上面を全面覆う表面電極１１６と、
ｎ型ＧａＡｓ基板１０１の下に、裏面電極１１７がある
構成となっている。
ｎ型ＧａＡｓ基板１０１の下に、裏面電極１１７がある
構成となっている。
【００４４】次に、本発明の一実施例として、製造方法
について、図３、図４、図５を参照して詳細に説明す
る。
について、図３、図４、図５を参照して詳細に説明す
る。
【００４５】図３を参照すると、まず最初に、表面の面
方位が（１００）面のｎ型ＧａＡｓ基板１０１の上に、
ＭＯＶＰＥ法により、全面にｎ−ＧａＡｓバッファー層
１０２を０．５μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッ
ド層１０３を２μｍ、ＳＣＨ−歪ＭＱＷ層４を６７ｎ
ｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０を５０ｎ
ｍ、順次成長する第１のＭＯＶＰＥ成長を行う。この中
のＳＣＨ−歪ＭＱＷ層４は、図６のバンド図のように、
ｎ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１０９を４０ｎｍ、
ｎ−ＧａＡｓガイド層１０５を５ｎｍ、５ｎｍの厚さの
ＧａＡｓバリア層１０７を挟んで２層の厚さ６ｎｍの
１．７％圧縮歪Ｉｎ0.24Ｇａ0.76Ａｓウェル層１０６、
ＧａＡｓガイド層１０８を５ｎｍ、順次成長する。
方位が（１００）面のｎ型ＧａＡｓ基板１０１の上に、
ＭＯＶＰＥ法により、全面にｎ−ＧａＡｓバッファー層
１０２を０．５μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッ
ド層１０３を２μｍ、ＳＣＨ−歪ＭＱＷ層４を６７ｎ
ｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０を５０ｎ
ｍ、順次成長する第１のＭＯＶＰＥ成長を行う。この中
のＳＣＨ−歪ＭＱＷ層４は、図６のバンド図のように、
ｎ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１０９を４０ｎｍ、
ｎ−ＧａＡｓガイド層１０５を５ｎｍ、５ｎｍの厚さの
ＧａＡｓバリア層１０７を挟んで２層の厚さ６ｎｍの
１．７％圧縮歪Ｉｎ0.24Ｇａ0.76Ａｓウェル層１０６、
ＧａＡｓガイド層１０８を５ｎｍ、順次成長する。
【００４６】ＭＯＶＰＥのＩＩＩ族の原料ガスは、ＴＭ
Ｉ、ＴＭＧであり、Ｖ族の原料ガスは、ＡｓＨ3 とＰＨ
3 である。不純物ドーピングについては、適宜、Ｓｉ2
Ｈ6、ＤＭＺｎガスを用いる。
Ｉ、ＴＭＧであり、Ｖ族の原料ガスは、ＡｓＨ3 とＰＨ
3 である。不純物ドーピングについては、適宜、Ｓｉ2
Ｈ6、ＤＭＺｎガスを用いる。
【００４７】ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０
を成長して、第１のＭＯＶＰＥ成長が終わった後、シリ
コン酸化膜を１５０ｎｍの厚さで全面形成し、フォトリ
ソグラフィとドライエッチングにより、３μｍ幅のスト
ライプ形状とする。シリコン酸化膜の代りにシリコン窒
化膜を用いても良い。
を成長して、第１のＭＯＶＰＥ成長が終わった後、シリ
コン酸化膜を１５０ｎｍの厚さで全面形成し、フォトリ
ソグラフィとドライエッチングにより、３μｍ幅のスト
ライプ形状とする。シリコン酸化膜の代りにシリコン窒
化膜を用いても良い。
【００４８】このシリコン酸化膜１１１を成長阻止マス
クとして、第２のＭＯＶＰＥ成長が行われる。図４のよ
うに、ｎ−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１２を
１．４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３を
０．２μｍ順次選択成長する。ｐ−Ｉｎ0.48Ｇａ0.52Ｐ
保護層１１３は、再成長界面にｐｎ接合が形成されるこ
とを回避するために挿入する。
クとして、第２のＭＯＶＰＥ成長が行われる。図４のよ
うに、ｎ−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１２を
１．４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３を
０．２μｍ順次選択成長する。ｐ−Ｉｎ0.48Ｇａ0.52Ｐ
保護層１１３は、再成長界面にｐｎ接合が形成されるこ
とを回避するために挿入する。
【００４９】この選択成長は、３μｍ幅という非常に狭
い領域のみ成長を阻止し、かつ、（１００）面上の成長
であるため、平坦面上の全面成長とほとんど同様に成長
することができる。ストライプの方向を［０１１］方向
としたときは、この選択成長の側面は、斜めに傾いた
（１１１）Ｂ面となる。
い領域のみ成長を阻止し、かつ、（１００）面上の成長
であるため、平坦面上の全面成長とほとんど同様に成長
することができる。ストライプの方向を［０１１］方向
としたときは、この選択成長の側面は、斜めに傾いた
（１１１）Ｂ面となる。
【００５０】この選択成長の後、図５のように、シリコ
ン酸化膜１１１をバッファード弗酸等により除去し、上
部を埋め込む形で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド
埋込層１１４、その上部にｐ+ −ＧａＡｓコンタクト層
１１５を０．４μｍ成長する。
ン酸化膜１１１をバッファード弗酸等により除去し、上
部を埋め込む形で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド
埋込層１１４、その上部にｐ+ −ＧａＡｓコンタクト層
１１５を０．４μｍ成長する。
【００５１】更に、上面を全面おおう表面電極１１６を
蒸着法やスパッタ法で形成して、１００μｍ厚さに裏面
研磨を行い、ｎ型ＧａＡｓ基板１０１の下に、裏面電極
１１７を全面形成する。
蒸着法やスパッタ法で形成して、１００μｍ厚さに裏面
研磨を行い、ｎ型ＧａＡｓ基板１０１の下に、裏面電極
１１７を全面形成する。
【００５２】このウェハーを共振器長５００μｍ長に劈
開し、６％の反射率の前端面コーティング膜を施し、９
０％の反射率の後端面コーティング膜を形成して、光出
力特性を評価すると、閾値電流１０ｍＡ、スロープ効率
１．０Ｗ／Ａの半導体レーザが得られた。
開し、６％の反射率の前端面コーティング膜を施し、９
０％の反射率の後端面コーティング膜を形成して、光出
力特性を評価すると、閾値電流１０ｍＡ、スロープ効率
１．０Ｗ／Ａの半導体レーザが得られた。
【００５３】また、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層
１１０は、ＧａＡｓに格子整合するＩｎＧａＡｓＰ４元
混晶とすることもできる。図６で示したように、ｐ−Ｉ
ｎ0.48Ｇａ0.52Ｐ光ガイド層１１０は正孔の注入にとっ
て、障壁として作用するので、これをＩｎＧａＡｓＰと
することによって、解消することができる。
１１０は、ＧａＡｓに格子整合するＩｎＧａＡｓＰ４元
混晶とすることもできる。図６で示したように、ｐ−Ｉ
ｎ0.48Ｇａ0.52Ｐ光ガイド層１１０は正孔の注入にとっ
て、障壁として作用するので、これをＩｎＧａＡｓＰと
することによって、解消することができる。
【００５４】また、以上の実施例では、発振波長が０．
９８μｍ帯の半導体レーザにおいて、ブロック層にＩｎ
ＧａＰ系を用いる場合を述べたが、ＩｎＧａＡｓＰ／Ｉ
ｎＰ系の１．３〜１．６μｍ帯の半導体レーザで、Ｉｎ
ＧａＡｌＡｓまたは、ＩｎＡｌＡｓをブロック層とし
て、用いる場合にも適用できる。ＩｎＡｌＡｓ混晶をブ
ロック層として用いるときの利点は、ＩｎＧａＡｓＰ／
ＩｎＰに対して、伝導帯のバンド不連続が大きいため、
有効質量の軽い電子を効果的にブロックすることができ
る点である。
９８μｍ帯の半導体レーザにおいて、ブロック層にＩｎ
ＧａＰ系を用いる場合を述べたが、ＩｎＧａＡｓＰ／Ｉ
ｎＰ系の１．３〜１．６μｍ帯の半導体レーザで、Ｉｎ
ＧａＡｌＡｓまたは、ＩｎＡｌＡｓをブロック層とし
て、用いる場合にも適用できる。ＩｎＡｌＡｓ混晶をブ
ロック層として用いるときの利点は、ＩｎＧａＡｓＰ／
ＩｎＰに対して、伝導帯のバンド不連続が大きいため、
有効質量の軽い電子を効果的にブロックすることができ
る点である。
【００５５】次に、本発明の第２の実施例について図７
を参照して説明する。
を参照して説明する。
【００５６】第２の実施例は、第１の実施例をスポット
サイズ変換素子に適用したものである。図７は、このス
ポットサイズ変換素子の製造工程の途中の段階を示した
斜視図である。
サイズ変換素子に適用したものである。図７は、このス
ポットサイズ変換素子の製造工程の途中の段階を示した
斜視図である。
【００５７】レーザ光と光ファイバとの光結合効率を高
めるためには、低放射角のレーザが有効であり、そのた
めには、光の閉じ込めを共振器方向で変化させたスポッ
トサイズ変換素子が用いられる。この時、実効的な活性
層幅を、例えば０．４μｍ程度まで、狭めることが必要
であるが、このように狭い幅の溝をエッチングで形成す
るのは、制御性が全く不十分で、事実上、生産するのは
不可能と言ってよい。しかし、選択成長で作製するので
あれば、成長阻止マスクのパターニングの問題に帰着す
るため、なんら問題なく生産することが可能となる。
めるためには、低放射角のレーザが有効であり、そのた
めには、光の閉じ込めを共振器方向で変化させたスポッ
トサイズ変換素子が用いられる。この時、実効的な活性
層幅を、例えば０．４μｍ程度まで、狭めることが必要
であるが、このように狭い幅の溝をエッチングで形成す
るのは、制御性が全く不十分で、事実上、生産するのは
不可能と言ってよい。しかし、選択成長で作製するので
あれば、成長阻止マスクのパターニングの問題に帰着す
るため、なんら問題なく生産することが可能となる。
【００５８】本発明の第２の実施例においては、第１の
ＭＯＶＰＥ成長の方法は、第１の実施例と全く同様であ
る。即ち、第１のＭＯＶＰＥ成長は、ｎ−ＧａＡｓバッ
ファー層１０２を０．５μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａ
ｓクラッド層１０３を２μｍ、ＳＣＨ−歪ＭＱＷ層４を
６７ｎｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０を
５０ｎｍ、連続成長する。
ＭＯＶＰＥ成長の方法は、第１の実施例と全く同様であ
る。即ち、第１のＭＯＶＰＥ成長は、ｎ−ＧａＡｓバッ
ファー層１０２を０．５μｍ、ｎ−Ａｌ0.33Ｇａ0.67Ａ
ｓクラッド層１０３を２μｍ、ＳＣＨ−歪ＭＱＷ層４を
６７ｎｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層１１０を
５０ｎｍ、連続成長する。
【００５９】この後のシリコン酸化膜１１１の形成が、
第１の実施例と異なり、図７のように、シリコン酸化膜
１１１のパターンは、幅３μｍの部分が、３００μｍの
長さあり、その先、１００μｍの長さをかけて、０．４
μｍの幅までテーパ状に狭まっている。このシリコン酸
化膜１１１を成長阻止マスクとして第２のＭＯＶＰＥ成
長を行い、ｎ−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１
２を１．４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３
を０．２μｍ選択成長する。
第１の実施例と異なり、図７のように、シリコン酸化膜
１１１のパターンは、幅３μｍの部分が、３００μｍの
長さあり、その先、１００μｍの長さをかけて、０．４
μｍの幅までテーパ状に狭まっている。このシリコン酸
化膜１１１を成長阻止マスクとして第２のＭＯＶＰＥ成
長を行い、ｎ−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層１１
２を１．４μｍ、ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３
を０．２μｍ選択成長する。
【００６０】この選択成長の後、シリコン酸化膜１１１
をバッファード弗酸により除去し、上部を埋め込む形
で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド埋込層１１４、
その上部にｐ+ −ＧａＡｓコンタクト層１１５を０．４
μｍ成長する。この後の電極形成は、第１の実施例と同
様である。
をバッファード弗酸により除去し、上部を埋め込む形
で、ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド埋込層１１４、
その上部にｐ+ −ＧａＡｓコンタクト層１１５を０．４
μｍ成長する。この後の電極形成は、第１の実施例と同
様である。
【００６１】このウェハーを４００μｍの長さに劈開
し、端面コーティングを施して、半導体レーザとする
と、電流ブロック層の開口幅を０．４μｍとした方の端
面では、横方向の光閉じ込めが弱くなってスポットサイ
ズが大きくなるため低放射角のレーザ光が取り出せる。
放射角は、半値全幅で１０°が得られ、モジュール化し
たときのファイバとの結合効率は、１ｄＢと小さくする
ことができる。
し、端面コーティングを施して、半導体レーザとする
と、電流ブロック層の開口幅を０．４μｍとした方の端
面では、横方向の光閉じ込めが弱くなってスポットサイ
ズが大きくなるため低放射角のレーザ光が取り出せる。
放射角は、半値全幅で１０°が得られ、モジュール化し
たときのファイバとの結合効率は、１ｄＢと小さくする
ことができる。
【００６２】次に、本発明の第３の実施例について図面
を参照して説明する。
を参照して説明する。
【００６３】前述の第１の実施例では、０．９８μｍ帯
の発振波長をもつ半導体レーザについて述べたが、本実
施例は、従来技術の例として説明したものと同じ、赤色
の光を出す半導体レーザに関する。半導体レーザの構造
としては、従来の技術で述べたものとＩｎＧａＰ保護層
１１３の形状に違いがある。また、製造方法としては、
ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック
層２１２の形状の形成を、エッチングで行うか、選択成
長で行うかの違いがある。
の発振波長をもつ半導体レーザについて述べたが、本実
施例は、従来技術の例として説明したものと同じ、赤色
の光を出す半導体レーザに関する。半導体レーザの構造
としては、従来の技術で述べたものとＩｎＧａＰ保護層
１１３の形状に違いがある。また、製造方法としては、
ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック
層２１２の形状の形成を、エッチングで行うか、選択成
長で行うかの違いがある。
【００６４】図８を参照すると、まず、最初に、表面の
面方位が（１００）面のｎ型ＧａＡｓ基板１０１上に、
ｎ−ＧａＡｓバッファー層１０２を１μｍを成長した
後、ｎ−Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド
層２０３を１μｍ、Ｉｎ0.48（Ｇａ1-x Ａｌx ）0.52Ｐ
層からなる活性層２０４、Ｉｎ0.48（Ｇａ0.6 Ａ
ｌ0.4）0.52Ｐ第１光ガイド層２０９を１５０ｎｍ、ｐ
−Ｉｎ0.48Ｇａ0.52Ｐ第２光ガイド層１１０を１０ｎｍ
成長する。
面方位が（１００）面のｎ型ＧａＡｓ基板１０１上に、
ｎ−ＧａＡｓバッファー層１０２を１μｍを成長した
後、ｎ−Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド
層２０３を１μｍ、Ｉｎ0.48（Ｇａ1-x Ａｌx ）0.52Ｐ
層からなる活性層２０４、Ｉｎ0.48（Ｇａ0.6 Ａ
ｌ0.4）0.52Ｐ第１光ガイド層２０９を１５０ｎｍ、ｐ
−Ｉｎ0.48Ｇａ0.52Ｐ第２光ガイド層１１０を１０ｎｍ
成長する。
【００６５】次に、図示しないシリコン酸化膜を全面に
形成し、フォトリソグラフィ法によりレジストをストラ
イプ状にパターニングし、ドライエッチにより、シリコ
ン酸化膜をエッチングする。この結果として、幅３μｍ
のストライプ状にシリコン酸化膜が形成される。これを
成長阻止マスクとして、ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ
0.7 ）0.52Ｐ電流ブロック層２１２を１μｍ、および、
その上部にｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３を５０
ｎｍ、ＭＯＶＰＥ法により選択成長する。このｐ−Ｉｎ
0.48Ｇａ0.52Ｐ保護層１１３は、ｎ−Ｉｎ0.48（Ｇａ
0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック層２１２の上部が表
面酸化されるのを防ぐ機能を持つが、斜面上にも１０ｎ
ｍ厚さで成長するため、すべての表面で再成長界面の酸
化を防止することができる。
形成し、フォトリソグラフィ法によりレジストをストラ
イプ状にパターニングし、ドライエッチにより、シリコ
ン酸化膜をエッチングする。この結果として、幅３μｍ
のストライプ状にシリコン酸化膜が形成される。これを
成長阻止マスクとして、ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ
0.7 ）0.52Ｐ電流ブロック層２１２を１μｍ、および、
その上部にｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層１１３を５０
ｎｍ、ＭＯＶＰＥ法により選択成長する。このｐ−Ｉｎ
0.48Ｇａ0.52Ｐ保護層１１３は、ｎ−Ｉｎ0.48（Ｇａ
0.3 Ａｌ0.7 ）0.52Ｐ電流ブロック層２１２の上部が表
面酸化されるのを防ぐ機能を持つが、斜面上にも１０ｎ
ｍ厚さで成長するため、すべての表面で再成長界面の酸
化を防止することができる。
【００６６】次に、二酸化シリコン膜を除去して、ｐ−
Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド層２１４
を埋込成長し、続いて、ｐ+ −ＧａＡｓコンタクト層１
１５を成長する。
Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐクラッド層２１４
を埋込成長し、続いて、ｐ+ −ＧａＡｓコンタクト層１
１５を成長する。
【００６７】次に、表面電極１６を蒸着法やスパッタ法
で形成する。続いて、ウェハーの厚さを１００μｍとす
る裏面研磨を行い、裏面電極１７を全面形成する。
で形成する。続いて、ウェハーの厚さを１００μｍとす
る裏面研磨を行い、裏面電極１７を全面形成する。
【００６８】このウェハーを共振器長３００μｍ長に劈
開し、３０％の反射率の前端面コーティング膜を施し、
９０％の反射率の後端面コーティング膜を形成したとこ
ろ、閾値電流１５ｍＡ、スロープ効率０．８Ｗ／Ａの半
導体レーザ素子が得られた。
開し、３０％の反射率の前端面コーティング膜を施し、
９０％の反射率の後端面コーティング膜を形成したとこ
ろ、閾値電流１５ｍＡ、スロープ効率０．８Ｗ／Ａの半
導体レーザ素子が得られた。
【００６９】この第３の実施例によれば、ブロック層が
Ａｌを含む混晶であっても、選択成長時に自己整合的に
その表面がＡｌを含まないＩｎＧａＰ保護層によって覆
われる。このため、ブロック層がその後の工程での酸化
から保護されるという効果を発揮する。
Ａｌを含む混晶であっても、選択成長時に自己整合的に
その表面がＡｌを含まないＩｎＧａＰ保護層によって覆
われる。このため、ブロック層がその後の工程での酸化
から保護されるという効果を発揮する。
【００７０】尚、以上の実施例では成長阻止マスクとし
て誘電体膜、特にシリコン酸化膜を用いたが、これはシ
リコン窒化膜や、シリコンオキシナイトライド膜であっ
ても良い。またこれらの誘電体膜の成膜には、化学気相
成長法、スパッタ法等を用いれば良いが、他の方法でも
良いことは勿論である。
て誘電体膜、特にシリコン酸化膜を用いたが、これはシ
リコン窒化膜や、シリコンオキシナイトライド膜であっ
ても良い。またこれらの誘電体膜の成膜には、化学気相
成長法、スパッタ法等を用いれば良いが、他の方法でも
良いことは勿論である。
【００７１】又、以上の実施例では、ＩＩＩ−Ｖ族化合
物半導体を例にとったが、ＩＩ−ＶＩ族化合物半導体で
あっても、さらには、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の複
合した化合物半導体であっても良い。
物半導体を例にとったが、ＩＩ−ＶＩ族化合物半導体で
あっても、さらには、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族の複
合した化合物半導体であっても良い。
【００７２】
【発明の効果】本発明の製造方法の第１の効果は、半導
体レーザの実効的な活性層幅を、均一性良く、制御性良
く、かつ再現性良く、製造できるため、良好な光出力特
性が安定に得られるようになった。閾値電流や、スロー
プ効率のばらつきは、従来の半分に減少した。このよう
にばらつきが減少するため、活性層幅は最適設計値に正
確に制御でき、閾値電流や、スロープ効率の特性は、平
均値として、約１０％向上した。
体レーザの実効的な活性層幅を、均一性良く、制御性良
く、かつ再現性良く、製造できるため、良好な光出力特
性が安定に得られるようになった。閾値電流や、スロー
プ効率のばらつきは、従来の半分に減少した。このよう
にばらつきが減少するため、活性層幅は最適設計値に正
確に制御でき、閾値電流や、スロープ効率の特性は、平
均値として、約１０％向上した。
【００７３】その理由は、実効的な活性層幅が、誘電体
膜のパターニング精度により決定されるため、±０．２
μｍ以内のばらつきに抑え込めるためである。
膜のパターニング精度により決定されるため、±０．２
μｍ以内のばらつきに抑え込めるためである。
【００７４】第２の効果は、電流ブロック層にＡｌを含
む混晶を用いた場合でも素子の信頼性が向上し、１０万
時間以上の寿命が安定して得られるようになったことで
ある。
む混晶を用いた場合でも素子の信頼性が向上し、１０万
時間以上の寿命が安定して得られるようになったことで
ある。
【００７５】これは、ウェットエッチングを用いないた
め、Ａｌを大気に露出する工程がない為である。Ａｌを
含む結晶が大気にさらされると、表面が酸化し、これが
結晶欠陥の増殖の源となるため、これを避けることが、
信頼度確保のための肝要なのである。本発明により、電
流ブロック層にＡｌを含む混晶を採用したＳＡＳレーザ
構造が現実のものとなった。
め、Ａｌを大気に露出する工程がない為である。Ａｌを
含む結晶が大気にさらされると、表面が酸化し、これが
結晶欠陥の増殖の源となるため、これを避けることが、
信頼度確保のための肝要なのである。本発明により、電
流ブロック層にＡｌを含む混晶を採用したＳＡＳレーザ
構造が現実のものとなった。
【図１】本発明の光半導体装置の一実施の形態を示す工
程図。
程図。
【図２】本発明の光半導体装置の一実施例を示す断面
図。
図。
【図３】本発明の光半導体装置の製造方法の一実施例の
工程図。
工程図。
【図４】図３の次工程図。
【図５】図４の次工程図。
【図６】本発明の光半導体装置のバンド図。
【図７】本発明の光半導体装置の製造方法の第二の実施
例の製造工程を説明する斜視図。
例の製造工程を説明する斜視図。
【図８】本発明の第三の実施例を示す断面図。
【図９】従来の半導体レーザを示す断面図。
【図１０】他の従来の半導体レーザを示す断面図。
１ ｎ型基板 ２ ｎ−バッファー層 ３ ｎ−クラッド層 ４ ＳＣＨ−歪ＭＱＷ層 １０ ｐ−光ガイド層 １１ 誘電体膜 １２ ｎ−電流ブロック層 １３ ｐ−保護層 １４ ｐ−クラッド埋込層 １５ ｐ+ −コンタクト層 １６ 表面電極 １７ 裏面電極 １０１ ｎ型ＧａＡｓ基板 １０２ ｎ−ＧａＡｓバッファー層 １０３ ｎ−Ａｌ0.33Ｇａ0.67Ａｓクラッド層 １０５ ｎ−ＧａＡｓガイド層 １０６ 圧縮歪Ｉｎ0.24Ｇａ0.76Ａｓウェル層 １０７ ＧａＡｓバリア層 １０８ ＧａＡｓガイド層 １０９ ｎ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層 １１０ ｐ−Ｉｎ0.48Ｇａ0.52Ｐ光ガイド層 １１１ シリコン酸化膜 １１２ ｎ−Ｉｎ0.48Ｇａ0.52Ｐ電流ブロック層 １１３ ｐ−Ｉｎ0.48Ｇａ0.52Ｐ保護層 １１４ ｐ−Ａｌ0.33Ｇａ0.67Ａｓクラッド埋込層 １１５ ｐ+ −ＧａＡｓコンタクト層 ２０３ ｎ−Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐク
ラッド層 ２０４ Ｉｎ0.48（Ｇａ1-x Ａｌx ）0.52Ｐ層からな
る活性層 ２０８ Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐ第１光
ガイド層 ２１０ ｐ−Ｉｎ0.5 Ｇａ0.5 Ｐ第２光ガイド層 ２１２ ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電
流ブロック層 ２１４ ｐ−Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐク
ラッド層
ラッド層 ２０４ Ｉｎ0.48（Ｇａ1-x Ａｌx ）0.52Ｐ層からな
る活性層 ２０８ Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐ第１光
ガイド層 ２１０ ｐ−Ｉｎ0.5 Ｇａ0.5 Ｐ第２光ガイド層 ２１２ ｎ−Ｉｎ0.48（Ｇａ0.3 Ａｌ0.7 ）0.52Ｐ電
流ブロック層 ２１４ ｐ−Ｉｎ0.48（Ｇａ0.6 Ａｌ0.4 ）0.52Ｐク
ラッド層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00
Claims (11)
- 【請求項１】 活性層に注入する電流を狭窄するＡｌを
含む化合物半導体混晶の電流ブロック層を有する光半導
体装置の製造方法において、前記電流ブロック層を選択
成長により平坦な結晶面上に形成し、前記電流ブロック
層の露出した表面上にＡｌを含まない化合物半導体混晶
の保護膜層を積層させる工程を含むことを特徴とする光
半導体装置の製造方法。 - 【請求項２】 活性層に注入する電流を狭窄するＡｌを
含む化合物半導体混晶の電流ブロック層を有する光半導
体装置の製造方法において、平坦な結晶面上に成長阻止
マスクを設ける工程と、前記成長阻止マスクを形成した
平坦な結晶面上に有機金属気相成長法により選択成長を
行い前記電流ブロック層を形成し、前記電流ブロック層
の露出した表面上にＡｌを含まない化合物半導体混晶の
保護膜層を積層させる工程とを含むことを特徴とする光
半導体装置の製造方法。 - 【請求項３】 第１導電型の半導体基板上に第１導電型
のクラッド層と、活性層と、前記活性層より禁制帯幅が
大きく屈折率が小さい第２導電型の光ガイド層とを順次
成長する工程と、前記光ガイド層上に光の導波方向にス
トライプ状に延伸した成長阻止マスクを形成する工程
と、前記成長阻止マスクを形成した前記光ガイド層上に
第１導電型でＡｌを含む化合物半導体混晶の電流ブロッ
ク層を選択成長する工程と、前記電流ブロック層の露出
した表面上にＡｌを含まない化合物半導体混晶の保護膜
層を積層させる工程と、前記成長阻止マスクを除去後、
前記保護層で被われた前記電流ブロック層と前記成長阻
止マスクで覆われていた前記光ガイド層の上に第２導電
型のクラッド層を成長する工程とを含むことを特徴とす
る光半導体装置の製造方法。 - 【請求項４】 前記Ａｌを含まない化合物半導体結晶が
３元以上の混晶であることを特徴とする請求項３記載の
光半導体装置の製造方法。 - 【請求項５】 活性層に注入する電流を狭窄する電流ブ
ロック層を有する光半導体装置の製造方法において、平
坦な結晶面上に光の導波方向に沿って幅を変化させたス
トライプ状の成長阻止マスクを設ける工程と、前記成長
阻止マスクを形成した平坦な結晶面上に有機金属気相成
長法により選択成長を行い前記電流ブロック層を形成す
る工程と、前記成長阻止マスクのストライプ幅が小さい
部分に光の 出射端面を形成する工程とを含むことを特徴
とする光半導体装置の製造方法。 - 【請求項６】 前記光半導体装置はＩＩＩ−Ｖ族化合物
半導体もしくはＩＩ−ＶＩ族化合物半導体からなること
を特徴とする請求項１ないし５記載の光半導体装置の製
造方法。 - 【請求項７】 前記成長阻止マスクは、誘電体膜からな
ることを特徴とする請求項１ないし６記載の光半導体装
置の製造方法。 - 【請求項８】 第１導電型の半導体基板上に順次積層さ
れた第１導電型のクラッド層と活性層と前記活性層より
禁制帯幅が大きく屈折率が小さい第２導電型の光ガイド
層と第１導電型でＡｌを含む化合物半導体混晶の電流ブ
ロック層とを有しており、前記電流ブロック層に光の導
波方向に延伸し、かつ、前記電流ブロック層の上面から
前記光ガイド層まで達する深さの溝が設けられており、
前記電流ブロック層の上面及び前記溝の側面に第２導電
型でＡｌを含まない化合物半導体混晶の保護層と、前記
溝の底面と前記保護層の上全面に第２導電型のクラッド
層を有することを特徴とする光半導体装置。 - 【請求項９】 前記溝の幅が光の導波方向に沿って変化
していることを特徴とする請求項８記載の光半導体装
置。 - 【請求項１０】 前記溝の幅が光の出射端面において他
の端面における幅に比べて小さいことを特徴とする請求
項８乃至９記載の光半導体装置。 - 【請求項１１】 第１導電型の半導体基板上に第１導電
型のクラッド層と、活性層と、前記活性層より禁制帯幅
が大きく屈折率が小さい第２導電型の光ガイド層とを順
次成長する工程と、前記光ガイド層上に光の導波方向に
ストライプ状に延伸した成長阻止マスクを形成する工程
と、前記成長阻止マスクを形成した前記光ガイド層上に
第１導電型の電流ブロック層を選択成長する工程と、前
記成長阻止マスクを用いて前記電流ブロック層の露出し
た表面上に第２導電型の保護膜層を選択成長する工程
と、前記成長阻止マスクを除去後、前記保護層で被われ
た前記電流ブロック層と前記成長阻止マスクで覆われて
いた前記光ガイド層の上に第２導電型のクラッド層を成
長する工程とを含むことを特徴とする光半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285472A JP3022351B2 (ja) | 1996-10-28 | 1996-10-28 | 光半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285472A JP3022351B2 (ja) | 1996-10-28 | 1996-10-28 | 光半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135560A JPH10135560A (ja) | 1998-05-22 |
| JP3022351B2 true JP3022351B2 (ja) | 2000-03-21 |
Family
ID=17691970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8285472A Expired - Fee Related JP3022351B2 (ja) | 1996-10-28 | 1996-10-28 | 光半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022351B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3685977B2 (ja) | 2000-04-21 | 2005-08-24 | シャープ株式会社 | 半導体発光素子およびその製造方法 |
-
1996
- 1996-10-28 JP JP8285472A patent/JP3022351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135560A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026182B2 (en) | Semiconductor device, semiconductor laser, their manufacturing methods and etching methods | |
| US4961197A (en) | Semiconductor laser device | |
| US5208821A (en) | Buried heterostructure lasers using MOCVD growth over patterned substrates | |
| JPH07235732A (ja) | 半導体レーザ | |
| US5151913A (en) | Semiconductor laser | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US6821801B1 (en) | Manufacturing method of semiconductor laser diode | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| EP0209387B1 (en) | Semiconductor laser device | |
| JPH07162086A (ja) | 半導体レーザの製造方法 | |
| US5914496A (en) | Radiation emitting semiconductor diode of buried hetero type having confinement region of limited Al content between active layer and at least one inp cladding layer, and method of manufacturing same | |
| JP4028158B2 (ja) | 半導体光デバイス装置 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| EP0657977B1 (en) | Ridge stripe type laser diode and method for fabricating the same | |
| US20020043209A1 (en) | Method of fabricating compound semiconductor device | |
| JP3892637B2 (ja) | 半導体光デバイス装置 | |
| US5805628A (en) | Semiconductor laser | |
| JP3022351B2 (ja) | 光半導体装置及びその製造方法 | |
| JP2982685B2 (ja) | 光半導体装置 | |
| JP2001185809A (ja) | 半導体光デバイス装置及びその製造方法 | |
| JP2001057458A (ja) | 半導体発光装置 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH11284276A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3206589B2 (ja) | 光半導体装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990713 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |