JP2009244648A - 光変調器、その製造方法、光集積素子およびその製造方法 - Google Patents
光変調器、その製造方法、光集積素子およびその製造方法 Download PDFInfo
- Publication number
- JP2009244648A JP2009244648A JP2008091924A JP2008091924A JP2009244648A JP 2009244648 A JP2009244648 A JP 2009244648A JP 2008091924 A JP2008091924 A JP 2008091924A JP 2008091924 A JP2008091924 A JP 2008091924A JP 2009244648 A JP2009244648 A JP 2009244648A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical
- optical waveguide
- region
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
【課題】半絶縁性クラッド層を有する光変調器において、作製工程数を増やさない。
【解決手段】本発明の光変調器は、光を入射する入射端面511と、入射された光を伝搬するi−InGaAsP光導波路層503と、i−InGaAsP光導波路層503に電界を印加する一対の電極と、印加された電界によって変調された光を出射する出射端面512と、i−InGaAsP光導波路層503の下面を覆うn−InPバッファー層502と、i−InGaAsP光導波路層503上に設けられるn−InP層507と、を備える。i−InGaAsP光導波路層503の上面とi−InGaAsP光導波路層503の側面とを覆うSI−InP層506が設けられている。
【選択図】図5
【解決手段】本発明の光変調器は、光を入射する入射端面511と、入射された光を伝搬するi−InGaAsP光導波路層503と、i−InGaAsP光導波路層503に電界を印加する一対の電極と、印加された電界によって変調された光を出射する出射端面512と、i−InGaAsP光導波路層503の下面を覆うn−InPバッファー層502と、i−InGaAsP光導波路層503上に設けられるn−InP層507と、を備える。i−InGaAsP光導波路層503の上面とi−InGaAsP光導波路層503の側面とを覆うSI−InP層506が設けられている。
【選択図】図5
Description
本発明は、光導波路を有する光変調器、特に光伝送装置などに用いられる光変調器およびその製造方法、並びに、この光変調器と波長可変レーザを始めとする半導体レーザ、光増幅器、位相制御装置、光導波路などの順バイアスが印加される光半導体素子とを備える半導体光集積素子およびその製造方法に関するものである。
近年、光通信システムで使用される波長可変レーザには、波長可変機能だけでなく、光変調機能の集積化が求められてきている。特に、低電圧駆動下での超高速光変調特性や、多値変調等の高度変調フォーマットへの対応が重要である。更に、集積化する場合、最も素子サイズの小型化が可能なモノリシック集積が望ましい。また、モノリシック集積はアセンブリーコストを低減できるため低価格化も期待される。
p−i−n構造とは、導波路層構造にp型クラッド層−ノンドープ(以後'i'と表示)光導波路コア層−n型バッファー層からなる構造をいうが、波長可変レーザとモノリシック集積する光変調器において、このp−i−n構造を適用すると、波長可変レーザのような順バイアス領域とp型クラッド層を共有できる。そのため、モノリシック集積化が容易になる。これは、順バイアス領域は、活性層上部がp型クラッド層、活性層下部がn型バッファー層を有する構造で形成される場合が一般的であるため、順バイアス領域と光変調器側が共にp型クラッド層を有する。この場合、順バイアス領域と光変調器等の異機能領域のモノリシック集積には、特許文献1で示すようなバットジョイント接合技術を用いることができる。
図1にバットジョイント接合による光導波路層の接合方法を示す。この方法では、n−InP基板101上に光導波路層A102とp−InPクラッド層A103とを形成し、p−InPクラッド層A103の一部にSiO2マスク104を形成する(図1(a))。SiO2マスク104で覆われていないp−InPクラッド層A103の部分のみをエッチング液を用いてエッチングする(図1(b))。エッチングされて露出したn−InP基板101上に光導波路層B105とp−InPクラッド層B106を形成し(図1(c))し、p−InPクラッド層A103およびp−InPクラッド層B106の上にp−InPクラッド層107を形成する(図1(d))。
このバットジョイント接合技術では、第一の領域(例えば順バイアス領域)のp−InPクラッド層A103がサブマイクロメートル程度と十分薄い層厚において光導波路層A102の接合を行わなければ、第二の領域(例えば光変調器側)の光導波路層B105が接合面において第一の領域の上部クラッド層側にせり上がり、接合点での異常成長や結合損失が大きくなるという問題が発生する。そのため、特許文献1に記載の技術を用いた場合、クラッド層厚が厚い場合の接合が困難なため、光集積素子のクラッド層は共通(同一のドーピング、上記構造の場合はp型層)であれば、光導波路層A102と光導波路層B105との接合後に2領域全体に共有のクラッド層(p−InPクラッド層107)を形成することで実現できる。
図2は、光変調器の例を示す。図2(a)は、p−i−n構造光変調器の一例を示す。このp−i−n構造光変調器には、n−InP基板201上に光導波路層202とp−InPクラッド層203とが積層されたメサ構造が形成されている。p−InPクラッド層203上にはシグナル電極204が形成され、n−InP基板201の下面にはグランド電極205が形成されている。図2(a)に示すようなp−i−n構造光変調器の特長は、薄いi層である光導波路層202に印加電界が集中するため屈折率の変調効率が高く、短い導波路長で高い消光比が得られることがある。反面、短所として、この薄いi層が大きなキャパシタンスをもつため変調RF信号と光信号の位相速度整合やインピーダンス整合をとることが難しい。また、p−InPクラッド層203での光吸収損失や電気信号の吸収損が大きいことも問題となる。
図2(a)で示すp−i−n構造光変調器の短所を改善する構造として図2(b)に示すようなn−SI(半絶縁層)−i−n構造光変調器が提案されている(特許文献2)。このn−SI−i−n構造光変調器には、SI−InP基板206上にn−InPバッファー層207とi−光導波路層208とSI−InPクラッド層209とn−InPクラッド層210とが積層されたメサ構造が形成されている。n−InPクラッド層210上にシグナル電極211が形成され、n−InPバッファー層207上にグランド電極212が形成されている。
このn−SI−i−n構造によれば、p型半導体層に起因する光信号や電気信号の損失を小さくでき、位相速度整合やインピーダンス整合が容易で広帯域化に有利である。また、n−InPクラッド層210とi−光導波路層208の間にSI−InPクラッド層209を挿入することで高い耐電圧特性を確保している。印加される電界はSI−InPクラッド層209とi−光導波路層208内の限られた領域に印加されるため、電気光学効果による屈折率の変調効率を大きくとることができ、低電圧駆動、短い電極長での光変調が可能になる。しかし、n−SI−i−n構造光変調器と波長可変レーザのような順バイアス領域のクラッド層は異なるため、両者のモノリシック集積は非常に困難であるという問題があった。
特開平9−102649号公報
国際公開第2004/081638号パンフレット
特開2003−177368号公報
特開平11−87844号公報
ところで、n−SI−i−n構造のような光変調器において、特許文献3のように導波路側面にSI層を形成することで光導波層に効果的に電界を印加できるという効果を求めた構造もある。しかしながら、そのためには光変調器においてもハイメサ導波路形成後にSI層を形成する工程が必要となり、作製工程が増えるという課題があった。また、導波路とSI層再成長界面におけるターンオンの抑制や、SI層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れが発生するという懸念があった。
これら異なるクラッド層を有する複数の領域をモノリシック集積するには次のような方法が考えられてきた。
(i)通常の光導波路層のみのバットジョイントではなく、光導波路層とクラッド層を含んだ形でのバットジョイントの形成(OSCAR−BJ)。(図3)
(ii)通常バットジョイント後に、一方の領域のクラッド層を全面成長にて形成。その後、もう一方の領域のクラッド層を除去し、その領域に所望のクラッド層を形成する。(図4)
(ii)通常バットジョイント後に、一方の領域のクラッド層を全面成長にて形成。その後、もう一方の領域のクラッド層を除去し、その領域に所望のクラッド層を形成する。(図4)
図3は、(i)を説明する図である。この方法では、まず、InP基板301上に第一の領域の光導波路層302と第一の領域のInPクラッド層303を形成し、第一の領域のInPクラッド層303の一部にSiO2マスク304を形成する(図3(a))。SiO2マスク304で覆われていない部分のみをエッチング液を用いてエッチングする(図3(b))。エッチングされて露出したInP基板301上に第二の領域の光導波路層305と第二の領域のInPクラッド層306とを形成する(図3(c))。
(i)は、上部クラッド層(InPクラッド層303、306)の層厚が1μm程度の厚い状態でも結合可能なOSCAR−BJ(One−step cladding layer butt joint)技術を用いることができる(特許文献4)。これにより、異なる光導波路層(光導波路層302,305)と異なるドーピングを有する上部クラッド層を同時に同じ接合点で集積する構造が可能となり、異なる領域の上部クラッド層を共通にしなければならないという制約は解消される。また、最後に共有クラッド層の追加成長を行う必要がなく、成長回数の削減が可能となる。
しかし、(i)を実施する上では、多くの制約や困難性がある。例えば、a)光導波路層を接合面のInPクラッド層303にせり上げないように制御するために、接合される側のInPクラッド層303の層厚を1μm程度に抑える、b)接合面角度を適切に選定する、c)光導波路層302やInPクラッド層303の形状をサイドエッチングにより制御する等の必要性があり、更にバットジョイント成長条件が制約される可能性もある。
図4は、(ii)を説明する図である。この方法では、まず、InP基板401上に第一の領域の光導波路層402と第一の領域のInPクラッド層403を形成し、第一の領域のInPクラッド層403の一部にSiO2マスク404を形成する(図4(a))。SiO2マスク404で覆われていない部分のみをエッチング液を用いてエッチングする(図4(b))。エッチングされて露出したInP基板401上に第二の領域の光導波路層405と第二の領域のInPクラッド層406を形成する(図4(c))。SiO2マスク404を除去した後第一の領域のInPクラッド層407を成長して(図4(d))、続いてSiO2マスク408を形成した後エッチングを行い(図4(e))、第二の領域のInPクラッド層409を成長する(図4(f))。
一方、(ii)は、a)成長回数が増えるうえに、b)第一の領域の光導波路層402の接合面において結晶成長面での段差が生じるため、この段差付近において、その後の第二の領域の光導波路層405形成の際の露光、ドライエッチング、および光導波路層402、405の側面の埋め込み(BH)成長のスループロセスにおいて不具合が起こるという問題がある。
また、近年、レーザ、光増幅器、位相制御装置、光変調器等を集積するなど3つ以上の異機能領域をモノリシック集積することも求められており、(i)および(ii)ともに、バットジョイント接合を繰り返し行う困難さも加味される。
このように、異なるクラッド層を有する異機能領域のバットジョイント接合は、形成条件の制約、スループロセスの不具合発生の懸念、成長等の作製工数の増加等の課題を抱えている。
一方、上記導波路および上部クラッド層のバットジョイント接合以外にも、波長可変レーザとモノリシック集積する光変調器を実現するために、同一素子内で全て同一の組成・構造でBH構造が構成されることがプロセス簡易化のために重要である。つまり、順バイアス領域に高電流ブロック特性のBH構造、光変調器領域に超低容量のBH構造が求められ、これらを満たす構造として高抵抗層BH構造がある。高抵抗BH構造ならば、ハイメサ導波路を形成し、高抵抗層単層を成長すればよく、2回埋め込み(ブロック成長+クラッド成長)構造やp−n−p−BH構造に比べ、作製が容易でもある。
本発明の目的は、半絶縁性クラッド層を有する光変調器において、作製工程を増やさず、光導波路と半絶縁層再成長界面におけるターンオンを抑制し、半絶縁層再成長による光導波路上部への段差の発生を抑制するとともに、それに伴うその後の電極工程における電極の段切れを発生させずに光導波路側面の半絶縁層を形成することが可能な構造を提供することにある。
また、本発明の別の目的は、半絶縁性クラッド層を有する光変調器とこの光変調器に接続している光半導体素子とを備える光集積素子において、工程を増やさずに、容易に作製することが可能な構造を提供することにある。
本発明によれば、光を入射する入射端面と、
入射された前記光を伝搬する第一光導波路層と、
前記第一光導波路層に電界を印加する一対の電極と、
印加された前記電界によって変調された前記光を出射する出射端面と、
前記第一光導波路層の下面を覆う第一導電性の下部クラッド層と、
前記第一光導波路層の上に設けられる前記第一導電性の上部クラッド層と、
を備え、
前記第一光導波路層の上面と前記第一光導波路層の側面とを覆う半絶縁性半導体層が設けられている光変調器
が提供される。
入射された前記光を伝搬する第一光導波路層と、
前記第一光導波路層に電界を印加する一対の電極と、
印加された前記電界によって変調された前記光を出射する出射端面と、
前記第一光導波路層の下面を覆う第一導電性の下部クラッド層と、
前記第一光導波路層の上に設けられる前記第一導電性の上部クラッド層と、
を備え、
前記第一光導波路層の上面と前記第一光導波路層の側面とを覆う半絶縁性半導体層が設けられている光変調器
が提供される。
また、本発明によれば、上記の光変調器と、
前記光変調器に接続している光半導体素子と、
を含み、
前記光半導体素子に順バイアスが印加される光集積素子
が提供される。
前記光変調器に接続している光半導体素子と、
を含み、
前記光半導体素子に順バイアスが印加される光集積素子
が提供される。
また、本発明によれば、上記の光変調器に適した製造方法が提供される。すなわち、本発明によれば、半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第一光導波路層とを順に積層して第一積層構造を形成する工程と、
前記第一積層構造をエッチングして第一メサを形成する工程と、
形成された前記第一メサの表面を半絶縁性半導体層で覆う工程と、
を含む光変調器の製造方法
が提供される。
前記半導体基板上に第一導電性のクラッド層と第一光導波路層とを順に積層して第一積層構造を形成する工程と、
前記第一積層構造をエッチングして第一メサを形成する工程と、
形成された前記第一メサの表面を半絶縁性半導体層で覆う工程と、
を含む光変調器の製造方法
が提供される。
さらに、本発明によれば、上記の光集積素子に適した製造方法が提供される。すなわち、本発明によれば、半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第二光導波路層と第二導電性のクラッド層とを順に積層して第二積層構造を形成する工程と、
前記第一導電性のクラッド層上に第一光導波路層を積層して第一積層構造を形成する工程と、
前記第一光導波路層と前記第二光導波路層とを接続する工程と、
前記第一積層構造をエッチングして第一メサを形成するとともに、前記第二積層構造をエッチングして第二メサを形成する工程と、
前記第二メサを半絶縁性半導体層で埋め込むとともに、前記第一メサの表面を前記半絶縁性半導体層で覆う工程と、
を含む光集積素子の製造方法
が提供される。
前記半導体基板上に第一導電性のクラッド層と第二光導波路層と第二導電性のクラッド層とを順に積層して第二積層構造を形成する工程と、
前記第一導電性のクラッド層上に第一光導波路層を積層して第一積層構造を形成する工程と、
前記第一光導波路層と前記第二光導波路層とを接続する工程と、
前記第一積層構造をエッチングして第一メサを形成するとともに、前記第二積層構造をエッチングして第二メサを形成する工程と、
前記第二メサを半絶縁性半導体層で埋め込むとともに、前記第一メサの表面を前記半絶縁性半導体層で覆う工程と、
を含む光集積素子の製造方法
が提供される。
本発明によれば、半絶縁性クラッド層を有する光変調器において、光導波路と半絶縁層再成長界面におけるターンオンを抑制できる構造を有している。また、半絶縁層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れを発生させずに光導波路側面の半絶縁性半導体層を形成する構造を有している。したがって、光変調器の歩留まりを向上し、高性能の光変調器を実現可能とする。
また、本発明の第二の効果は、半絶縁性クラッド層を有する光変調器とこの光変調器に接続している光半導体素子とを、作製工程を増やさずに、容易に作製できる構造を有し、光変調器を備える光集積素子の歩留まりを向上し、高性能の光集積素子を実現可能とする。
以下、本発明を図面を用いつつ、詳細に説明する。
(第1の実施形態)
図5は、本実施形態の光変調器を示す図である。図5(a)は、本実施形態の光変調器を示す平面図である。また、図5(e)は、本実施の形態の光変調器の図5(a)のB−B'断面図である。
図5は、本実施形態の光変調器を示す図である。図5(a)は、本実施形態の光変調器を示す平面図である。また、図5(e)は、本実施の形態の光変調器の図5(a)のB−B'断面図である。
本実施形態の光変調器は、光を入射する入射端面511と、入射された光を伝搬するi−InGaAsP光導波路層503(第一光導波路層)と、i−InGaAsP光導波路層503に電界を印加する一対の電極(シグナル電極509、グランド電極510)と、印加された電界によって変調された光を出射する出射端面512と、i−InGaAsP光導波路層503の下面を覆うn−InPバッファー層502(第一導電性の下部クラッド層)と、i−InGaAsP光導波路層503上に設けられるn−InP層507(第一導電性の上部クラッド層)と、を備える。i−InGaAsP光導波路層503の上面とi−InGaAsP光導波路層503の側面とを覆うSI−InP層506(半絶縁性半導体層)が設けられている。
また、本実施の形態の光変調器は、Fe(鉄)ドープ高抵抗型InP基板501を備えている。n−InPバッファー層502とi−InGaAsP光導波路層503とが順に積層された積層体513がInP基板501上に設けられている。図5(e)で示すように、積層体513は、メサ状に加工されている。そして、積層体513の表面はSI−InP層506によって覆われている。なお、この光変調器は、いわゆるマッハツェンダ型光変調器である。
本実施形態において、半絶縁性半導体層とは、不純物として鉄がドーピングされた半導体層をいう。これにより、半絶縁性半導体層の内部では、ドーピングされた鉄が半導体層中で深いアクセプタとして機能し、近傍に存在する電子を捕獲してイオン化するため、自由電子が存在しない。このため、この半絶縁層中では電流が流れることが阻止され、層全体が略絶縁体として機能する。SI−InP層506はInP結晶に鉄がドーピングされるため、半絶縁性半導体層として機能することができる。鉄以外にも、Ru、Cr、Co、Ti等をドーピングしてもよい。
つづいて本実施形態の光変調器の製造方法について説明する。図5(b)〜図5(d)は各工程における図5(a)のB−B'断面図を示す。
本実施形態の光変調器の製造方法は、SI−InP基板501を用意する工程と、SI−InP基板501上にn−InPバッファー層502(第一導電性のクラッド層)とi−InGaAsP光導波路層503とを順に積層して積層構造(第一積層構造)を形成する工程(図5(b))と、積層構造をエッチングしてメサ構造を形成する工程(図5(c))と、形成されたメサ構造の表面をSI−InP層506で覆う工程(図5(d))と、を含む。
具体的には、図5(b)に示すように、Fe(鉄)ドープ高抵抗型InP基板501の(100)面上に、n−InPバッファー層502(厚さ2μm、キャリア濃度1×1018cm−3)、i−InGaAsP光導波路層503であるInGaAsPの量子井戸構造を有する活性層(厚さ0.3μm、発光波長1.4μm)、SI−InPクラッド層504(厚さ20nm)をMOVPE法により順次積層する。次に、図5(a)に示すような光導波路パターンになるように、CVD法とフォトリソグラフィにより光導波路形成用SiO2マスク505を形成する(図5(c))。
次に、図5(c)に示すように、メタン系ドライエッチングにより光導波路層を突き抜ける深さ1μmの導波路メサを形成し、SiO2マスク505を除去する。
その後、図5(d)に示すように、全体をSI−InP層506(厚さ1μm)、n−InP層507(厚さ0.5μm、キャリア濃度1×1018cm−3)を順次成長する。
この際、深く細い導波路メサ全体を埋め込む場合、メサ上部に形成される層厚は平坦部に比べ薄くなる。これはメサ上部での成長形状が三角形になり成長速度の遅い面((111)B面)が形成されやすく、成長の進行とともにこの成長速度の遅い面が崩れないとメサ上部全体に厚く成長されないためである。
しかし、光変調器単体で考えれば、i−InGaAsP光導波路層503上部のSI−InP層506が所望の層厚になるまで成長を続ければよく、i−InGaAsP光導波路層503上部の成長層厚に比べ、i−InGaAsP光導波路層503の側面の成長層厚が厚いため平坦化することが可能である。
また、平坦成長の段階でSI−InP層506、n−InP層507を所望の層厚を成長し、その後、導波路メサを形成し、導波路メサ側面に再度SI−InP層506を形成しても同様の構造が実現できる。この場合、成長時間が長くなる、導波路メサ上部に段差ができ、電極の段切れの恐れがある、導波路メサの再成長界面を流れるターンオン電流発生の可能性があるといった懸念が生じるが、本構造ではそれら懸念が解消される。
その後、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のn−InP層507をウェットエッチングにより除去する。これにより、マッハツェンダ型光変調器の2本の位相変調領域それぞれを電気的に分離する。n−InP層507とその下のSI−InP層506は選択的にエッチングを止められないが、マッハツェンダ型光変調器の位相調整領域以外、つまりMMI部、S字導波路部は光の導波としての役割を果たせばよいため、SI−InP層506がある程度の厚さがあればよい。
その後、図5(e)に示すように、グランド電極510の形成領域においてn−InPバッファー層502に到達する溝を形成し、SiO2マスク508を付け、i−InGaAsP光導波路層503の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、シグナル電極509を位相変調領域のi−InGaAsP光導波路層503上に、グランド電極510を先に形成した溝のn−InPバッファー層502上に形成する。
なお、電極構造は導波路メサの両側から一定の距離を保った位置のSI−InP層506をドライエッチングにより除去し、メサ形状を形成し、そのメサの側面まで電極を形成する遮断平行平板電極構造でも構わない。遮断平行平板電極構造にすることにより、速度整合やインピーダンス整合が容易になり広帯域特性に有利である。
以上の工程により、導波路側面にSI層を有するn−SI−i−n構造光変調器においても、成長時間を短く、導波路とSI層再成長界面におけるターンオンの抑制や、SI層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れの発生の恐れを解消する。また、メサ側面に形成したSI層により光導波層に効率よく電界を印加できるとともに横モード制御層や光導波路層の側面保護層として信頼性向上への寄与等の役割も併せて果たす効果がある。
つづいて、本実施形態の効果について説明する。本実施形態の光変調器は、i−InGaAsP光導波路層503の上面と側面とを同時に覆うことができるため、製造工程を増加させるという問題が生じない。また、i−InGaAsP光導波路層503の上面と側面とを界面を形成させることなく覆うため、光導波路層とSI層再成長界面におけるターンオンを抑制することができる。また、SI層再成長による導波路メサ上部への段差の発生とそれに伴うその後の電極工程における電極の段切れの発生の恐れを解消することもできる。したがって、歩留まりを向上することも可能となる。さらに、メサ側面に形成したSI層により光導波路層に効率よく電界を印加できるとともに横モード制御層や光導波路層の側面保護層として信頼性向上への寄与等の役割も併せて果たすことができる。
(第2の実施形態)
図6、7は、本実施形態の光集積素子を示す図である。図6(a)は、本実施形態の光集積素子を示す平面図である。また、図6(h)、図7(i)は、本実施形態の光集積素子を示す斜視図である。
図6、7は、本実施形態の光集積素子を示す図である。図6(a)は、本実施形態の光集積素子を示す平面図である。また、図6(h)、図7(i)は、本実施形態の光集積素子を示す斜視図である。
本実施形態は、第1の実施形態で説明したマッハツェンダ型光変調器を備える光変調器領域と、この光変調器と接続している光半導体素子を備えるDFBレーザ領域と、からなる。光半導体素子に順バイアスが印加されることにより、光半導体素子は、分布帰還型(DFB;Distributed Feedback)DFBレーザとして機能することとなる。
図7(j)は図6(a)のC−C'断面図である。本実施形態の光集積素子が備える光変調器の構成は第1の実施形態で説明したとおりであるが、図6(a)および図7(j)で示すように、光を入射する入射端面624と、入射された光を伝搬するi−InGaAsP光導波路層607(第一光導波路層)と、i−InGaAsP光導波路層607に電界を印加する一対の電極(シグナル電極617、グランド電極618)と、印加された電界によって変調された光を出射する出射端面625と、i−InGaAsP光導波路層607の下面を覆うn−InPバッファー層602(下部クラッド層)と、i−InGaAsP光導波路層607上に設けられるn−InP層615(第一導電性のクラッド層)と、を備える。i−InGaAsP光導波路層607の上面とi−InGaAsP光導波路層607の側面とを覆うSI−InP層614(半絶縁性半導体層)が設けられている。なお、積層体622は、積層体513に対応する。
本実施形態の光集積素子は、光変調器領域と、DFBレーザ領域と、が設けられたSI−InP基板601を備えている。図7(k)はDFBレーザ領域を示す図6(a)のB−B'断面図であるが、図7(k)で示すように、DFBレーザ領域は、SI−InP基板601上に順次積層された、n−InPバッファー層602(第一導電性の第一クラッド層)と、i−InGaAsP光導波路層604(第二光導波路)と、p−InPクラッド層609(第二導電性の第二クラッド層)と、を含む積層体621(第二積層体)を備える。さらに、この光集積素子は、積層体621を埋設しているSI−InP層614(半絶縁性半導体層)を有する。
つまり、本実施形態の光集積素子は、波長可変レーザのような順バイアス領域とモノリシック集積する光変調器において、順バイアス領域がp型クラッド構造、光変調器側がn−SI型クラッド構造を成し、且つ、順バイアス領域、光変調器共にi−InGaAsP光導波路604、607の側面がSI型電流ブロック層(SI−InP層614)からなる構造となっている。また、SI−InP層614はInP結晶に鉄がドーピングされている。これにより、SI−InP層614の内部では、ドーピングされた鉄がInP結晶中で深いアクセプタとして機能し、近傍に存在する電子を捕獲してイオン化するため、自由電子が存在しない。このため、このSI−InP層614中では電流が流れることが阻止され、層全体が略絶縁体として機能する。したがって、SI−InP層614は半絶縁型半導体層として機能することができる。
また、本実施形態の光集積素子は、i−InGaAsP光導波路604の上面とn−InP層615の下面との間に形成されたSI−InP層614の層厚(図7(j)のA)が、積層体621を埋め込むSI−InP層614の層厚(図7(k)のB)より薄くなっている。詳細に説明すると、一体となっている順バイアス領域のSI型電流ブロック層(3μm程度)は光変調器領域のi−InGaAsP光導波路層607上のSI型クラッド層(1μm程度)および光変調器領域のi−InGaAsP光導波層607の側面側のSI型層(2μm程度)とそれぞれ層厚が異なり、「順バイアス領域の電流ブロック層厚が変調器領域のクラッド層厚より厚い」、また「順バイアス領域の電流ブロック層厚が変調器領域の光導波層側面層厚より厚い」という関係になっている。
このとき、光変調器のi−InGaAsP光導波路層607とDFBレーザ領域のメサは同一のSI−InP層614で覆う。したがって、成長回数を増やさず、再成長界面も存在しないことからターンオンの抑制や、再成長により発生する段差部での電極段切れが回避されるという利点がある。
つづいて本実施形態の光集積素子の製造方法について説明する。図6(b)〜(f)は各工程における図6(a)のA−A'断面図を示す。図6(g)、(h)は各工程における斜視図を示す。
本実施形態の光集積素子の製造方法は、SI−InP基板601(半導体基板)を用意する工程と、SI−InP基板601上にn−InPバッファー層602(第一導電性のクラッド層)とi−InGaAsP光導波路層604(第二光導波路)とp−InPクラッド層609(第二導電性のクラッド層)とを順に積層してDFBレーザ領域に第二積層構造を形成する工程(図6(c)、(d))と、n−InPバッファー層602上にi−InGaAsP光導波路層607を積層して光変調器領域に第一積層構造を形成する工程(図6(d))と、i−InGaAsP光導波路層607とi−InGaAsP光導波路層604とを接続する工程(図6(d))と、第一積層構造をエッチングして光変調器領域に第一メサを形成するとともに、第二積層構造をエッチングしてDFBレーザ領域に第二メサを形成する工程(図6(g))と、第二メサをSI−InP層614(半絶縁性半導体層)で埋め込むとともに、第一メサの表面をSI−InP層614で覆う工程(図6(h))と、を含む。
より具体的に説明すると、図6(d)では、順バイアス領域の活性層(i−InGaAsP光導波路層604)と光変調器のi−InGaAsP光導波路層607をバットジョイント接合後に、順バイアス領域のp−InPクラッド層609を全面成長し、光変調器領域のp−InPクラッド層609のみをウェットエッチングにより境界面が順メサ形状になるように除去する(図6(e))。i−InGaAsP光導波路層604がSI−InP基板601に対して順メサ方向に配置すれば、HCl系エッチャントを用いれば、接合方向のエッチング面は順メサ形状が得られる。その後、全領域の光導波路をドライエッチングで形成し、光変調領域のSiO2マスク613を除去し(図6(f)、(g))、SI−InP層614、n−InP層615を順次成長する(図6(h))。このとき、順バイアス領域はi−InGaAsP光導波路604側面に電流ブロック層が形成され、光変調器領域はi−InGaAsP光導波路層607全体を覆うクラッド層、且つ横モード制御層およびコア側面保護層が同時に形成されるが、埋め込む形状の違いから、順バイアス領域の電流ブロック層厚が変調器領域のクラッド層厚および光導波層側面層厚より厚く形成され、それぞれの領域で所望の層厚が得られる。
さらに具体的に本実施形態の光集積素子およびその製造方法について説明する。図6(a)のA−A´で示す光導波路は曲線導波路やマルチモード干渉型導波路(MMI:Multimode Interference)構造で接続されており直線状にはなっていないが、斜め上から見た図6(g)、(h)、図7(i)では各領域の接合部を簡略化のために直線導波路で接続した形で示しており、曲線導波路や1×2マルチモード干渉型導波路(MMI:Multimode Interference)構造で接続されても素子の構成自体は変わらない。
図6(b)に示すように、Fe(鉄)ドープ高抵抗型SI−InP基板601の(100)面上に、n−InPバッファー層602(厚さ2μm、キャリア濃度1×1018cm−3)をMOVPE法により成長し、DFBレーザ領域のn−InPバッファー層602上に電子ビーム(EB)描画法により、回折格子を形成する。
次に図6(c)に示すように、MOVPE法により、n−InGaAsPガイド層603(1.3μm組成、厚さ0.1μm、1×1018cm−3)、DFBレーザ領域のi−InGaAsP光導波路層604となるInGaAsPの量子井戸構造を有する活性層(厚さ0.3μm、発光波長1.55μm)、p−InPクラッド層605(厚さ20nm)をMOVPE法により順次積層し、SiO2マスク606をCVD法とフォトリソグラフィによりDFBレーザ領域にのみ形成する。その後、メタン系ドライエッチングによりにInGaAsP活性層(i−InGaAsP光導波路層604)の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのInGaAsP活性層、n−InGaAsPガイド層603を選択的に除去する。
次に、図6(d)に示すように、マッハツェンダ型光変調器領域のi−InGaAsP光導波路層607であるInGaAsP層(厚さ0.3μm、発光波長1.40μm)、p−InPクラッド層608(厚さ20nm)をマッハツェンダ型光変調器領域に選択的にバットジョイント接合技術を用いて形成する。先の工程でウェットエッチングにより選択的にInGaAsP活性層を選択的に除去したことにより、p−InPクラッド層605、SiO2マスク606に対してサイドエッチングが進行しており、この庇部がバットジョイントで接合するInGaAsP光導波路層607の接合面でのせり上がり成長を抑制する。また、DFBレーザ領域の活性層とマッハツェンダ型光変調器領域の光導波路層の高さが一致するため接合面での結合損失の小さいバットジョイント接合が実現できる。
その後、SiO2マスク606を除去後、全体にDFBレーザ領域の上部クラッド層であるp−InPクラッド層609(厚さ2μm、キャリア濃度1×1018cm−3)、p−InGaAsコンタクト層610(厚さ0.2μm、キャリア濃度1×1019cm−3)、p−InPキャップ層611(厚さ0.05μm、キャリア濃度1×1018cm−3)を順次積層する。
次に、図6(e)に示すように、p−InPキャップ層611を除去後、CVD法とフォトリソグラフィにより、SiO2マスク612をDFBレーザ領域にのみ形成し、ウェットエッチングによりマッハツェンダ型光変調器領域の光導波路層上のp−InGaAsコンタクト層610、p−InPクラッド層608、609を除去する。まず、硫酸と過酸化水素水と水の混合液を用いてp−InGaAsコンタクト層610をエッチングする。その後、塩酸と燐酸の混合液を用いたウェットエッチングによりi−InGaAsP光導波路層607を少しもエッチングすることなくp−InPクラッド層608、609を選択的に除去する。このとき、導波路を順メサ方向に形成することで、このエッチングにより形成されるp−InPクラッド層608、609のエッチング断面は順メサ形状が形成される。
その後、図6(f)に示すように、SiO2マスク612を除去後、再度、CVD法とフォトリソグラフィにより図6(a)の導波路パターンになるように全領域の光導波路形成用SiO2マスク613を形成する。この際、DFBレーザ領域とマッハツェンダ型光変調器領域の界面はp−InPクラッド層608、609を除去したことによる2μmの段差が生じているが、前述したようにこの界面は滑らかな順メサ形状であるために、従来のクラッド層を含むバットジョイント接合(前述の(ii))面での成長面の凹凸でフォトリソグラフィ時に発生するマスク形状のがたつきが起こりづらい。
従来のクラッド層を含むバットジョイント接合のように、光変調器領域側の上部クラッド層を選択成長により形成した後に導波路形成を行うと、DFBレーザ領域と光変調器領域の界面において、SiO2マスク脇で成長面の凹凸が発生する。この凹凸は選択成長する上部クラッド層厚が厚いほど大きくなるため、本構造のように上部クラッドが1.5μm程度ある場合、その段差を無視できない。このような凹凸では前述したフォトリソグラフィ時に発生する不具合のみならず、SiO2マスクを用いたドライエッチングによる導波路形成においても、この凹凸面近傍では平滑な面が形成しづらいことが懸念される。
次に、図6(g)に示すように、メタン系ドライエッチングによりi−InGaAsP光導波路層604、607を突き抜ける深さ3μmの導波路メサを集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のSiO2マスク613のみを除去する。
その後、図6(h)に示すように、SiO2マスク613を用いて、DFBレーザ領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体に、SI−InP層614(厚さ1μm)、n−InP層615(厚さ0.5μm、キャリア濃度1×1018cm−3)を順次成長する。
このとき、注意すべき点は、同時成長するマッハツェンダ型光変調器領域のクラッド層とDFBレーザ領域の電流ブロック層に求められる厚さが異なることである。つまり、DFBレーザ領域のSI電流ブロック層は導波路メサ深さと同等の層厚を形成する必要があるため3μm程度の層厚が望ましい。一方で、マッハツェンダ型光変調器側のSIクラッド層は1μm程度が妥当な層厚であることから、図7(j)、(k)の各領域の断面構造から分かるようにマッハツェンダ型光変調器領域の光導波路上部のSI層厚(A)とDFBレーザ領域のSI層厚(B)とでは所望の層厚が異なる。
この要求に対しても、本実施形態で示す方法を用いれば、マッハツェンダ型光変調器領域のSIクラッド層を1μm程度の適当な厚さに保ちつつ、DFBレーザ領域のSI電流ブロック層を所望の厚さである3μm程度の厚さに設定することができる。
つまり、本実施形態の光集積素子のように、マッハツェンダ型光変調器領域のような深く細い導波路メサ全体を埋め込む場合、メサ上部に形成される層厚は平坦部に比べ薄くなる。これはメサ上部での成長形状が三角形になり成長速度の遅い面((111)B面)が形成されやすく、成長の進行とともにこの成長速度の遅い面が崩れないとメサ上部全体に厚く成長されない。
よって、マッハツェンダ型光変調器領域の光導波路層上SIクラッド層を目標の1μm程成長しようとすると、必然的に、平坦領域において2μm以上の成長層厚が必要となる。この平坦領域で2μm以上という成長層厚は、DFBレーザ領域の導波路側面の電流ブロック層厚に換算すると3μm程度に相当するのである。これは、導波路側面への成長では、平坦部よりも厚さが増大するメカニズムが存在するからであり、それは上部にSiO2マスクを設けたメサ側面の寄与による。
なお、このときの注意点として、成長条件によっては、メサ側面の成長層厚が2.5μm〜4μm程度までぶれることが考えられ、メサ側面よりも厚くなることで導波路脇では電流ブロック層が導波路よりせり上がった形状になるが、このせり上がりの増減によるレーザ特性への影響は小さい。
このように、レーザ側の電流ブロック層厚の自由度は大きいためSI層の調整はマッハツェンダ型光変調器側で行えばよく、DFBレーザ領域とマッハツェンダ型光変調器領域で所望の層厚が異なっても同時形成が可能となるのである。
また、マッハツェンダ型光変調器領域において導波路メサ全体を埋め込むように成長することによる利点は、第1の実施形態で述べた通りである。
その後、図7(i)に示すように、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のn−InP層615をウェットエッチングにより除去する。これにより、DFBレーザ領域とマッハツェンダ型光変調器、また、マッハツェンダ型光変調器の2本の位相変調領域はそれぞれ電気的に分離される。n−InP層615とその下のSI−InP層614は選択的にエッチングを止められないが、前述の通りDFBレーザ領域のSI−InP層614は所望の層厚より厚めに形成されるので僅かにSI−InP層614がエッチングされてもレーザ特性に影響を与えない。同様にマッハツェンダ型光変調器の位相調整領域以外、つまりMMI部、S字導波路部は光の導波としての役割を果たせばよいため、SI−InP層614がある程度の厚さがあればよい。また、DFBレーザ領域の光導波路604の上部はBH成長に用いたSiO2マスク613が保護しているのでエッチングによる影響を受けない。
その後、SiO2マスク613を除去後、図7(j)に示すように、各電極形成領域においてn−InPバッファー層602に到達する溝を形成し、SiO2マスク616を付け、i−InGaAsP光導波路層607の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極617、DFBレーザ領域のp側電極619を各導波路上に、マッハツェンダ型光変調器領域のグランド電極618、DFBレーザ領域のn側電極620を溝のn−InPバッファー層602上に形成する。
以上の工程により、導波路側面に高抵抗ブロック層を形成したp−i−n構造のDFBレーザとn−SI−i−n構造マッハツェンダ型光変調器のように異なる上部クラッド層を有する領域をモノリシック集積する素子を、成長回数を増やさず、異領域の接合面で起こるプロセス不具合を抑制して実現することができる。
つづいて、本実施の形態の効果について説明する。本実施形態の光集積素子によれば、光変調器のi−InGaAsP光導波路層607の上面とi−InGaAsP光導波路層607の側面とを覆うSI−InP層614が設けられている。また、SI−InP層614によりDFBレーザの光導波路を埋め込むことも可能となる。したがって、成長回数を少なくすることができ、工程数の少ない容易な製造が実現可能となる。また、全領域の導波路を形成後にBH成長することから接合面での段差において生じるプロセス不具合を解消することもできる。さらに、光変調器においては、光導波路層の周囲を連続界面をもつ(再成長界面をもたない)SI層で覆うため、再成長界面を流れるターンオン電流の発生を抑制することが可能となる。したがって、歩留まりを向上し、高性能の光集積素子を実現可能とする。
また、本実施形態の光集積素子の製造方法によれば、SI−InP層614により共通層である順バイアス領域高抵抗電流ブロック層と光変調器領域半絶縁性クラッド層および光導波路側面層を同時に成長する。この手法により図3および図4で示すクラッド層接合手法に対して次のような利点が得られる。前述の(i)(図3)のように接合される側のクラッド層厚や成長条件に特別な制約がない。前述の(ii)(図4)に比べ、成長回数が少なく、全領域の導波路を形成後にBH成長することから接合面での段差において生じるプロセス不具合を解消できる。また、光変調器においても光導波層の周囲に連続界面をもつ(再成長界面をもたない)SI層で覆われるために、再成長界面を流れるターンオン電流の発生を抑制が期待できる。
このように、本実施形態の光集積素子の構造および製造方法により、光導波路側面がSI―InP層614で形成されるp−InP−クラッド層を有する順バイアス領域とn−SI−i−n構造のようなSIクラッド層を有する光変調器のような異なるクラッド層を有する領域のモリシック集積素子を、プロセス工数を増やさず、導波路形成時のクラッド層接合面での不具合を解消しつつ作製できる。
また、本実施形態によれば、異機能領域において異なる光導波路層上部クラッド層を有する光変調器と波長可変レーザ等の順バイアス領域とのモノリシック半導体光集積素子において、成長回数の増加やプロセス不具合を解消しつつ高性能な光集積素子ができる素子構造およびその製造方法を提供することができる。
本実施形態の光集積素子は、順バイアス領域がp型クラッド構造、光変調器領域がn−SI型クラッド構造を成し、且つ、順バイアス領域、光変調器領域共に導波路側面がSI電流ブロック層からなる構造を有している。したがって、所望層厚が異なる順バイアス領域のSI電流ブロック層と光変調器領域のSIクラッド層を同時形成しつつ、それぞれ順バイアス領域の電流ブロック層厚と変調器領域のクラッド層の所望層厚を実現することができる。よって、高い電流ブロック特性を有するp−i−n構造順バイアス領域と、光信号や電気信号の損失を小さくでき、位相速度整合やインピーダンス整合が容易で広帯域化に有利であるn−SI−i−n構造光変調器のような上部クラッド層が異なる領域のモノリシック集積素子を、プロセス工数を減らし、導波路形成時のクラッド層接合面での不具合を解消しつつ容易に実現することが可能となる。
(第3の実施形態)
次に図8、9を用いて、第3の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した光集積素子の素子構造およびその製造方法について説明する。図8(a)は本実施形態の光集積素子を説明する平面図である。また、図8(b)〜(f)は本実施形態の光集積素子を説明する図8(a)のA−A'断面図である。また、図8(g)、(h)、図9(i)は本実施形態の光集積素子を説明する斜視図である。また、図9(j)は、本実施形態の光集積素子の光変調器領域を説明する図8(a)のC−C'断面図である。また、図9(k)は、本実施形態の光集積素子の光増幅器領域を説明する図8(a)のB−B'断面図である。
次に図8、9を用いて、第3の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した光集積素子の素子構造およびその製造方法について説明する。図8(a)は本実施形態の光集積素子を説明する平面図である。また、図8(b)〜(f)は本実施形態の光集積素子を説明する図8(a)のA−A'断面図である。また、図8(g)、(h)、図9(i)は本実施形態の光集積素子を説明する斜視図である。また、図9(j)は、本実施形態の光集積素子の光変調器領域を説明する図8(a)のC−C'断面図である。また、図9(k)は、本実施形態の光集積素子の光増幅器領域を説明する図8(a)のB−B'断面図である。
すなわち、本実施形態の光集積素子は、第2の実施形態のDFBレーザが波長可変レーザとして機能するものである。本実施形態において、光増幅器領域は、レーザ光を増幅する。また、位相調整領域は、入力電気信号に応じてレーザ光の位相を調整する。位相調整領域は、波長可変フィルタを含んでいる。
なお、図8(a)のA−A´で示す光導波路は曲線導波路やマルチモード干渉型導波路(MMI:Multimode Interference)構造で接続されており直線状にはなっていないが、斜め上から見た図8(g)、(h)、図9(i)では各領域の接合部を簡略化のために直線導波路で接続した形で示しているが、曲線導波路や1×2マルチモード干渉型導波路(MMI:Multimode Interference)構造で接続されても素子の構成は変わらない。
図8(b)に示すように、Fe(鉄)ドープ高抵抗型SI−InP基板701の(100)面上に、n−InPバッファー層702(厚さ2μm、キャリア濃度1×1018cm−3)、光増幅器領域光導波路層であるInGaAsPの量子井戸構造を有する活性層(i−InGaAsP導波路層703、厚さ0.3μm、発光波長1.55μm)、p−InPクラッド層704(厚さ20nm)をMOVPE法により順次積層し、SiO2マスク705をCVD法とフォトリソグラフィにより光増幅器領域にのみ形成する。その後、メタン系ドライエッチングによりにInGaAsP活性層の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのInGaAsP活性層を選択的に除去する。
次に、図8(c)に示すように、位相調整領域とマッハツェンダ型光変調器領域の共有光導波路であるInGaAsP光導波路層706(厚さ0.3μm、発光波長1.40μm)、p−InPクラッド層707(厚さ20nm)を位相変調領域およびマッハツェンダ型光変調領域に選択的にバットジョイント接合技術を用いて形成する。その後、SiO2マスク705を除去後、全体に光増幅器領域および位相調整領域の上部クラッド層であるp−InPクラッド層708(厚さ2μm、キャリア濃度1×1018cm−3)、p−InGaAsコンタクト層709(厚さ0.2μm、キャリア濃度1×1019cm−3)、p−InPキャップ層710(厚さ0.05μm、キャリア濃度1×1018cm−3)を順次積層する。
次に、図8(d)に示すように、p−InPキャップ層710を除去後、CVD法とフォトリソグラフィにより、SiO2マスク711を光増幅器領域および位相調整領域にのみ形成し、ウェットエッチングによりマッハツェンダ型光変調器領域の光導波路層上のp−InPクラッド層708、p−InGaAsコンタクト層709を除去する。このエッチングは第2の実施形態に示した通りである。
次に、図8(e)に示すように、SiO2マスク711を除去後、再度、CVD法とフォトリソグラフィにより図7(a)の導波路パターンになるように全領域の光導波路形成用SiO2マスク712を形成する。
次に、図8(f)に示すように、メタン系ドライエッチングによりi−InGaAsP光導波路層(703、706)を突き抜ける深さ3μmの導波路メサを集積素子全領域一括で形成する。その後、フォトリソグラフィにより光変調器領域のSiO2マスク712のみを除去する。
その後、図8(h)に示すように、SiO2マスク712を用いて、光増幅器領域および位相調整領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体を、SI−InP層713(厚さ1μm)、n−InP層714(厚さ0.5μm、キャリア濃度1×1018cm−3)を順次成長する。
このとき、第二の実施形態でも述べたように、同時成長するマッハツェンダ型光変調器領域のSI−クラッド層と光増幅器領域および位相調整領域の電流ブロック層に求められる厚さが異なるが、光増幅器領域および位相調整領域の電流ブロック層厚の自由度は大きいためSI層の調整はマッハツェンダ型光変調器側で行えばよく、光増幅器領域および位相調整領域とマッハツェンダ型光変調器領域で所望の層厚が異なっても同時形成が可能となる。
その後、図9(i)に示すように、マッハツェンダ型光変調器の位相変調領域のみフォトレジストで覆い、それ以外の領域のn−InP層714をウェットエッチングにより除去する。これにより、光増幅器領域および位相調整領域とマッハツェンダ型光変調器、また、マッハツェンダ型光変調器の2本の位相変調領域はそれぞれを電気的に分離される。
その後、ギャップ反射鏡として溝をドライエッチングで形成する。深さは約8μm、ギャップ反射鏡の溝間隔は約0.8μmである。ギャップ反射鏡は波長可変レーザの反射端面との役割をはたしつつ、異機能領域との集積を可能にする。
最後に、図9(j)に示すように、SiO2マスク715を除去後、各電極形成領域においてn−InPバッファー層702に到達する溝を形成し、SiO2マスク715を付け、i−InGaAsP光導波路層706の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極717、光増幅領域のp側電極718を各導波路上に、マッハツェンダ型光変調器領域のグランド電極717、光増幅領域のn側電極719を溝のn−InPバッファー層702上に形成する。
以上の工程により、i−InGaAsP光導波路層703の側面に高抵抗ブロック層を形成したp−i−n構造の位相調整領域を集積した光増幅器とn−SI−i−n構造マッハツェンダ型光変調器のように異なる上部クラッド層を有する領域をモノリシック集積する素子を、成長回数を増やさず、異領域の接合面で起こるプロセス不具合を抑制して実現することができる。
なお、半導体素子の外側に、レーザの外部共振器としてコリメート用レンズ、フリースペクトラルレンジ50GHzのエタロン、そして液晶から構成される波長可変フィルタを用いることで外部共振器型波長可変レーザが形成され、フィルタに印加する電圧を変えることでチューニングでき1.53μm〜1.57μmまで波長可変が可能である。
(第4の実施形態)
次に図10、11を用いて、本発明の第4の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した素子の素子構造とその製造方法について説明する。第4の実施形態は第3の実施形態の光集積素子の製造工程において、光変調器領域のp型クラッド層のエッチングを、光導波路形成後に行うものである。本実施形態の光集積素子の平面図は、図8(a)と同様であり、図10(a)(b)は図8(a)のA−A'断面図である。また、図10(c)(d)は本実施形態の光集積素子の工程を説明する斜視図である。また、図11(e)は本実施形態の光集積素子の斜視図である。また、図11(f)は、本実施形態の光集積素子の光変調器領域を説明する図8(a)のC−C'断面図である。また、図11(g)は、本実施形態の光集積素子の光増幅領域を説明する図8(a)のB−B'断面図である。
次に図10、11を用いて、本発明の第4の実施形態である位相調整領域を集積した光増幅器と、マッハツェンダ型光変調器を集積した素子の素子構造とその製造方法について説明する。第4の実施形態は第3の実施形態の光集積素子の製造工程において、光変調器領域のp型クラッド層のエッチングを、光導波路形成後に行うものである。本実施形態の光集積素子の平面図は、図8(a)と同様であり、図10(a)(b)は図8(a)のA−A'断面図である。また、図10(c)(d)は本実施形態の光集積素子の工程を説明する斜視図である。また、図11(e)は本実施形態の光集積素子の斜視図である。また、図11(f)は、本実施形態の光集積素子の光変調器領域を説明する図8(a)のC−C'断面図である。また、図11(g)は、本実施形態の光集積素子の光増幅領域を説明する図8(a)のB−B'断面図である。
図10(a)、(b)で示す光増幅器領域および位相調整領域のp−InPクラッド層808を形成する工程までは第3の実施形態で説明した方法と同様である。すなわち、Fe(鉄)ドープ高抵抗型SI−InP基板801の(100)面上に、n−InPバッファー層802(厚さ2μm、キャリア濃度1×1018cm−3)、光増幅器領域光導波路層であるInGaAsPの量子井戸構造を有する活性層(i−InGaAsP導波路層803、厚さ0.3μm、発光波長1.55μm)、p−InPクラッド層804(厚さ20nm)をMOVPE法により順次積層し、SiO2マスク805をCVD法とフォトリソグラフィにより光増幅器領域にのみ形成する。その後、メタン系ドライエッチングによりにInGaAsP活性層の中間部程度までエッチングし、引き続き、硫酸と過酸化水素水と水の混合液のウェットエッチングにより残りのInGaAsP活性層を選択的に除去する。次に、位相調整領域とマッハツェンダ型光変調器領域の共有光導波路であるi−InGaAsP光導波路層806(厚さ0.3μm、発光波長1.40μm)、p−InPクラッド層807(厚さ20nm)を位相調整領域およびマッハツェンダ型光変調領域に選択的にバットジョイント接合技術を用いて形成する。その後、全体に光増幅器領域および位相調整領域の上部クラッド層であるp−InPクラッド層808(厚さ2μm、キャリア濃度1×1018cm−3)、p−InGaAsコンタクト層809(厚さ0.2μm、キャリア濃度1×1019cm−3)、p−InPキャップ層810(厚さ0.05μm、キャリア濃度1×1018cm−3)を順次積層する。
次に図10(c)に示すように、導波路形成用のSiO2マスク811を形成し、メタン系ドライエッチングにより光導波路層を突き抜ける深さ3μmの導波路メサを集積素子全領域一括で形成する。第3の実施形態で説明した方法と異なり、マッハツェンダ型光変調器領域のクラッド層をエッチングする前に導波路メサ形成を実施するため、メサ形成後の底面が揃っておりBH成長後に生じる領域境界での段差が小さくなり、その後の図11(f)に示す電極工程でのプロセス不具合が更に生じづらい。また、導波路メサの底面がi−InGaAsP光導波路層803、806より深く、且つn−InPバッファー層802内に位置するようにエッチングを制御する必要があるが、第3の実施形態で説明した方法に比べ、エッチング制御の許容範囲が広がるという利点もある。
その後、図10(d)に示すように、マッハツェンダ型光変調器領域のSiO2マスク811のみを除去する。その後、マッハツェンダ型光変調器領域の導波路メサ上部のp−InPクラッド層808、p−InGaAsコンタクト層809のみを除去する。ここで、図示はしないが、メサ上部のp−InPクラッド層808のみを除去するため次のような工程を実施する。メサ形成後にレジストを塗布し、光増幅器領域および位相調整領域全体を覆うマスクを用いて露光を行うが、この際、露光量を調整し露光用マスクで覆われていないマッハツェンダ型光変調領域の導波路メサ上部のみが露出するように、レジストの後退を調整する。この時、レジストが光導波路層の高さまで後退しないように調整する。
以上の工程により、マッハツェンダ型光変調器領域の導波路メサ上部のみがレジストに覆われていない状態になる。その後、硫酸と過酸化水素水と水の混合液を用いてp−InGaAsコンタクト層809をエッチングし、続いて塩酸と燐酸の混合液を用いたウェットエッチングによりi−InGaAsP光導波路層806を少しもエッチングすることなくp−InPクラッド層808を選択的に除去する。このとき、導波路を順メサ方向に形成することで、第3の実施例同様に、エッチングにより形成されるp−InPクラッド層のエッチング断面は順メサ形状が形成される。その後、レジストを除去すれば、光増幅器領域および位相調整領域の導波路メサ上部にのみSiO2マスク811が形成された状態になる。
その後の工程は第3の実施形態と同様に、SiO2マスク811を用いて、図11(e)に示すように、光増幅器領域および位相調整領域においては導波路メサ側面に、マッハツェンダ型光変調器領域においては導波路メサ全体を、SI−InP層812(厚さ1μm)、n−InP層813(厚さ0.5μm、キャリア濃度1×1018cm−3)を順次成長する。これ以降の電極形成工程も、第3の実施例と同様に行うことで素子が完成する。すなわち、図11(e)に示すように、SiO2マスク811を除去後、各電極形成領域においてn−InPバッファー層802に到達する溝を形成し、SiO2マスク814を付け、i−InGaAsP光導波路806の上部と先程形成した溝の部分に電極コンタクト用に窓開けをする。その後、マッハツェンダ型光変調器のシグナル電極815、光増幅器領域のp側電極817を各導波路上に、マッハツェンダ型光変調器領域のグランド電極816、光増幅器領域のn側電極818を溝のn−InPバッファー層802上に形成する。
以上の工程により、導波路側面に高抵抗ブロック層を形成したp−i−n構造の位相調整領域を集積した光増幅器とn−SI−i−n構造マッハツェンダ型光変調器のような異なる上部クラッド層を有する領域をモノリシック集積する素子を、第3の実施形態に比べ、プロセスの制御性を向上させて作製することができる。なお、第4の実施形態は、第2の実施形態においても同様の作製工程を通すことで実現できる。
(第5の実施形態)
第5の実施形態は、図示はしないが第1の実施形態に記載の光変調器において、光変調器のn−SI−i−n構造をn−SI−p−i−n構造に置き換えた構造である。
第5の実施形態は、図示はしないが第1の実施形態に記載の光変調器において、光変調器のn−SI−i−n構造をn−SI−p−i−n構造に置き換えた構造である。
本実施形態は、第1の実施形態において、図5(b)のSI−InP層504をp−InP層に置き換えることで、同様の製造方法で実現できる。本実施形態の構造にすることで、第1の実施形態の利点以外に、以下の効果が期待できる。
SI層とi層の間に薄いp型層を挿入することにより、n−SI−i−n構造の利点である損失の低減や光信号ならびに変調RF信号の位相速度整合およびインピーダンス整合がとることが容易であるとともにn−SI−i−n構造より強い電場を光導波層に印加でき、マッハツェンダ型光変調器の低電圧駆動が期待できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、本発明は以下の態様を採用することも可能である。
(1)半絶縁型半導体層を光導波層の上部クラッド層に含む光変調器において、光導波層の側面に半絶縁型半導体層を有し、該光導波路層側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層が連続界面を有することを特徴とする光変調器。
(2)(1)に記載の光変調器と半絶縁型電流狭窄半導体層を有する順バイアス領域を集積する素子において、光変調器の該半絶縁型上部クラッド半導体層と順バイアス領域の該半絶縁型電流狭窄半導体層が一体であり、且つ、該半絶縁型上部クラッド半導体層厚が該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする光集積素子。
(3)光変調器の光導波層側面の該半絶縁型半導体層厚が、順バイアス領域の該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする(2)に記載の光集積素子。
(4)順バイアス領域がレーザ光を増幅する光増幅器であることを特徴とする(2)〜(3)に記載の光集積素子。
(5)順バイアス領域が入力電気信号に応じてレーザ光の位相を調製する位相調整領域と前記光増幅器からなる(2)〜(3)に記載の光集積素子。
(6)順バイアス領域が波長可変フィルタを含む前記位相調整領域および前記光増幅器からなり、順バイアス領域が波長可変レーザであることを特徴とする(2)〜(3)に記載の光集積素子。
(7)(1)に記載の光変調器において、該導波路側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層を同時形成することを特徴とする光変調器の製造方法。
(8)(2)〜(3)に記載の光集積素子において、光変調器の半絶縁型半導体層と順バイアス領域の半絶縁型半導体層を同時に形成することを特徴とする光集積素子の製造方法。
たとえば、本発明は以下の態様を採用することも可能である。
(1)半絶縁型半導体層を光導波層の上部クラッド層に含む光変調器において、光導波層の側面に半絶縁型半導体層を有し、該光導波路層側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層が連続界面を有することを特徴とする光変調器。
(2)(1)に記載の光変調器と半絶縁型電流狭窄半導体層を有する順バイアス領域を集積する素子において、光変調器の該半絶縁型上部クラッド半導体層と順バイアス領域の該半絶縁型電流狭窄半導体層が一体であり、且つ、該半絶縁型上部クラッド半導体層厚が該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする光集積素子。
(3)光変調器の光導波層側面の該半絶縁型半導体層厚が、順バイアス領域の該半絶縁型電流狭窄半導体層厚より薄いことを特徴とする(2)に記載の光集積素子。
(4)順バイアス領域がレーザ光を増幅する光増幅器であることを特徴とする(2)〜(3)に記載の光集積素子。
(5)順バイアス領域が入力電気信号に応じてレーザ光の位相を調製する位相調整領域と前記光増幅器からなる(2)〜(3)に記載の光集積素子。
(6)順バイアス領域が波長可変フィルタを含む前記位相調整領域および前記光増幅器からなり、順バイアス領域が波長可変レーザであることを特徴とする(2)〜(3)に記載の光集積素子。
(7)(1)に記載の光変調器において、該導波路側面の半絶縁型半導体層と該半絶縁型上部クラッド半導体層を同時形成することを特徴とする光変調器の製造方法。
(8)(2)〜(3)に記載の光集積素子において、光変調器の半絶縁型半導体層と順バイアス領域の半絶縁型半導体層を同時に形成することを特徴とする光集積素子の製造方法。
また、上記の実施形態において寸法例、濃度例も示したが、結晶成長条件、レーザ構造などで大幅に変化するので、それと共に適切な寸法、濃度を採用すべきことは言うまでもない。誘電体膜、絶縁体膜の種類に関して制限はない。基板は高抵抗基板に制限されるものではなくn型導電性基板でも構わない。活性層に関しては、InGaAsP、InGaAs、AlGaInAs等が挙げられるが適用可能な活性層であれば制限はなく、バルク構造でも量子井戸構造でも良い。高抵抗層のドーパントとしてFeを挙げたが、Ru(ルテニウム)、Cr、Co、Tiのように高抵抗層ドーパントとして機能するならば制限はない。また、光変調器領域のn−InP上部クラッド層は、SI層と共に形成せずに、成長回数は増えるが、最後に変調器の導波路上部にのみ選択的に形成しても構わない。こうすると、1回成長が増えるので工数は増えるが、その分、半導体素子部のエッチング工程が減らすことができる。
また、本実施形態では2〜3領域の集積素子の例を挙げて説明したが、3領域以上の集積素子においても本発明は適用可能であり、領域数に制限はないことは言うまでもない。
101 n−InP基板
102 光導波路層A
103 p−InPクラッド層A
104 SiO2マスク
105 光導波路層B
106 p−InPクラッド層B
107 p−InPクラッド層
201 n−InP基板
202 光導波路層
203 p−InPクラッド層
204 シグナル電極
205 グランド電極
206 SI−InP基板
207 n−InPバッファー層
208 i−光導波路層
209 SI−InPクラッド層
210 n−InPクラッド層
211 シグナル電極
212 グランド電極
301 InP基板
302 第一の領域の光導波路層
303 第一の領域のInPクラッド層
304 SiO2マスク
305 第二の領域の光導波路層
306 第二の領域のInPクラッド層
401 InP基板
402 第一の領域の光導波路層
403 第一の領域のInPクラッド層
404 SiO2マスク
405 第二の領域の光導波路層
406 第二の領域のInPクラッド層
407 第一の領域のInPクラッド層
408 SiO2マスク
409 第二の領域のInPクラッド層
501 SI−InP基板
502 n−InPバッファー層
503 i−InGaAsP光導波路層
504 SI−InPクラッド層
505 SiO2マスク
506 SI−InP層
507 n−InP層
508 SiO2マスク
509 シグナル電極
510 グランド電極
511 入射端面
512 出射端面
513 積層体
601 SI−InP基板
602 n−InPバッファー層
603 n−InGaAsPガイド層
604 i−InGaAsP光導波路層
605 p−InPクラッド層
606 SiO2マスク
607 i−InGaAsP光導波路層
608 p−InPクラッド層
609 p−InPクラッド層
610 p−InGaAsコンタクト層
611 p−InPキャップ層
612 SiO2マスク
613 SiO2マスク
614 SI−InP層
615 n−InP層
616 SiO2マスク
617 シグナル電極
618 グランド電極
619 p側電極
620 n側電極
621 積層体
622 積層体
624 入射端面
625 出射端面
701 SI−InP基板
702 n−InPバッファー層
703 i−InGaAsP光導波路層
704 p−InPクラッド層
705 SiO2マスク
706 i−InGaAsP光導波路層
707 p−InPクラッド層
708 p−InPクラッド層
709 p−InGaAsコンタクト層
710 p−InPキャップ層
711 SiO2マスク
712 SiO2マスク
713 SI−InP層
714 n−InP層
715 SiO2マスク
716 シグナル電極
717 グランド電極
718 p側電極
719 n側電極
801 SI−InP基板
802 n−InPバッファー層
803 i−InGaAsP光導波路層
804 p−InPクラッド層
805 SiO2マスク
806 i−InGaAsP光導波路層
807 p−InPクラッド層
808 p−InPクラッド層
809 p−InGaAsコンタクト層
810 p−InPキャップ層
811 SiO2マスク
812 SI−InP層
813 n−InP層
814 SiO2マスク
815 シグナル電極
816 グランド電極
817 p側電極
818 n側電極
102 光導波路層A
103 p−InPクラッド層A
104 SiO2マスク
105 光導波路層B
106 p−InPクラッド層B
107 p−InPクラッド層
201 n−InP基板
202 光導波路層
203 p−InPクラッド層
204 シグナル電極
205 グランド電極
206 SI−InP基板
207 n−InPバッファー層
208 i−光導波路層
209 SI−InPクラッド層
210 n−InPクラッド層
211 シグナル電極
212 グランド電極
301 InP基板
302 第一の領域の光導波路層
303 第一の領域のInPクラッド層
304 SiO2マスク
305 第二の領域の光導波路層
306 第二の領域のInPクラッド層
401 InP基板
402 第一の領域の光導波路層
403 第一の領域のInPクラッド層
404 SiO2マスク
405 第二の領域の光導波路層
406 第二の領域のInPクラッド層
407 第一の領域のInPクラッド層
408 SiO2マスク
409 第二の領域のInPクラッド層
501 SI−InP基板
502 n−InPバッファー層
503 i−InGaAsP光導波路層
504 SI−InPクラッド層
505 SiO2マスク
506 SI−InP層
507 n−InP層
508 SiO2マスク
509 シグナル電極
510 グランド電極
511 入射端面
512 出射端面
513 積層体
601 SI−InP基板
602 n−InPバッファー層
603 n−InGaAsPガイド層
604 i−InGaAsP光導波路層
605 p−InPクラッド層
606 SiO2マスク
607 i−InGaAsP光導波路層
608 p−InPクラッド層
609 p−InPクラッド層
610 p−InGaAsコンタクト層
611 p−InPキャップ層
612 SiO2マスク
613 SiO2マスク
614 SI−InP層
615 n−InP層
616 SiO2マスク
617 シグナル電極
618 グランド電極
619 p側電極
620 n側電極
621 積層体
622 積層体
624 入射端面
625 出射端面
701 SI−InP基板
702 n−InPバッファー層
703 i−InGaAsP光導波路層
704 p−InPクラッド層
705 SiO2マスク
706 i−InGaAsP光導波路層
707 p−InPクラッド層
708 p−InPクラッド層
709 p−InGaAsコンタクト層
710 p−InPキャップ層
711 SiO2マスク
712 SiO2マスク
713 SI−InP層
714 n−InP層
715 SiO2マスク
716 シグナル電極
717 グランド電極
718 p側電極
719 n側電極
801 SI−InP基板
802 n−InPバッファー層
803 i−InGaAsP光導波路層
804 p−InPクラッド層
805 SiO2マスク
806 i−InGaAsP光導波路層
807 p−InPクラッド層
808 p−InPクラッド層
809 p−InGaAsコンタクト層
810 p−InPキャップ層
811 SiO2マスク
812 SI−InP層
813 n−InP層
814 SiO2マスク
815 シグナル電極
816 グランド電極
817 p側電極
818 n側電極
Claims (11)
- 光を入射する入射端面と、
入射された前記光を伝搬する第一光導波路層と、
前記第一光導波路層に電界を印加する一対の電極と、
印加された前記電界によって変調された前記光を出射する出射端面と、
前記第一光導波路層の下面を覆う第一導電性の下部クラッド層と、
前記第一光導波路層の上に設けられる前記第一導電性の上部クラッド層と、
を備え、
前記第一光導波路層の上面と前記第一光導波路層の側面とを覆う半絶縁性半導体層が設けられている光変調器。 - 半導体基板をさらに備え、
前記下部クラッド層と前記第一光導波路層とが順に積層された第一積層体が前記半導体基板上に設けられており、
前記第一積層体が、メサ状に加工されている請求項1に記載の光変調器。 - 半導体基板をさらに備え、
前記下部クラッド層と前記第一光導波路層とが順に積層された第一積層体が前記半導体基板上に設けられており、
前記第一積層体の表面が前記半絶縁性半導体層によって覆われている請求項1または2に記載の光変調器。 - 請求項1乃至3いずれかに記載の光変調器と、
前記光変調器に接続している光半導体素子と、
を含み、
前記光半導体素子に順バイアスが印加される光集積素子。 - 前記光変調器と、前記光変調器に接続している前記光半導体素子と、が設けられた半導体基板を備え、
前記光半導体素子は、
前記半導体基板上に順次積層された、第一導電性の第一クラッド層と、第二光導波路層と、第二導電性の第二クラッド層と、を含む第二積層体を備え、
前記光変調器に設けられた前記半絶縁性半導体層が前記第二積層体を埋設している請求項4に記載の光集積素子。 - 前記第一光導波路層の上面と前記上部クラッド層の下面との間に形成された前記半絶縁性半導体層の層厚が、前記第二積層体を埋め込む前記半絶縁性半導体層の層厚より薄い請求項4または5に記載の光集積素子。
- 前記光半導体素子がレーザ光を増幅する光増幅器であることを特徴とする請求項4乃至6いずれかに記載の光集積素子。
- 前記光半導体素子は、入力電気信号に応じてレーザ光の位相を調整する位相調整領域とレーザ光を増幅する光増幅領域とを有する請求項4乃至7いずれかに記載の光集積素子。
- 前記光半導体素子は、波長可変レーザであって、入力電気信号に応じてレーザ光の位相を調整する位相調整領域とレーザ光を増幅する光増幅領域とを有し、
前記位相調整領域は、波長可変フィルタを含む請求項4乃至8いずれかに記載の光集積素子。 - 半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第一光導波路層とを順に積層して第一積層構造を形成する工程と、
前記第一積層構造をエッチングして第一メサを形成する工程と、
形成された前記第一メサの表面を半絶縁性半導体層で覆う工程と、
を含む光変調器の製造方法。 - 半導体基板を用意する工程と、
前記半導体基板上に第一導電性のクラッド層と第二光導波路層と第二導電性のクラッド層とを順に積層して第二積層構造を形成する工程と、
前記第一導電性のクラッド層上に第一光導波路層を積層して第一積層構造を形成する工程と、
前記第一光導波路層と前記第二光導波路層とを接続する工程と、
前記第一積層構造をエッチングして第一メサを形成するとともに、前記第二積層構造をエッチングして第二メサを形成する工程と、
前記第二メサを半絶縁性半導体層で埋め込むとともに、前記第一メサの表面を前記半絶縁型半導体層で覆う工程と、
を含む光集積素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091924A JP2009244648A (ja) | 2008-03-31 | 2008-03-31 | 光変調器、その製造方法、光集積素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008091924A JP2009244648A (ja) | 2008-03-31 | 2008-03-31 | 光変調器、その製造方法、光集積素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009244648A true JP2009244648A (ja) | 2009-10-22 |
JP2009244648A5 JP2009244648A5 (ja) | 2009-12-03 |
Family
ID=41306590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008091924A Pending JP2009244648A (ja) | 2008-03-31 | 2008-03-31 | 光変調器、その製造方法、光集積素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009244648A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8618638B2 (en) | 2010-12-08 | 2013-12-31 | Sumitomo Electric Industries Ltd. | Semiconductor optical modulator and method for manufacturing the same |
JP2014085533A (ja) * | 2012-10-24 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調素子 |
-
2008
- 2008-03-31 JP JP2008091924A patent/JP2009244648A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8618638B2 (en) | 2010-12-08 | 2013-12-31 | Sumitomo Electric Industries Ltd. | Semiconductor optical modulator and method for manufacturing the same |
JP2014085533A (ja) * | 2012-10-24 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5897414B2 (ja) | 光デバイスの製造方法 | |
US7463663B2 (en) | Semiconductor laser diode and integrated semiconductor optical waveguide device | |
US6455338B1 (en) | Method of manufacturing an integrated semiconductor laser-modulator device | |
JP6487195B2 (ja) | 半導体光集積素子、半導体光集積素子の製造方法及び光モジュール | |
US20100284019A1 (en) | Semiconductor integrated optical device and method of making the same | |
JP2008010484A (ja) | 半導体光素子及び光送信モジュール | |
JP2008294124A (ja) | 光半導体素子 | |
JP2006276497A (ja) | 光半導体素子の製造方法 | |
JP4938709B2 (ja) | 光半導体装置の作製方法 | |
JP5182363B2 (ja) | 半導体発光素子及びその製造方法 | |
JP4909159B2 (ja) | 半導体導波路素子およびその作製方法ならびに半導体レーザ | |
US20080199128A1 (en) | Semiconductor integrated optical element | |
JP5047704B2 (ja) | 光集積素子 | |
JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
JP2014082411A (ja) | 半導体光集積素子及びその製造方法 | |
JP6206498B2 (ja) | 光半導体装置及びその製造方法 | |
JP2009244648A (ja) | 光変調器、その製造方法、光集積素子およびその製造方法 | |
JP2011077329A (ja) | 半導体光集積素子、及びその製造方法 | |
JP4885767B2 (ja) | 半導体導波路素子及び半導体レーザ及びその作製方法 | |
JP5029239B2 (ja) | 半導体光素子およびその製造方法 | |
JP2008205113A (ja) | 光半導体集積素子及びその製造方法 | |
JP5163355B2 (ja) | 半導体レーザ装置 | |
JP5109931B2 (ja) | 半導体光集積素子および半導体光集積素子の製造方法 | |
JP2009038120A (ja) | 半導体光集積素子およびその製造方法 | |
JP4885766B2 (ja) | 半導体導波路素子及び半導体レーザ及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |