JPH1187549A - Rf・icパッケージ - Google Patents
Rf・icパッケージInfo
- Publication number
- JPH1187549A JPH1187549A JP10202418A JP20241898A JPH1187549A JP H1187549 A JPH1187549 A JP H1187549A JP 10202418 A JP10202418 A JP 10202418A JP 20241898 A JP20241898 A JP 20241898A JP H1187549 A JPH1187549 A JP H1187549A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- interconnect
- array
- ipwb
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000004593 Epoxy Substances 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000003491 array Methods 0.000 claims description 5
- 229920001940 conductive polymer Polymers 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000011247 coating layer Substances 0.000 abstract description 2
- 239000011093 chipboard Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(Multi-Chip Module:MCM)集積回路パッケージ
に関し、特にRF回路のノイズ・パフォーマンスを有意
に改善する技術を提供する。 【解決手段】 本発明のICパッケージは、相互接続基
板に結合された少なくとも1つのRF・ICチップを有
し、基板は中間プリント配線板(IPWB)と相互接続
される。IPWBは、システム・プリント配線板(SP
WB)に相互接続される。RF・ICチップは裏側が金
属被覆され、SPWBに直接フリップ・チップ結合され
て、それによって2つの中間相互接続部を不要にし、R
FチップとSWBPとの相互接続部のインピーダンスを
低下させる。
Description
-Chip Module:MCM)集積回路パッケージ、特に少
なくとも1つのRFチップを含むMCMパッケージに関
する。
は、長いまたは効果的でない配置の相互接続部によって
ノイズの問題が生じることが多い。RF回路コンポーネ
ントの中にあるかそれに隣接する電気リード線は、集積
回路の環境に必然的に存在する漂遊信号のアンテナとし
て働くことがよく知られている。
ップおよびICチップを含むモジュール(MCM)のパ
ッケージング技術が高密化し、効率化するにつれ、問題
はさらに複雑になる。RF回路内にある主要なノイズ受
信部は、接地平面への接続部であり、これらのRF・I
C接続部のRF接地平面への長さおよびインピーダンス
を減少させる手段は、RF回路のノイズ・パフォーマン
スを有意に改善するものでなければならない。
を接地する改善された方法を開発した。このようなシス
テムでは、好ましい配置構成は、個々のチップにフリッ
プ・チップを接着してMCMタイルに接着し、MCMタ
イルを中間プリント配線板(Iintermediate Printed
Wiring Board:IPWB)に取り付けて、これをシス
テム基板(System Printed Wiring Board:SPW
B)に取り付ける。このような配置構成では、通常はチ
ップとシステム基板の間、つまりチップからMCM、M
CMからIPWBおよびIPWBからSPWBへと3つ
の相互接続部を作成する。本発明の改良型の相互接続配
置構成では、RFチップの接地相互接続部をチップとS
PWBの間に直接作成し、したがって従来通りの接地接
続部の長さおよびインピーダンスを減少させる。
1および12、および基板13からなる複数チップ・タ
イルが図示されている。この配置構成のIC11はRF
チップである。チップ12はRFチップ、つまり論理チ
ップやメモリ・チップではない。この選択は例証のため
のものである。MCMタイルに少なくとも1つのRFチ
ップ、またはRFチップのみを含むICチップの任意の
組合せの相互接続は、本発明の教示に従って実施するこ
とができる。MCMタイルは、例えばコンデンサ、コイ
ルおよび抵抗器などの受動コンポーネントを含んでもよ
い。典型的な配置構成は、基板13上にRF回路チップ
およびコンデンサを取り付ける。基板は積層板、セラミ
ック、シリコン、または他の適切な材料にすることがで
きる。チップ11および12は、はんだまたは導電性エ
ポキシなどの相互接続部14によって基板13にフリッ
プチップ結合される。フリップ・チップ結合に使用する
技術は、本発明の一部ではなく、例えばはんだバンプ、
ボール・ボンディング、または導電性エポキシなどでよ
い。MCMタイルは、はんだまたは導電性エポキシI/
O相互接続部16で中間プリント配線板(IPWB)1
5にフリップ結合する。この配置構成では、IPWB1
5を多層基板として図示しているが、単層でもよい。I
PWBは、はんだまたは導電性エポキシ相互接続部17
によってシステム基板(SPWB)18に相互接続され
る。SPWBは単層または多層でもよく、本明細書では
別個のレベル19で示す。SPWBの切断部分を図示
し、幾つかのIPWBを収容するためにシステム基板が
IPWBより非常に大きいことを示す。
は、I/O結合サイトの大きいアレイを正方形または長
方形の形状に配置したクワド・パッケージ(quad packag
e)である。図に示す断面では、接地接続の単一相互接続
部を図示し、本発明を例証する。接地接続部はチップ1
1および12上の22と指定され、相互接続基板ランナ
ー24を介してSPWBに、IPWBおよび相互接続部
17を通ってSPWBの共通接地平面21に接続され
る。従来通りの配置構成では、全チップの接地接続部は
基本的に同じ方法で作成される。残りのI/O接続部は
図示されていないが、これも従来通りである。
ると、両方の図に共通の要素には、同じ参照番号が付い
ている。変更箇所は、RFチップ11とSPWBの共通
接地平面21との間に接地接続部が作成してあるという
点で明白である。RFチップの裏側は金属被覆層32で
金属被覆されている。RFチップの裏側の金属被覆は、
フリップ・チップ結合の配置構成によって可能である。
当業者には明白なように、金属被覆は半導体に直接加え
るとよく、成長または付着させた任意の酸化物、または
処理中に形成した自然酸化物は、金属被覆の前に除去す
るとよい。チップへの金属被覆はウエハ段階で加えるこ
とが好ましく、ここではウエハ製造順序の任意の好都合
のポイントで加えることができる。金属被覆に使用する
材料は、例えばAu、Cr/CrCu/Cu、TiPd
Au、Alなどの任意の適切な導電性材料でよい。接地
パッド34への直接のはんだ付けを容易にすることがで
きるので、はんだ湿潤性金属またはTiPdAuなどの
金属が好ましい。
料33によってSPWB上の接地平面パッド34へ直接
結合する。接地平面パッド34はSPWBの共通接地部
21の一部である。共通接地平面21を結合パッド34
と同一レベルに配置することが好ましいが、これらの図
で示すような代替配置構成も有効である。RFチップと
SPWBとの間の結合部33は、IPWBをSPWBに
相互接続するのと同時に作成することが好ましい。
代替材料および技術がある。好ましい手法は、標準的な
表面取付け手法を使用して結合部17と同じ方法で結合
部33を実施することである。したがって、IPWBと
SPWBの相互接続にはんだペーストを使用する場合
は、RFチップ11とSPWB18との間を同じステッ
プではんだペーストで相互接続する。別の選択肢は、相
互接続部33に導電性エポキシを使用することである。
はんだバンプまたはボールも使用することができた。
ではRFチップではなく、ここで示すように従来通りの
方法でSPWBに接地するか、RFチップ11と同じ方
法で接地することができる。
なく、RF半導体チップをSPWB結合パッドに直接結
合することが可能な場合もある。しかし、ほぼ全ての場
合で、半導体基板を金属被覆すると、接地接続の抵抗が
小さくなる。さらに、金属被覆は通常、接着性を改善
し、効果的な結合を促進する。
は、共通の参照番号は全て図2と同じ要素を指し、結合
部33は導電性エポキシ結合部であることが好ましい。
本明細書で示すようなフリップ・チップの配置構成で
は、主に機械的な理由で、つまりパッケージの物理的完
全性のために、チップとSPWBとの間のギャップをエ
ポキシのアンダーフィル(underfill) で充填するのが従
来の方法である。図3の配置構成では、エポキシ充填材
料を41で示す。チップ12はチップ11と同じ方法で
接地するよう図示されている。充填材料は、MCMタイ
ルをIPWBに組み込む前か、IPWBをSPWBに組
み込む前に適用するのが最も便利であり、この場合、エ
ポキシ充填材料はICチップ11および12とMCMタ
イル13の間のみ、またはチップとタイルとIPWB1
5との間にのみ適用される。
41との両方の代わりに異方性導電ポリマを使用するこ
とである。異方性導電ポリマはアンダーフィル材料とし
ても働き、RFチップ11に効果的な低インピーダンス
の接地接続部も提供する。この実施例では、MCMタイ
ル内の全チップを同じ技術で接地することが最も好都合
である。
延在する開口部を有し、MCMが基板の表面より十分下
まで窪むよう取り付けられているPWB相互接続構成に
適用可能で、したがってパッケージのプロフィールを小
さくすることが明白なはずである。このPWB構造は、
1997年3月4日に発行された米国特許第5,608,262
号に記載され、請求の範囲に記載されている。通常、こ
のような構造は形状が四辺形で、形状が正方形であるこ
とが多い。これらの構造の内部にある開口部は、通常、
外部の幾何学的形状と一致し、本発明の定義では、ピク
チャ・フレーム構造を有する。本発明を実施するには、
IPWBをSPWBに結合するときに、MCM内のエレ
メントの寸法、特に厚さが、RFチップの金属被覆表面
が前記SPWBにほぼ接触するような寸法であるとよい
ことが明白である。したがって、その結果を得るため
に、図2および図3で示すMCMの形状のように、相互
接続基板とIPWBとの間の相互接続部とIPWBとS
PWBとの間の相互接続部とを分離する厚さは、ほぼR
Fチップの厚さにするとよい。より複雑なMCMの形状
では、RFチップはMCM内の他のチップとフリップ・
チップ結合してもよい(その形状は本発明の範囲内と見
なされる)。この場合、チップを組み合わせた厚さは、
基板とIPWBの間の相互接続部とIPWBとSPWB
との間の相互接続部とを分離する厚さと同様にするとよ
い。この関係を指定するより直接的な方法は、IPWB
をSPWB上に接地した状態で、RFチップの金属被覆
表面と、IPWBをSPWBと相互接続する相互接続サ
イトのアレイとが基本的に同一平面上にあることであ
る。
2アレイの相互接続サイトを有し、ピクチャ・フレーム
構造の一方側に1つのアレイがあって、SPWBの相互
接続サイトの対応するアレイと相互接続するようになっ
ており、前記IPWBの他方側にある第2アレイの相互
接続サイトは、MCMの相互接続基板上にある対応する
相互接続アレイと相互接続するようになっている。MC
Mの相互接続基板も2アレイの相互接続サイトを有する
が、アレイは両方とも相互接続基板の同じ側にある。一
方のアレイ、つまり通常は相互接続基板の周辺にある外
部アレイは、上述したようにIPWBと相互接続するよ
うになっていて、他方のアレイ、つまり内部アレイは、
RF・ICチップ上にある対応するアレイと相互接続す
るようになっている。
接続基板に相互接続する形状で、RFチップはICを製
造する回路側を有し、本発明の特徴によると、その下側
は金属被覆される。RFチップをフリップ・チップ結合
してMCMタイルを形成すると、回路側は相互接続基板
に結合され、金属被覆表面が露出する。MCMタイルは
IPWBに「逆さまに」結合され、したがってIPWB
をSPWBに取り付けると、RFチップの露出した金属
被覆表面がSPWBに隣接し、その間を直接結合するこ
とができる。
が思い浮かぶ。当技術の進歩の基礎となる原理およびそ
の同等物とに基本的に依存する、本明細書の個々の教示
からの逸脱は全て、ここに記載され請求の範囲で主張さ
れたような本発明の範囲内に入ることが適切と見なされ
る。
る。
図である。
Claims (7)
- 【請求項1】 a.システム・プリント配線板(SPW
B)からなり、該システム・プリント配線板は、SPW
B相互接続サイトのアレイと共通接地平面相互接続サイ
トとを有し、更に、 b.ピクチャ・フレーム構造を有する中間プリント配線
板(IPWB)からなり、該ピクチャ・フレームの一方
側にIPWB相互接続サイトの第1アレイがあり、該ピ
クチャ・フレーム構造の他方側にIPWB相互接続サイ
トの第2アレイがあり、該IPWBが、該IPWB相互
接続サイトの第1アレイが該SPWB相互接続サイトの
アレイに結合する状態で該SPWBに相互接続され、更
に、 c.マルチチップ・モジュール(MCM)からなり、該
マルチチップ・モジュール(MCM)は、 i.ICチップと相互接続するようになっている基板相
互接続サイトの第1アレイを有する相互接続基板と、 ii.該基板相互接続サイトの第1アレイと同じ相互接続
基板の側にある、相互接続基板の第2アレイの基板相互
接続サイトからなり、該基板相互接続サイトの第2アレ
イが、IPWB相互接続サイトの該第2アレイと相互接
続するようになっており、更に、 iii.回路側と下側とを有する少なくとも1つのICチ
ップからなり、該下側が金属被覆され、チップ相互接続
サイトのアレイが該RFチップの該回路側にある状態
で、該RFチップが、該基板相互接続サイトの第1アレ
イに結合された該チップ相互接続サイトのアレイとフリ
ップ・チップ結合され、該ICチップは、該チップの一
方側にあるRF回路と該チップの他方側にある金属被覆
層とからなり、 該MCMチップが、該基板相互接続サイトの第2アレイ
が該IPWB相互接続サイトの第2アレイに結合された
状態で、該IPWBに相互接続され、ICチップの金属
被覆層がSPWBに隣接して配置されており、さらに該
ICチップの該金属被覆層をSPWBの該共通接地相互
接続サイトに結合する手段を含むことを特徴とするIC
・MCMパッケージ。 - 【請求項2】 請求項1に記載のIC・MCMパッケー
ジにおいて、該ICチップの該金属被覆層を該共通接地
相互接続部に結合する手段がはんだであることを特徴と
するIC・MCMパッケージ。 - 【請求項3】 請求項1に記載のIC・MCMパッケー
ジにおいて、ピクチャ・フレームをエポキシで充填する
ことを特徴とするIC・MCMパッケージ。 - 【請求項4】 請求項1に記載のIC・MCMパッケー
ジにおいて、ピクチャ・フレームが異方性導電ポリマで
充填され、該ICチップの該金属被覆層を該共通接地相
互接続部に結合する手段が異方性導電ポリマであること
を特徴とするIC・MCMパッケージ。 - 【請求項5】 請求項2に記載のIC・MCMパッケー
ジにおいて、該相互接続部が導電エポキシからなること
を特徴とするIC・MCMパッケージ。 - 【請求項6】 請求項1に記載のIC・MCMパッケー
ジにおいて、該IPWB相互接続サイトの第1アレイお
よび該金属被覆層が基本的に同一平面上にあることを特
徴とするIC・MCMパッケージ。 - 【請求項7】 請求項1に記載のIC・MCMパッケー
ジにおいて、該基板相互接続サイトの第2アレイが、該
相互接続基板の周辺に配置されていることを特徴とする
IC・MCMパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/896,917 US5869894A (en) | 1997-07-18 | 1997-07-18 | RF IC package |
US08/896917 | 1997-07-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187549A true JPH1187549A (ja) | 1999-03-30 |
JP3215374B2 JP3215374B2 (ja) | 2001-10-02 |
Family
ID=25407058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20241898A Expired - Fee Related JP3215374B2 (ja) | 1997-07-18 | 1998-07-17 | Rf・icパッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5869894A (ja) |
EP (1) | EP0892434B1 (ja) |
JP (1) | JP3215374B2 (ja) |
DE (1) | DE69840118D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003502852A (ja) * | 1999-06-17 | 2003-01-21 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 多層プリント回路板へチップを装着するための構成 |
US7365426B2 (en) | 2001-03-08 | 2008-04-29 | Renesas Technology Corp. | Semiconductor device |
JP5693710B2 (ja) * | 2011-04-14 | 2015-04-01 | 三菱電機株式会社 | 高周波パッケージ |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6018463A (en) * | 1997-08-22 | 2000-01-25 | Raytheon Company | Large non-hermetic multichip module package |
US6369444B1 (en) * | 1998-05-19 | 2002-04-09 | Agere Systems Guardian Corp. | Packaging silicon on silicon multichip modules |
US6154370A (en) * | 1998-07-21 | 2000-11-28 | Lucent Technologies Inc. | Recessed flip-chip package |
US6329713B1 (en) * | 1998-10-21 | 2001-12-11 | International Business Machines Corporation | Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate |
KR100470386B1 (ko) * | 1998-12-26 | 2005-05-19 | 주식회사 하이닉스반도체 | 멀티-칩패키지 |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP2000223645A (ja) * | 1999-02-01 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置 |
US6204562B1 (en) * | 1999-02-11 | 2001-03-20 | United Microelectronics Corp. | Wafer-level chip scale package |
JP2000252414A (ja) * | 1999-03-04 | 2000-09-14 | Mitsubishi Electric Corp | 半導体装置 |
US6268660B1 (en) * | 1999-03-05 | 2001-07-31 | International Business Machines Corporation | Silicon packaging with through wafer interconnects |
JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
US6034425A (en) * | 1999-03-17 | 2000-03-07 | Chipmos Technologies Inc. | Flat multiple-chip module micro ball grid array packaging |
US6215193B1 (en) * | 1999-04-21 | 2001-04-10 | Advanced Semiconductor Engineering, Inc. | Multichip modules and manufacturing method therefor |
US6127726A (en) * | 1999-05-27 | 2000-10-03 | Lsi Logic Corporation | Cavity down plastic ball grid array multi-chip module |
US6335566B1 (en) * | 1999-06-17 | 2002-01-01 | Hitachi, Ltd. | Semiconductor device and an electronic device |
JP2001077293A (ja) * | 1999-09-02 | 2001-03-23 | Nec Corp | 半導体装置 |
US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
JP2001156251A (ja) | 1999-11-25 | 2001-06-08 | Mitsubishi Electric Corp | 半導体装置 |
US6369448B1 (en) | 2000-01-21 | 2002-04-09 | Lsi Logic Corporation | Vertically integrated flip chip semiconductor package |
JP3996315B2 (ja) * | 2000-02-21 | 2007-10-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
KR100736000B1 (ko) * | 2000-03-29 | 2007-07-06 | 로무 가부시키가이샤 | 반도체장치 |
US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
US6569754B2 (en) * | 2000-08-24 | 2003-05-27 | The Regents Of The University Of Michigan | Method for making a module including a microplatform |
TW569403B (en) * | 2001-04-12 | 2004-01-01 | Siliconware Precision Industries Co Ltd | Multi-chip module and its manufacturing method |
JP3520039B2 (ja) * | 2000-10-05 | 2004-04-19 | 三洋電機株式会社 | 半導体装置および半導体モジュール |
CN1184684C (zh) * | 2000-10-05 | 2005-01-12 | 三洋电机株式会社 | 半导体装置和半导体模块 |
TW472372B (en) * | 2001-01-17 | 2002-01-11 | Siliconware Precision Industries Co Ltd | Memory module with direct chip attach and the manufacturing process thereof |
SG108245A1 (en) * | 2001-03-30 | 2005-01-28 | Micron Technology Inc | Ball grid array interposer, packages and methods |
US7176506B2 (en) * | 2001-08-28 | 2007-02-13 | Tessera, Inc. | High frequency chip packages with connecting elements |
US6856007B2 (en) * | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
US6979894B1 (en) | 2001-09-27 | 2005-12-27 | Marvell International Ltd. | Integrated chip package having intermediate substrate |
US6942018B2 (en) | 2001-09-28 | 2005-09-13 | The Board Of Trustees Of The Leland Stanford Junior University | Electroosmotic microchannel cooling system |
US7134486B2 (en) * | 2001-09-28 | 2006-11-14 | The Board Of Trustees Of The Leeland Stanford Junior University | Control of electrolysis gases in electroosmotic pump systems |
TW523887B (en) | 2001-11-15 | 2003-03-11 | Siliconware Precision Industries Co Ltd | Semiconductor packaged device and its manufacturing method |
GB0128351D0 (en) * | 2001-11-27 | 2002-01-16 | Koninkl Philips Electronics Nv | Multi-chip module semiconductor devices |
US6998292B2 (en) * | 2001-11-30 | 2006-02-14 | Vitesse Semiconductor Corporation | Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier |
US6606251B1 (en) | 2002-02-07 | 2003-08-12 | Cooligy Inc. | Power conditioning module |
US7823279B2 (en) | 2002-04-01 | 2010-11-02 | Intel Corporation | Method for using an in package power supply to supply power to an integrated circuit and to a component |
US7573136B2 (en) * | 2002-06-27 | 2009-08-11 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor device components |
US6906415B2 (en) * | 2002-06-27 | 2005-06-14 | Micron Technology, Inc. | Semiconductor device assemblies and packages including multiple semiconductor devices and methods |
DE10229038B4 (de) * | 2002-06-28 | 2013-08-14 | Robert Bosch Gmbh | Verkapptes Mikrostrukturbauelement mit Hochfrequenzdurchführung |
US6661100B1 (en) * | 2002-07-30 | 2003-12-09 | International Business Machines Corporation | Low impedance power distribution structure for a semiconductor chip package |
US20040068867A1 (en) * | 2002-10-15 | 2004-04-15 | Burton Edward Allyn | Land-side mounting of components to an integrated circuit package |
TW578292B (en) * | 2002-11-22 | 2004-03-01 | Via Tech Inc | Chip to eliminate noise and manufacturing method thereof |
US6906598B2 (en) | 2002-12-31 | 2005-06-14 | Mcnc | Three dimensional multimode and optical coupling devices |
US7388294B2 (en) * | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
US7754537B2 (en) * | 2003-02-25 | 2010-07-13 | Tessera, Inc. | Manufacture of mountable capped chips |
JP2004271312A (ja) * | 2003-03-07 | 2004-09-30 | Denso Corp | 容量型半導体センサ装置 |
US6770159B1 (en) * | 2003-03-26 | 2004-08-03 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
US7414505B2 (en) * | 2003-05-13 | 2008-08-19 | Samsung Electronics Co., Ltd. | High frequency inductor having low inductance and low inductance variation and method of manufacturing the same |
US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
US6825567B1 (en) * | 2003-08-19 | 2004-11-30 | Advanced Semiconductor Engineering, Inc. | Face-to-face multi-chip flip-chip package |
US20050067681A1 (en) * | 2003-09-26 | 2005-03-31 | Tessera, Inc. | Package having integral lens and wafer-scale fabrication method therefor |
WO2005031861A1 (en) * | 2003-09-26 | 2005-04-07 | Tessera, Inc. | Structure and method of making capped chips including a flowable conductive medium |
US7181834B2 (en) * | 2003-10-27 | 2007-02-27 | Harris Corporation | Method of fabricating an RF substrate with selected electrical properties |
US7253517B2 (en) * | 2003-10-28 | 2007-08-07 | Raytheon Company | Method and apparatus for combining multiple integrated circuits |
US20050139984A1 (en) * | 2003-12-19 | 2005-06-30 | Tessera, Inc. | Package element and packaged chip having severable electrically conductive ties |
US7521785B2 (en) * | 2003-12-23 | 2009-04-21 | Tessera, Inc. | Packaged systems with MRAM |
US7262680B2 (en) | 2004-02-27 | 2007-08-28 | Illinois Institute Of Technology | Compact inductor with stacked via magnetic cores for integrated circuits |
US20050189635A1 (en) * | 2004-03-01 | 2005-09-01 | Tessera, Inc. | Packaged acoustic and electromagnetic transducer chips |
US8143095B2 (en) * | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
KR100643935B1 (ko) * | 2005-06-30 | 2006-11-10 | 삼성전기주식회사 | 병렬 칩 내장 인쇄회로기판 및 그 제조방법 |
US20070014095A1 (en) * | 2005-07-12 | 2007-01-18 | Weiss Roger E | High-performance separable electrical device/printed circuit board interconnection |
US20070190747A1 (en) * | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
US7936062B2 (en) * | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
US20080029879A1 (en) * | 2006-03-01 | 2008-02-07 | Tessera, Inc. | Structure and method of making lidded chips |
US7638867B2 (en) * | 2006-06-02 | 2009-12-29 | Intel Corporation | Microelectronic package having solder-filled through-vias |
US7999383B2 (en) | 2006-07-21 | 2011-08-16 | Bae Systems Information And Electronic Systems Integration Inc. | High speed, high density, low power die interconnect system |
JP2008166527A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置およびその製造方法 |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
US7863189B2 (en) * | 2007-01-05 | 2011-01-04 | International Business Machines Corporation | Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density |
DE102007009521B4 (de) * | 2007-02-27 | 2011-12-15 | Infineon Technologies Ag | Bauteil und Verfahren zu dessen Herstellung |
US20080284037A1 (en) | 2007-05-15 | 2008-11-20 | Andry Paul S | Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers |
US20090184416A1 (en) | 2008-01-22 | 2009-07-23 | Yinon Degani | MCM packages |
US8259454B2 (en) * | 2008-04-14 | 2012-09-04 | General Electric Company | Interconnect structure including hybrid frame panel |
JP2010074072A (ja) * | 2008-09-22 | 2010-04-02 | Nec Corp | 半導体装置および半導体装置の製造方法 |
JP2012114241A (ja) * | 2010-11-25 | 2012-06-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
US8737080B2 (en) * | 2011-01-14 | 2014-05-27 | Qualcomm Incorporated | Modular surface mount package for a system on a chip |
US8704364B2 (en) * | 2012-02-08 | 2014-04-22 | Xilinx, Inc. | Reducing stress in multi-die integrated circuit structures |
US8704384B2 (en) | 2012-02-17 | 2014-04-22 | Xilinx, Inc. | Stacked die assembly |
US8957512B2 (en) | 2012-06-19 | 2015-02-17 | Xilinx, Inc. | Oversized interposer |
US8869088B1 (en) | 2012-06-27 | 2014-10-21 | Xilinx, Inc. | Oversized interposer formed from a multi-pattern region mask |
US9026872B2 (en) | 2012-08-16 | 2015-05-05 | Xilinx, Inc. | Flexible sized die for use in multi-die integrated circuit |
US9196575B1 (en) * | 2013-02-04 | 2015-11-24 | Altera Corporation | Integrated circuit package with cavity in substrate |
CN103165769B (zh) * | 2013-02-28 | 2015-05-13 | 溧阳市宏达电机有限公司 | 一种发光二极管的制造方法 |
US9547034B2 (en) | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
US9344140B2 (en) * | 2014-02-25 | 2016-05-17 | Skyworks Solutions, Inc. | Systems, devices and methods related to improved radio-frequency modules |
US9915869B1 (en) | 2014-07-01 | 2018-03-13 | Xilinx, Inc. | Single mask set used for interposer fabrication of multiple products |
TWI653919B (zh) * | 2017-08-10 | 2019-03-11 | 晶巧股份有限公司 | 高散熱等線距堆疊晶片封裝結構和方法 |
KR102160040B1 (ko) * | 2018-08-16 | 2020-09-25 | 김유정 | 궐련형 전자담배 청소장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
DE19506759C2 (de) * | 1994-02-28 | 2000-08-17 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren für deren Herstellung |
US5608262A (en) * | 1995-02-24 | 1997-03-04 | Lucent Technologies Inc. | Packaging multi-chip modules without wire-bond interconnection |
TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
WO1998015979A1 (fr) * | 1996-10-10 | 1998-04-16 | Samsung Electronics Co., Ltd. | Circuit integre hybride multicouches a frequences micro-ondes et ehf |
-
1997
- 1997-07-18 US US08/896,917 patent/US5869894A/en not_active Expired - Lifetime
-
1998
- 1998-07-07 EP EP98305388A patent/EP0892434B1/en not_active Expired - Lifetime
- 1998-07-07 DE DE69840118T patent/DE69840118D1/de not_active Expired - Lifetime
- 1998-07-17 JP JP20241898A patent/JP3215374B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003502852A (ja) * | 1999-06-17 | 2003-01-21 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | 多層プリント回路板へチップを装着するための構成 |
US7365426B2 (en) | 2001-03-08 | 2008-04-29 | Renesas Technology Corp. | Semiconductor device |
JP5693710B2 (ja) * | 2011-04-14 | 2015-04-01 | 三菱電機株式会社 | 高周波パッケージ |
US9693492B2 (en) | 2011-04-14 | 2017-06-27 | Mitsubishi Electric Corporation | High-frequency package |
Also Published As
Publication number | Publication date |
---|---|
EP0892434A3 (en) | 1999-09-01 |
US5869894A (en) | 1999-02-09 |
JP3215374B2 (ja) | 2001-10-02 |
DE69840118D1 (de) | 2008-11-27 |
EP0892434B1 (en) | 2008-10-15 |
EP0892434A2 (en) | 1999-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3215374B2 (ja) | Rf・icパッケージ | |
US20020074637A1 (en) | Stacked flip chip assemblies | |
US6477046B1 (en) | Ball grid array package and method using enhanced power and ground distribution circuitry | |
US8236608B2 (en) | Stacking package structure with chip embedded inside and die having through silicon via and method of the same | |
JP3590340B2 (ja) | 集積回路マルチチップモジュールパッケージ | |
JP2570499B2 (ja) | フリップチップ集積回路の背面接地 | |
US6350668B1 (en) | Low cost chip size package and method of fabricating the same | |
JP3742252B2 (ja) | Icパッケージ | |
US6365963B1 (en) | Stacked-chip semiconductor device | |
US6591492B2 (en) | Angled edge connections for multichip structures | |
US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
US20090166873A1 (en) | Inter-connecting structure for semiconductor device package and method of the same | |
US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
KR20020055603A (ko) | 이중 다이 집적 회로 패키지 | |
KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
JP2004537841A (ja) | ウェハレベルで形成される集積回路パッケージ | |
US20090008777A1 (en) | Inter-connecting structure for semiconductor device package and method of the same | |
US6294838B1 (en) | Multi-chip stacked package | |
US20070132081A1 (en) | Multiple stacked die window csp package and method of manufacture | |
KR20000076967A (ko) | 적층화 칩 반도체 장치 | |
USRE43112E1 (en) | Stackable ball grid array package | |
KR20020074792A (ko) | 적층형 반도체 패키지 | |
JP2001177251A (ja) | 多層配線基板 | |
Noren et al. | Interconnection considerations for a hybrid MCM |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080727 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |