JPH1187486A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】微細化を可能とし、素子分離耐圧を向上させた
フィールドシールド素子分離構造を有する半導体装置及
びその製造方法を提供する。 【解決手段】シリコン基板１上に形成したＶ字溝４上
に、シリコン酸化膜７を介してフィールドシールド電極
を有するフィールドシールド素子分離構造を形成する。
フィールドシールド電極の端部の絶縁は、熱酸化によっ
て多結晶シリコン膜８の端部に熱酸化膜１１を形成して
行うため、素子活性領域に突出することなく微細化に適
したフィールドシールド素子分離構造を形成することが
できる。また、Ｖ字溝４は空乏層領域１８，１９より深
く形成されているため、電気的分離のみならず構造的に
も素子分離を行うことが可能となり、素子分離耐圧を高
めることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に半導体基板上の素子分離領域上に
絶縁膜を介して導電膜を設け、この導電膜の電位を固定
することによって素子分離領域における半導体基板上の
表面電位を固定するようにしたフィールドシールド素子
分離構造を有する半導体装置及びその製造方法に関す
る。

【０００２】

【従来の技術】フィールドシールド素子分離構造の形成
方法として一般的なものが、例えば特開平６−２６８０
５８号公報に記載されている。図４の断面図を参照しな
がら、このような一般的なフィールドシールド素子分離
構造を有するＭＯＳトランジスタの形成方法を説明す
る。

【０００３】まず、図４（ａ）に示すように、シリコン
基板２１上にフィールドシールド素子分離構造における
フィールドシールドゲート膜として絶縁膜２２を形成す
る。その後、フィールドシールド電極として不純物を含
んだ多結晶シリコン膜２３を形成し、更にフィールドシ
ールド電極上面の保護を目的としたシリコン酸化膜２４
を順次形成する。

【０００４】次に、通常のフォトリソグラフィー技術に
より素子分離領域をマスクし、素子活性領域を開口する
ようにレジストパターンを形成する。そして、図４
（ｂ）に示すように、このレジストパターンをマスクと
してシリコン酸化膜２４、多結晶シリコン膜２３及び絶
縁膜２２をドライエッチングにより除去した後、レジス
トパターンを剥離し除去する。

【０００５】次に、図４（ｃ）に示すように、フィール
ドシールド電極の側面に露出した多結晶シリコン膜２３
を電気的に分離し保護するために、絶縁膜としてシリコ
ン酸化膜２５を低圧化学気相成長法（ＬＰＣＶＤ法）に
て形成した後、異方性ドライエッチングにより全面エッ
チバックを行うことで、図４（ｄ）に示すように、シリ
コン酸化膜２５からなるサイドウォール２５ａを形成す
る。

【０００６】しかる後、図４（ｅ）に示すように、既知
の方法により熱酸化を行ってゲート酸化膜２６を形成し
た後、ゲート電極２７、キャップ絶縁膜２８、及びソー
ス／ドレインとなる不純物拡散層２９を形成する。その
後、全面に層間絶縁膜を形成し、コンタクトホールの開
孔、配線層の形成等を行って、ＭＯＳトランジスタを完
成させる。

【０００７】以上のようなフィールドシールド素子分離
構造において、素子間の電気的な分離は、フィールドシ
ールド電極に相当する多結晶シリコン膜２３に電圧を印
加することにより、シリコン基板２１の表面電位を固定
して素子分離を行う方法が採られていた。

【０００８】

【発明が解決しようとする課題】上述したような従来の
フィールドシールド素子分離構造の形成方法では、フィ
ールドシールド電極の側面にサイドウォール２５ａを設
けることにより、素子活性領域上のゲート電極と電気的
に分離して絶縁を図っていた。

【０００９】ところが、図５（ａ）の断面図に示すよう
に、素子分離領域として形成されるフィールドシールド
素子分離構造は、フォトリソグラフィー技術によって形
成された素子分離幅（Ｆ）よりもサイドウォール２５ａ
の幅（Ｌ１）だけ素子活性領域（Ａ）に張り出してしま
うことになる。

【００１０】このように、素子分離領域の幅が大きく膨
らむことにより、素子活性領域は周囲をフィールドシー
ルド素子分離構造によって囲まれているため、サイドウ
ォール２５ａの幅（Ｌ１）だけ周辺が狭く形成されてし
まうことになる。従って、サイドウォール２５ａの幅
（Ｌ１）は微細化プロセスにおいては大きな弊害の一つ
になっていた。

【００１１】また、フィールドシールド素子分離構造の
幅を縮小化して微細化を行った場合、図５（ｂ）に示す
ように、フィールドシールド素子分離構造の両側に設け
られた高濃度の不純物拡散層２９からの空乏領域３０、
３１が迫り出し、短絡寸前まで近づいてしまったり、も
しくは短絡してしまうことがあった。これによって、素
子分離耐圧が低下してしまうため、素子分離幅の微細化
にも限界が生じていた。

【００１２】特開平５−１０９８８６号公報には、素子
分離耐圧の低下を防ぐため、素子分離領域における半導
体基板上に溝を形成し、この溝内に絶縁膜を介してフィ
ールドシールド電極となる導電膜を埋め込んで、フィー
ルドシールド素子分離構造を形成する方法が開示されて
いる。

【００１３】しかし、この方法においても、半導体基板
上に突出したフィールドシールド電極の側面を覆うため
に、サイドウォールを形成しなければならず、素子分離
耐圧を向上させたとしても、微細化には限界があった。

【００１４】従って、本発明は素子分離幅を最小限に抑
えるとともに素子分離耐圧を向上させて、更なる微細化
を達成することが可能なフィールドシールド素子分離構
造を備えた半導体装置及びその製造方法を提供すること
にある。

【００１５】

【課題を解決するための手段】本発明の半導体装置は、
フィールドシールド素子分離構造を有する半導体装置で
あって、半導体基板上に形成された断面が略Ｖ字形状の
溝に、第１の絶縁膜を介してフィールドシールド電極が
埋め込まれるとともに、前記半導体基板上に突出した前
記フィールドシールド電極の側縁部位が、第２の絶縁膜
とされている。

【００１６】本発明の半導体装置の一態様例において、
前記第２の絶縁膜は前記フィールドシールド電極を熱酸
化することによって形成された熱酸化膜である。

【００１７】本発明における半導体装置の製造方法は、
フィールドシールド素子分離構造を有する半導体装置の
製造方法であって、半導体基板上に断面が略Ｖ字形状と
なるように溝を形成する第１の工程と、前記溝の内壁面
を含む前記半導体基板上の全面に第１の絶縁膜を形成す
る第２の工程と、前記第１の絶縁膜上に第１の導電膜を
形成する第３の工程と、前記第１の導電膜上に第２の絶
縁膜を形成する第４の工程と、前記溝上のみに前記第１
の絶縁膜、前記第１の導電膜及び前記第２の絶縁膜を残
すようにパターニングする第５の工程と、前記半導体基
板を熱酸化することによって露出した前記第１の導電膜
の側縁部位に熱酸化膜を形成して、前記溝上において前
記第１の導電膜をフィールドシールド電極とするフィー
ルドシールド素子分離構造を形成する第６の工程とを有
する。

【００１８】本発明における半導体装置の製造方法の一
態様例において、前記第１の工程において形成する前記
溝の深さは、前記フィールドシールド素子分離構造によ
って画定された素子活性領域に形成される素子により生
ずる空乏層領域の最大深さよりも深く形成する。

【００１９】本発明における半導体装置の製造方法の一
態様例においては、前記第１の工程後、前記第２の工程
前に、前記半導体基板上の全面に第３の絶縁膜を形成す
る第７の工程と、前記半導体基板上の表面領域にチャン
ネルストッパー用のイオン注入を行う第８の工程と、前
記第３の絶縁膜を除去する第９の工程とを更に有する。

【００２０】

【作用】本発明においては、例えば熱酸化によりフィー
ルドシールド電極（第１の導電膜）の側縁部位に薄い熱
酸化膜を形成するため、パターニングされたフィールド
シールド電極の幅をほぼ維持した状態で、素子活性領域
側に突出させることなくフィールドシールド電極の端部
を電気的に絶縁することができる。

【００２１】また、半導体基板に断面が略Ｖ字形状の溝
を形成し、フィールドシールド電極を埋め込むため、フ
ィールドシールド電極に印加された電圧による電気的な
素子分離のみならず、Ｖ字形状の溝による構造的な素子
分離を図ることができる。これにより、微細化に伴う素
子活性領域間の空乏層領域の短絡を、溝に埋め込まれた
フィールドシールド素子分離構造によって抑止すること
ができ、より縮小化された素子分離幅であっても素子分
離耐圧を確保することができる。

【００２２】

【発明の実施の形態】以下、本発明による微細化を可能
としたフィールドシールド素子分離構造を備えたＭＯＳ
トランジスタの構成を、その製造方法とともに図１〜図
３の断面図を参照しながら説明する。

【００２３】まず、図１（ａ）に示すように、フォトリ
ソグラフィー技術によりシリコン基板１上に素子分離領
域３のみが露出するようにレジストパターン２を形成す
る。

【００２４】次に、図１（ｂ）に示すように、レジスト
パターン２をマスクとしてシリコン基板１にドライエッ
チング技術によりＶ字溝４を形成する。

【００２５】このＶ字溝４の設定深さは、使用するデバ
イスの深さ方向の空乏層の延び以上に設定するのが好ま
しい。この空乏領域の延びはプロセスのイオン注入条
件、熱処理条件、使用電圧等の諸条件からシミュレーシ
ョンが可能であり、このシミュレーション結果を基にＶ
字溝４の設定深さを決定する。

【００２６】このようにＶ字溝４の深さを設定しておく
ことによって、Ｖ字溝４に素子分離構造を形成した際、
素子分離幅の微細化による素子活性領域間の空乏層領域
の短絡を、物理的に抑止することができる。

【００２７】次に、図１（ｃ）に示すように、Ｖ字溝４
を形成する際のドライエッチングによってシリコン基板
１の表面領域に生じた結晶欠陥の除去、ならびにチャン
ネルストッパー用のイオン注入を行う際に緩衝膜として
作用させることを目的として、シリコン基板１の表面に
熱酸化膜５を形成する。

【００２８】熱酸化の条件としては、例えば設定温度を
９２０℃程度、Ｎ₂ ／Ｏ₂ ガス条件等によるドライ酸化
法等として、熱酸化膜５を３００Å程度の膜厚に形成す
る。その後、全面にチャンネルストッパー用の不純物６
をイオン注入する。

【００２９】次に、結晶欠陥の除去及び緩衝膜として用
いた熱酸化膜５を、フッ酸等によるウエットエッチング
により全て除去してシリコン基板１の表面を露出させ
る。その後、図１（ｄ）に示すように、フィールドシー
ルドゲート膜を形成するため、設定温度９００℃程度、
Ｎ₂ ／Ｏ₂ 雰囲気にてドライ酸化を施すことによって、
６００Å程度の膜厚のシリコン酸化膜７を形成し、続い
て低圧化学気相成長法によって、不純物がドーピングさ
れた多結晶シリコン膜８を１５００Å程度の膜厚に形成
する。

【００３０】更に引き続いて低圧化学気相成長法によっ
て、フィールドシールド電極となる多結晶シリコン膜８
の保護を目的として、シリコン酸化膜９を２５００Å程
度の膜厚で形成する。

【００３１】次に、図２（ａ）に示すように、フォトリ
ソグラフィー技術により、素子分離領域となるＶ字溝４
上のみに選択的にレジストパターン１０を形成する。そ
して、レジストパターン１０をマスクとしてドライエッ
チングを行い、シリコン酸化膜９、多結晶シリコン膜
８、シリコン酸化膜７を順次エッチングして除去する。

【００３２】次に、図２（ｂ）に示すように、ドライ酸
化を施して、シリコン基板１の表面領域及び多結晶シリ
コン膜８の側縁に熱酸化膜１１を形成する。この際、多
結晶シリコン膜８の側縁における酸化は、素子活性領域
上のシリコン基板１の酸化速度より速く進行する。従っ
て、多結晶シリコン膜８の露出した側縁部位には、シリ
コン基板１の表面領域よりも厚い熱酸化膜１１が形成さ
れることになる。

【００３３】また、このドライ酸化は、図２（ａ）で示
したドライエッチング時に生じた、素子活性領域におけ
るシリコン基板１上のプラズマダメージによる結晶欠陥
を除去することも兼ね合わせている。すなわち、このド
ライ酸化後、フッ酸系薬液によるウエットエッチングに
よって、シリコン基板１表面の熱酸化膜１１とともに結
晶欠陥を除去することができる。

【００３４】熱酸化膜１１を除去すると、多結晶シリコ
ン膜８をフィールドシールド電極とするフィールドシー
ルド素子分離構造が完成する。このフィールドシールド
素子分離構造においては、多結晶シリコン膜８の側縁部
位に厚い熱酸化膜１１が形成されているため、多結晶シ
リコン膜８の幅を拡げることなく、多結晶シリコン膜８
の側縁を覆って絶縁することができる。

【００３５】次に、図２（ｃ）に示すように、フィール
ドシールド素子分離構造により画定された素子活性領域
上に、既知の方法によりゲート酸化膜１２、ゲート電極
１３及びキャップ酸化膜１４を形成する。そして、自己
整合的にイオン注入を行った後、熱処理により不純物を
拡散させてソース／ドレインとなる不純物拡散層１５を
形成する。

【００３６】次に、図２（ｄ）に示すように、全面に層
間絶縁膜としてＢＰＳＧ膜２０を形成した後、リフロー
処理を行い表面を平坦化する。その後、ソースドレイン
不純物拡散層１５に達するコンタクトホール１６をＢＰ
ＳＧ膜２０に開孔する。そして、スパッタ法により全面
にアルミニウム配線層１７を形成した後、所定の形状に
パターニングしてＭＯＳトランジスタを完成させる。

【００３７】このようにして形成された本発明の一実施
形態によるフィールドシールド素子分離構造において
は、図３（ａ）に示すように、多結晶シリコン膜８の側
縁部位に熱酸化膜１１を形成するため、素子活性領域
（Ａ）に張り出すことなく、フィールドシールド電極の
側縁部位を絶縁することができる。

【００３８】従って、パターニングされた多結晶シリコ
ン膜８の幅（Ｆ）をほぼ維持した状態でフィールドシー
ルド素子分離構造の幅が定められることとなり、より微
細化に適したフィールドシールド素子分離構造を形成す
ること可能となる。

【００３９】また、微細化に伴う素子分離耐圧の低下に
対しては、図３（ｂ）に示されるように、空乏層領域１
８，１９の深さよりも深くＶ字溝４が形成されているた
め、フィールドシールド電極に印加する電圧による電気
的な素子分離のみならず、Ｖ字溝４に埋め込まれたフィ
ールドシールド素子分離構造によって、構造的な素子分
離をも行うことができる。これにより、素子分離耐圧を
低下させることなく更なる微細化を図ることが可能とな
る。

【００４０】なお、溝の断面形状としてはＶ字形状に限
定されるものではない。素子活性領域間における空乏層
領域の短絡を防ぐことが可能な深さを有する溝であれ
ば、同等の効果を奏することが可能である。

【００４１】

【発明の効果】本発明によれば、素子活性領域に突出す
ることなくフィールドシールド電極を覆い電気的に絶縁
することができるため、より微細化に適したフィールド
シールド素子分離構造を形成することができる。

【００４２】また、断面が略Ｖ字形状に形成された溝上
にフィールドシールド素子分離構造を形成することによ
り、微細化に伴う素子分離耐圧の低下に対して、略Ｖ字
形状の溝による構造的な素子分離を行うことが可能とな
る。これによって、電気的分離と構造的分離の併用にて
素子分離を行うことを可能としたフィールドシールド素
子分離構造を形成することができる。

【００４３】従って、更なる微細化を果すことを可能と
するとともに、信頼性を向上させたフィールドシールド
素子分離構造を備えた半導体装置とその製造方法を提供
することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るＭＯＳトランジスタ
の製造方法を工程順に示す断面図である。

【図２】図１に続いて、本発明の一実施形態に係るＭＯ
Ｓトランジスタの製造方法を工程順に示す断面図であ
る。

【図３】本発明の一実施形態に係るフィールドシールド
素子分離構造を示す断面図である。

【図４】従来のＭＯＳトランジスタの製造方法を工程順
に示す断面図である。

【図５】従来のフィールドシールド素子分離構造を示す
断面図である。

【符号の説明】

１ シリコン基板 ４ Ｖ字溝 ５，１１ 熱酸化膜 ６ 不純物 ７，９ シリコン酸化膜 ８ 多結晶シリコン膜 １８，１９ 空乏層領域

Claims (5)

【特許請求の範囲】
1. 【請求項１】 フィールドシールド素子分離構造を有す
   る半導体装置であって、 半導体基板上に形成された断面が略Ｖ字形状の溝に、第
   １の絶縁膜を介してフィールドシールド電極が埋め込ま
   れるとともに、 前記半導体基板上に突出した前記フィールドシールド電
   極の側縁部位が、第２の絶縁膜とされていることを特徴
   とする半導体装置。
2. 【請求項２】 前記第２の絶縁膜は前記フィールドシー
   ルド電極を熱酸化することによって形成された熱酸化膜
   であることを特徴とする請求項１に記載の半導体装置。
3. 【請求項３】 フィールドシールド素子分離構造を有す
   る半導体装置の製造方法であって、 半導体基板上に断面が略Ｖ字形状となるように溝を形成
   する第１の工程と、 前記溝の内壁面を含む前記半導体基板上の全面に第１の
   絶縁膜を形成する第２の工程と、 前記第１の絶縁膜上に第１の導電膜を形成する第３の工
   程と、 前記第１の導電膜上に第２の絶縁膜を形成する第４の工
   程と、 前記溝上のみに前記第１の絶縁膜、前記第１の導電膜及
   び前記第２の絶縁膜を残すようにパターニングする第５
   の工程と、 前記半導体基板を熱酸化することによって露出した前記
   第１の導電膜の側縁部位に熱酸化膜を形成して、前記溝
   上において前記第１の導電膜をフィールドシールド電極
   とするフィールドシールド素子分離構造を形成する第６
   の工程とを有することを特徴とする半導体装置の製造方
   法。
4. 【請求項４】 前記第１の工程において形成する前記溝
   の深さは、前記フィールドシールド素子分離構造によっ
   て画定された素子活性領域に形成される素子により生ず
   る空乏層領域の最大深さよりも深く形成することを特徴
   とする請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 前記第１の工程後、前記第２の工程前
   に、 前記半導体基板上の全面に第３の絶縁膜を形成する第７
   の工程と、 前記半導体基板上の表面領域にチャンネルストッパー用
   のイオン注入を行う第８の工程と、 前記第３の絶縁膜を除去する第９の工程とを更に有する
   ことを特徴とする請求項３又は４に記載の半導体装置の
   製造方法。