KR20020002706A - 트랜지스터 및 그의 제조 방법 - Google Patents
트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20020002706A KR20020002706A KR1020000036958A KR20000036958A KR20020002706A KR 20020002706 A KR20020002706 A KR 20020002706A KR 1020000036958 A KR1020000036958 A KR 1020000036958A KR 20000036958 A KR20000036958 A KR 20000036958A KR 20020002706 A KR20020002706 A KR 20020002706A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- gate electrode
- conductive layer
- source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소오스/드레인 영역에 인접한 소자 분리 산화막에 상기 소오스/드레인 영역과 전기적으로 연결되는 도전층을 형성하여 상기 소오스/드레인 영역의 면적을 줄이므로 소자의 리텐션 타임(Retention time)을 증가시키기 위한 트랜지스터 및 그의 제조 방법에 관한 것이다.
본 발명의 트랜지스터 및 그의 제조 방법은 소오스/드레인 영역에 인접한 소자 분리 산화막에 상기 소오스/드레인 영역과 전기적으로 연결되는 도전층을 형성하므로, 소오스/드레인 영역의 면적을 종래보다 작게 형성하여 접합 누설 전류를 감소시켜 소자의 리텐션 타임을 증가시키므로 소자의 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 트랜지스터 및 그의 제조 방법에 관한 것으로, 특히 소오스/드레인 영역에 인접한 소자 분리 산화막에 상기 소오스/드레인 영역과 전기적으로 연결되는 도전층을 형성하여 소자의 신뢰성을 향상시키는 트랜지스터 및 그의 제조 방법에 관한 것이다.
도 1a와 도 1b는 종래의 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
종래의 트랜지스터의 제조 방법은 도 1a에서와 같이, p형인 반도체 기판(11)의 격리 영역에 일반적인 에스티아이(Shallow Trench Isolation : STI) 공정에 의해 소자 분리 산화막(12)을 형성한다.
그리고, 상기 반도체 기판(11)상에 열산화 공정으로 게이트 산화막(13)을 성장시킨 다음, 상기 게이트 산화막(13)상에 다결정 실리콘층과 감광막(도시하지 않음)을 순차적으로 형성한다.
이어, 상기 감광막을 게이트 전극이 형성될 부위에서만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 다결정 실리콘층과 게이트 산화막(13)을 선택 식각하여 게이트 전극(14)을 형성한 후, 상기 감광막을 제거한다.
도 1b에서와 같이, 상기 게이트 전극(14)을 마스크로 전면에 n형 불순물 이온주입 공정을 실시하고, 드라이브-인(Drive-in) 확산함으로써 상기 게이트 전극(14) 양측의 반도체 기판(11) 표면내에 소오스/드레인 영역(15)을 형성한다.
그러나 종래의 트랜지스터 및 그의 제조 방법은 소오스/드레인 영역의 면적에 따라 데이터(Data)가 하부전극에 저장되어 있는 동안의 캐패시터 등과의 접합누설전류가 증가하므로 소자의 리텐션 타임(Retention time)이 감소하는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 소오스/드레인 영역에 인접한 소자 분리 산화막에 상기 소오스/드레인 영역과 전기적으로 연결되는 도전층을 형성하여 상기 소오스/드레인 영역의 면적을 줄이므로 소자의 리텐션 타임을 증가시키는 트랜지스터 및 그의 제조 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래의 기술에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도
도 2는 본 발명의 실시 예에 따른 트랜지스터를 나타낸 구조 단면도
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도
< 도면의 주요부분에 대한 부호의 설명 >
31 : 반도체 기판 32 : 소자 분리 산화막
33 : 제 1 감광막 34 : 도전층
35 : 게이트 산화막 36 : 게이트 전극
37 : 소오스/드레인 영역
본 발명의 트랜지스터는 기판의 격리 영역에 활성 영역과 인접하여 형성되는 도전층을 갖으며 형성되는 소자 분리막, 상기 기판상에 게이트 절연막을 개재하며 형성되는 게이트 전극 및 상기 게이트 전극 양측의 기판 표면내에 형성되며 상기 도전층과 전기적으로 연결되는 소오스/드레인 영역을 포함하여 구성됨을 특징으로 한다.
그리고, 본 발명의 트랜지스터의 제조 방법은 기판의 격리 영역에 소자 분리막을 형성하는 단계, 상기 활성 영역과 인접한 부위의 소자 분리막을 선택 식각하는 단계, 상기 소자 분리막의 식각 부위에 도전층을 형성하여 메꾸는 단계, 상기 기판상에 게이트 절연막을 개재한 게이트 전극을 형성하는 단계 및 상기 게이트 전극 양측의 반도체 기판 표면내에 상기 도전층과 전기적으로 연결되는 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 트랜지스터 및 그의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 트랜지스터를 나타낸 구조 단면도이다.
본 발명의 실시 예에 따른 트랜지스터는 도 2에서와 같이, 반도체 기판(31)의 격리 영역에 활성 영역과 인접하여 형성되는 도전층(34)을 갖으며 형성되는 소자 분리 산화막(32), 상기 반도체 기판(31)상에 게이트 산화막(35)을 개재하며 형성되는 게이트 전극(36), 상기 게이트 전극(36) 양측의 반도체 기판(31) 표면내에 형성되는 전기적으로 연결되는 소오스/드레인 영역(37)으로 구성된다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.
본 발명의 실시 예에 따른 트랜지스터의 제조 방법은 도 3a에서와 같이, p형인 반도체 기판(31)의 격리 영역에 일반적인 STI 공정에 의해 소자 분리 산화막(32)을 형성한다.
여기서, 상기 소자 분리 산화막(32)을 종래의 소자 분리 산화막보다 넓게 형성한다.
그리고, 상기 소자 분리 산화막(32)을 포함한 반도체 기판(31)상에 제 1 감광막(33)을 도포한 후, 상기 제 1 감광막(33)을 활성 영역과 인접한 부위로써 소오스/드레인 영역과 전기적으로 연결되는 도전층이 형성될 부위에서만 제거되도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막(33)을 마스크로 상기 소자 분리 산화막(32)을 선택 식각한다.
도 3b에서와 같이, 상기 제 1 감광막(33)을 제거한 후, 상기 식각된 소자 분리 산화막(32)을 포함한 반도체 기판(31)상에 도전층(34)을 형성하고, 상기 도전층(34)을 상기 반도체 기판(31)의 식각 종말점으로 에치백(Etch back)하여 상기 소자 분리 산화막(32)의 식각된 부위를 메꾼다.
도 3c에서와 같이, 상기 반도체 기판(31)상에 열산화 공정으로 게이트 산화막(35)을 성장시킨 다음, 상기 게이트 산화막(35)상에 다결정 실리콘층과 제 2 감광막(도시하지 않음)을 순차적으로 형성한다.
이어, 상기 제 2 감광막을 게이트 전극이 형성될 부위에서만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘층과 게이트 산화막(35)을 선택 식각하여 게이트 전극(36)을 형성한 후, 상기 제 2 감광막을 제거한다.
도 3d에서와 같이, 상기 게이트 전극(36)을 마스크로 전면에 n형 불순물 이온주입 공정을 실시하고, 드라이브-인 확산함으로써 상기 게이트 전극(36) 양측의 반도체 기판(31) 표면내에 소오스/드레인 영역(37)을 형성한다.
이때, 상기 소오스/드레인 영역(37)은 상기 도전층(34)과 전기적으로 연결된다.
상술한 본 발명에 있어서, 상기 도전층(34)을 상기 게이트 전극(36) 형성용 다결정 실리콘층으로 상기 식각된 소자 분리 산화막(32)을 메꾸어 형성할 수 있다.
그리고, 후속 공정에서 형성될 캐패시터가 상기 도전층(34)에 접하여 형성된다.
본 발명의 트랜지스터 및 그의 제조 방법은 소오스/드레인 영역에 인접한 소자 분리 산화막에 상기 소오스/드레인 영역과 전기적으로 연결되는 도전층을 형성하므로, 소오스/드레인 영역의 면적을 종래보다 작게 형성하여 접합 누설 전류를 감소시켜 소자의 리텐션 타임을 증가시키므로 소자의 신뢰성을 향상시키는 효과가 있다.
Claims (2)
- 기판의 격리 영역에 활성 영역과 인접하여 형성되는 도전층을 갖으며 형성되는 소자 분리막;상기 기판상에 게이트 절연막을 개재하며 형성되는 게이트 전극;상기 게이트 전극 양측의 기판 표면내에 형성되며 상기 도전층과 전기적으로 연결되는 소오스/드레인 영역을 포함하여 구성됨을 특징으로 하는 트랜지스터.
- 기판의 격리 영역에 소자 분리막을 형성하는 단계;상기 활성 영역과 인접한 부위의 소자 분리막을 선택 식각하는 단계;상기 소자 분리막의 식각 부위에 도전층을 형성하여 메꾸는 단계;상기 기판상에 게이트 절연막을 개재한 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 반도체 기판 표면내에 상기 도전층과 전기적으로 연결되는 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036958A KR20020002706A (ko) | 2000-06-30 | 2000-06-30 | 트랜지스터 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036958A KR20020002706A (ko) | 2000-06-30 | 2000-06-30 | 트랜지스터 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020002706A true KR20020002706A (ko) | 2002-01-10 |
Family
ID=19675247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036958A KR20020002706A (ko) | 2000-06-30 | 2000-06-30 | 트랜지스터 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020002706A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446312B1 (ko) * | 2002-06-29 | 2004-09-01 | 주식회사 하이닉스반도체 | 접합 누설 억제를 위한 반도체 소자 제조방법 |
| KR20190051671A (ko) | 2017-11-07 | 2019-05-15 | 정혁제 | 반도체 소자 및 그의 제조 방법 |
-
2000
- 2000-06-30 KR KR1020000036958A patent/KR20020002706A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446312B1 (ko) * | 2002-06-29 | 2004-09-01 | 주식회사 하이닉스반도체 | 접합 누설 억제를 위한 반도체 소자 제조방법 |
| KR20190051671A (ko) | 2017-11-07 | 2019-05-15 | 정혁제 | 반도체 소자 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2960925B2 (ja) | 半導体素子及びその製造方法 | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
| KR20020002706A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20000044936A (ko) | 씨모스 트랜지스터의 제조 방법 | |
| JPH09186322A (ja) | 半導体デバイス及びその製造方法 | |
| KR20030058826A (ko) | 반도체소자의 콘택 및 그 형성방법 | |
| KR100382984B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| JP3125751B2 (ja) | 半導体装置の製造方法 | |
| KR100647382B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100353466B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20080013371A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100331559B1 (ko) | 소이 구조의 반도체 소자 및 그 제조방법 | |
| KR100257148B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100239419B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100290912B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR20020010790A (ko) | 메탈콘택의 형성 방법 | |
| KR100364794B1 (ko) | 반도체소자의 제조방법 | |
| KR20020071214A (ko) | 보더리스 콘택을 구비한 반도체 소자 및 그의 제조방법 | |
| KR20010060039A (ko) | 반도체 소자의 제조방법 | |
| KR19990005526A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20020050371A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20010011002A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20010017213A (ko) | 반도체 소자 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |