JPH1186738A - Flat display panel - Google Patents
Flat display panelInfo
- Publication number
- JPH1186738A JPH1186738A JP24151197A JP24151197A JPH1186738A JP H1186738 A JPH1186738 A JP H1186738A JP 24151197 A JP24151197 A JP 24151197A JP 24151197 A JP24151197 A JP 24151197A JP H1186738 A JPH1186738 A JP H1186738A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diamond
- discharge
- magnesium oxide
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、フラットディスプ
レイパネルに関する。更に詳しくは、本発明は、耐スパ
ッタ性が有り、電子放出特性の良好な放電保護層を備え
たフラットディスプレイパネルに関する。The present invention relates to a flat display panel. More specifically, the present invention relates to a flat display panel provided with a discharge protection layer having sputter resistance and good electron emission characteristics.
【０００２】[0002]
【従来の技術】フラットディスプレイパネルとして、一
般にプラズマディスプレイパネルが知られているが、こ
のプラズマディスプレイパネルは、一般に、放電空間を
挟んで対向する一対の基板、電極、隔壁、蛍光体層、誘
電体層、放電保護層及び放電ガス等の構成要素からな
る。ここで、放電保護層は、放電時のイオン衝撃による
誘電体層、電極等のＰＤＰの構成要素の劣化を防止する
ために、放電空間と接するように形成されている。従っ
て、放電保護層の材質及び膜質は、表示の安定化、駆動
の容易化及び長寿命化等の上で重要な要素である。2. Description of the Related Art A plasma display panel is generally known as a flat display panel. Generally, this plasma display panel is composed of a pair of substrates, electrodes, partition walls, a phosphor layer, a dielectric layer, which are opposed to each other across a discharge space. And a component such as a discharge protection layer and a discharge gas. Here, the discharge protection layer is formed so as to be in contact with the discharge space in order to prevent deterioration of the components of the PDP such as the dielectric layer and the electrodes due to ion bombardment during the discharge. Therefore, the material and film quality of the discharge protection layer are important factors for stabilizing display, facilitating driving, extending the life, and the like.
【０００３】放電保護層の材質としては、一般に酸化マ
グネシウムが使用されている。酸化マグネシウムは、耐
スパッタ性が強い物質であり、かつ二次電子放出係数の
大きい（電子親和力が０．５ｅＶ前後）、いわゆる高γ
物質である。従って、放電保護層に酸化マグネシウムを
使用した場合、放電開始電圧が低下し、駆動電圧の許容
範囲が広がり、駆動が容易になる。[0003] Magnesium oxide is generally used as a material for the discharge protection layer. Magnesium oxide is a substance having high sputter resistance and a large secondary electron emission coefficient (electron affinity is around 0.5 eV), so-called high γ.
Substance. Therefore, when magnesium oxide is used for the discharge protection layer, the discharge starting voltage is reduced, the allowable range of the drive voltage is widened, and the drive is facilitated.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、表示面
の大型化と高精細化が進むにつれて消費電力が増大する
ので、酸化マグネシウムより電子放出係数の大きい（電
子親和力の小さい）駆動電圧の低い放電保護層の開発が
望まれていた。また、更なる長時間表示を実現するため
に経時劣化を抑制しうる放電保護層の開発が望まれてい
た。However, since the power consumption increases as the display screen becomes larger and higher definition, the discharge protection has a higher electron emission coefficient (smaller electron affinity) than magnesium oxide and a lower driving voltage. The development of layers was desired. In addition, development of a discharge protection layer capable of suppressing deterioration over time has been desired in order to realize display for a longer time.
【０００５】[0005]
【課題を解決するための手段】かくして本発明によれ
ば、放電電極とそれを放電空間から絶縁し保護する放電
保護層を備えるパネル構成において、前記放電保護層
が、酸化マグネシウム層とその上に形成されたアイラン
ド状のダイヤモンドとからなるか又は、酸化マグネシウ
ム層とその上に形成されたダイヤモンドライクカーボン
層とからなる構成であることを特徴とするフラットディ
スプレイパネルが提供される。Thus, according to the present invention, in a panel structure provided with a discharge electrode and a discharge protection layer for insulating and protecting the discharge electrode from a discharge space, the discharge protection layer comprises a magnesium oxide layer and an overlying magnesium oxide layer. A flat display panel is provided, which is composed of an island-shaped diamond formed or a magnesium oxide layer and a diamond-like carbon layer formed thereon.
【０００６】更に本発明によれば、放電電極を放電空間
から絶縁し保護するためのダイヤモンドライクカーボン
層からなる放電保護層を備えていることを特徴とするフ
ラットディスプレイパネルが提供される。Further, according to the present invention, there is provided a flat display panel comprising a discharge protection layer made of a diamond-like carbon layer for insulating and protecting a discharge electrode from a discharge space.
【０００７】[0007]
【発明の実施の形態】本発明は、プラズマディスプレイ
パネル（以下ＰＤＰ）、プラズマアドレス液晶等に適用
することができる。この内、ＰＤＰに適用することが好
ましい。本発明に使用される基体は、基体の使用分野に
応じて適宜選択でき、例えば、シリコン基板、石英基
板、ガラス基板等の基板や、これらの基板上に、電極、
絶縁膜、誘電体層等の所望の構成物を形成した基体が含
まれる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention can be applied to a plasma display panel (PDP), a plasma addressed liquid crystal, and the like. Of these, application to PDPs is preferred. The substrate used in the present invention can be appropriately selected depending on the field of use of the substrate, for example, a silicon substrate, a quartz substrate, a substrate such as a glass substrate, or an electrode,
A substrate on which a desired component such as an insulating film or a dielectric layer is formed is included.
【０００８】次に、放電空間側の基体の表面に放電保護
層が形成される。例えば、面放電型のＰＤＰの場合、放
電空間側の基体の表面とは、表示側基体の誘電体層を意
味する。本発明では、放電保護層は、 酸化マグネシウム層とその上に形成されたアイランド
状のダイヤモンドとからなるか又は、酸化マグネシウム
層とその上に形成されたダイヤモンドライクカーボン
（以下ＤＬＣ）層からなるか、或いは ＤＬＣ層からなる。Next, a discharge protection layer is formed on the surface of the substrate on the discharge space side. For example, in the case of a surface discharge type PDP, the surface of the substrate on the discharge space side means a dielectric layer of the display side substrate. In the present invention, the discharge protection layer is composed of a magnesium oxide layer and an island-shaped diamond formed thereon, or is composed of a magnesium oxide layer and a diamond-like carbon (hereinafter, DLC) layer formed thereon. Or a DLC layer.
【０００９】まず、の放電保護層について説明する
（図１（ａ）及び（ｂ））。この場合、基体１上には酸
化マグネシウム層２が積層される。酸化マグネシウム層
の形成方法は、特に限定されず、ＣＶＤ法、蒸着法等の
公知の方法をいずれも使用することができる。酸化マグ
ネシウム層の厚さは、０．０５〜１００μｍの範囲であ
ることが好ましい。また、酸化マグネシウム層はフェイ
ズセンターキュービック型の結晶構造を有していること
が好ましい。First, the discharge protection layer will be described (FIGS. 1A and 1B). In this case, a magnesium oxide layer 2 is laminated on the base 1. The method for forming the magnesium oxide layer is not particularly limited, and any known method such as a CVD method and a vapor deposition method can be used. The thickness of the magnesium oxide layer is preferably in the range of 0.05 to 100 μm. The magnesium oxide layer preferably has a phase center cubic crystal structure.
【００１０】次に、酸化マグネシウム層上にはアイラン
ド状のダイヤモンド３（図１（ａ））又はＤＬＣ層４
（図１（ｂ））が形成される。まず、アイランド状のダ
イヤモンドの個々の形状は、高さ０．０１〜１００μ
ｍ、直径０．０１〜１００μｍであることが好ましく、
このダイヤモンドが１０ 4 〜１０12個／ｃｍ2 存在して
いることが好ましい。ここで、ダイヤモンドは、電子親
和力が−０．７ｅＶ程度と、酸化マグネシウムと比べて
低いため、それだけ電子を放出しやすい性質を有してい
る。更に、ダイヤモンドがアイランド状であるため、そ
の先端から更に電子が放出されやすくなり、駆動電圧を
より低減することができる作用も有する。[0010] Next, an iron is placed on the magnesium oxide layer.
Diamond 3 (FIG. 1 (a)) or DLC layer 4
(FIG. 1B) is formed. First, the island-shaped
The individual shape of the earmond is 0.01-100μ in height
m, preferably having a diameter of 0.01 to 100 μm,
This diamond is 10 Four-1012Pieces / cmTwoExist
Is preferred. Where the diamond is
The sum power is about -0.7 eV, compared to magnesium oxide
Low, it has the property of easily emitting electrons.
You. In addition, because diamonds are island-shaped,
Electrons are more likely to be emitted from the tip of the
It also has an effect that can be further reduced.
【００１１】アイランド状のダイヤモンドの形成方法と
しては、当該分野で公知の方法をいずれも使用すること
ができる。例えば、ＥＣＲマイクロ波プラズマＣＶＤ
法、マイクロ波プラズマＣＶＤ法、熱フィラメントＣＶ
Ｄ法等が挙げられる。これらのＣＶＤ法に使用する原料
ガスとしては、メタン、アセチレン、アセトン、メタノ
ール、エタノール、ＣＯ等の炭素原料ガスと水素ガスと
の混合ガスが好ましい。更に、炭素原料ガス／水素ガス
＝１０％（体積比）以下、好ましくは０．０５〜３％と
することにより、形成されるダイヤモンドを（１１１）
配向とすることができる。この（１１１）配向のダイヤ
モンドを使用すれば、更に電子を放出しやすくすること
ができるので、駆動電圧をより低減することができる。As a method for forming the island-shaped diamond, any method known in the art can be used. For example, ECR microwave plasma CVD
Method, microwave plasma CVD method, hot filament CV
D method and the like. As a raw material gas used in these CVD methods, a mixed gas of a carbon raw material gas such as methane, acetylene, acetone, methanol, ethanol, and CO and a hydrogen gas is preferable. Further, by setting the carbon raw material gas / hydrogen gas to 10% (volume ratio) or less, preferably 0.05 to 3%, the diamond to be formed is (111)
It can be oriented. The use of this (111) -oriented diamond makes it easier to emit electrons, so that the driving voltage can be further reduced.
【００１２】一方、ＤＬＣは、アモルファス状のカーボ
ンとも称されており、例えばJ.Vac.Sci.Technol.A 5
(6),Nov/Dec 1987の3287〜3312にＤＬＣの製造方法とそ
れを磁気記録媒体の保護層として使用することが記載さ
れている。このＤＬＣは、高硬度、低摩擦性、耐磨耗
性、高光透過性、化学的安定性等の優れた特性をもつた
め、フラットディスプレイパネルのプラズマに晒される
放電空間側に設置することにより、フラットディスプレ
イパネルが経時劣化することを防ぐことができる。ＤＬ
Ｃ層の厚さは、０．００１〜１０μｍであることが好ま
しい。また、ＤＬＣ層中にはｓｐ3 結合の結晶が主成分
として含まれていることが好ましい。ここで、主成分と
は、少なくとも５０重量％以上を意味し、好ましくは６
０重量％以上を意味する。また、窒素等の不純物を１重
量％以下の割合で含んでいてもよい。On the other hand, DLC is also called amorphous carbon. For example, J. Vac. Sci. Technol.
(6), Nov./Dec 1987, 3287-3312, describes a method for producing DLC and its use as a protective layer of a magnetic recording medium. Since this DLC has excellent properties such as high hardness, low friction, abrasion resistance, high light transmission, and chemical stability, it is installed on the discharge space side of a flat display panel exposed to plasma. It is possible to prevent the flat display panel from deteriorating with time. DL
The thickness of the C layer is preferably from 0.001 to 10 μm. Further, it is preferable that the DLC layer contains sp 3 -bonded crystals as a main component. Here, the main component means at least 50% by weight or more, preferably 6% by weight or more.
It means 0% by weight or more. Further, impurities such as nitrogen may be contained at a ratio of 1% by weight or less.
【００１３】ＤＬＣの形成方法としては、当該分野で公
知の方法をいずれも使用することができる。例えば、イ
オンビーム蒸着法等の蒸着法、ＤＣマグネトロンスパッ
タ法等のスパッタ法、プラズマ源として熱フィラメン
ト、ＲＦ、ＥＣＲ電源等を使用したプラズマＣＶＤ法等
が挙げられる。なお、ＤＬＣ層上に、更にアイランド状
のダイヤモンドを形成してもよい。As a method for forming DLC, any method known in the art can be used. For example, a vapor deposition method such as an ion beam vapor deposition method, a sputtering method such as a DC magnetron sputtering method, a plasma CVD method using a hot filament, an RF power supply, an ECR power supply or the like as a plasma source, and the like can be given. Note that an island-shaped diamond may be further formed on the DLC layer.
【００１４】次に、の放電保護層について説明する
（図２）。この場合、基体１上には酸化マグネシウム層
の代わりにＤＬＣ層５が放電保護層として形成される。
ＤＬＣ層の厚さ、製造方法等は、上記の場合と同じ条
件とすることができる。また、ＤＬＣ層上に、更にアイ
ランド状のダイヤモンドを形成してもよい。次に、本発
明の放電保護層のフラットパネルディスプレイへの適用
例を以下に示す。以下では、フラットパネルディスプレ
イとして、ＰＤＰを例として説明するが、これに限定さ
れるものではない。Next, the discharge protection layer will be described (FIG. 2). In this case, a DLC layer 5 is formed on the substrate 1 instead of the magnesium oxide layer as a discharge protection layer.
The thickness of the DLC layer, the manufacturing method, and the like can be the same conditions as in the above case. Further, an island-shaped diamond may be further formed on the DLC layer. Next, examples of applying the discharge protection layer of the present invention to a flat panel display will be described below. Hereinafter, a PDP will be described as an example of a flat panel display, but the present invention is not limited to this.
【００１５】図３は、本発明を好適に使用することがで
きるＰＤＰの一例を示す図である。なお、図３の構成は
一例であり、本発明はこれに限定されることはない、Ａ
Ｃ型、ＤＣ型等どのような形式のＰＤＰにも適用するこ
とができる。図３は、一般的な間接放電形式（ＡＣ型）
の面放電型ＰＤＰの一画素に対応する概略斜視図であ
り、蛍光体層の配置形態による分類では、反射型に属
し、かつ３電極構造のＰＤＰを示している。FIG. 3 is a diagram showing an example of a PDP to which the present invention can be suitably used. The configuration in FIG. 3 is an example, and the present invention is not limited to this.
It can be applied to any type of PDP such as C type and DC type. Figure 3 shows a general indirect discharge type (AC type)
FIG. 4 is a schematic perspective view corresponding to one pixel of a surface discharge type PDP, and shows a PDP belonging to a reflection type and having a three-electrode structure in a classification according to the arrangement of phosphor layers.
【００１６】図３のＰＤＰ１１は、一対の基板１２と１
５が対向して配置されている。基板としては、ガラス基
板、石英基板、シリコン基板等を使用することができ
る。基板１２には、一対の表示電極（サスティン電極）
ＸとＹが平行に形成され、表示電極ＸとＹを覆うように
基板１２上に壁電極によって放電を維持する交流（Ａ
Ｃ）駆動用の誘電体層１３が形成され、更に誘電体層１
３上に放電保護層１４が形成されている。誘電体層は、
一般に低融点ガラスペーストを塗布・焼成することによ
り形成することができる。この放電保護層は、上記で説
明したように酸化マグネシウム層とアイランド状のダイ
ヤモンド又はＤＬＣ層からなるか、或いはＤＬＣ層から
なる。The PDP 11 of FIG. 3 has a pair of substrates 12 and 1
5 are arranged facing each other. As the substrate, a glass substrate, a quartz substrate, a silicon substrate, or the like can be used. The substrate 12 has a pair of display electrodes (sustain electrodes)
X and Y are formed in parallel, and an alternating current (A) is maintained on the substrate 12 by a wall electrode so as to cover the display electrodes X and Y.
C) The driving dielectric layer 13 is formed, and the dielectric layer 1
The discharge protection layer 14 is formed on 3. The dielectric layer is
Generally, it can be formed by applying and firing a low melting glass paste. This discharge protection layer comprises a magnesium oxide layer and an island-like diamond or DLC layer as described above, or comprises a DLC layer.
【００１７】一方、基板１５には、平面的に見て表示電
極ＸとＹに直交する位置に複数のストライプ状のアドレ
ス電極Ａが形成され、該アドレス電極Ａを覆うように基
板１５上に誘電体層１６が積層されている。ここでアド
レス電極は、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれら
の積層体（例えばＣｒ／Ｃｕ／Ｃｒ）等から構成され、
スパッタ法、蒸着法等の成膜法とエッチング法を組み合
わせることにより、所望本数、厚さ、幅及び間隔で形成
することができる。On the other hand, a plurality of stripe-shaped address electrodes A are formed on the substrate 15 at positions orthogonal to the display electrodes X and Y in a plan view, and a dielectric material is formed on the substrate 15 so as to cover the address electrodes A. The body layer 16 is laminated. Here, the address electrode is made of Ag, Au, Al, Cu, Cr, a laminate thereof (for example, Cr / Cu / Cr), or the like.
By combining a film forming method such as a sputtering method or a vapor deposition method with an etching method, a desired number, a thickness, a width, and an interval can be formed.
【００１８】更に、隣接するアドレス電極Ａ間かつ該ア
ドレス電極Ａと平行になるように複数のストライプ状の
隔壁１７が形成されている。隔壁１７は、上記本発明の
パターン形成方法により形成することができる。次い
で、隣接する隔壁１７の側面及びアドレス電極Ａ上には
蛍光体層１８が形成されている。本発明では基板１５、
アドレス電極Ａ、誘電体層１６、隔壁１７及び蛍光体層
１８が、上記基体に対応する。Further, a plurality of stripe-shaped barrier ribs 17 are formed between adjacent address electrodes A and in parallel with the address electrodes A. The partition wall 17 can be formed by the above-described pattern forming method of the present invention. Next, a phosphor layer 18 is formed on the side surface of the adjacent partition wall 17 and on the address electrode A. In the present invention, the substrate 15,
The address electrode A, the dielectric layer 16, the partition wall 17, and the phosphor layer 18 correspond to the base.
【００１９】次に、１９は放電空間を示し、表示電極Ｘ
とＹの延伸方向に単位発光領域（以下ＥＵ）毎に区画さ
れ、かつその間隙寸法が規定されている。なお、放電空
間１９には、所望の放電ガスが封入されている。ＰＤＰ
１１は、図３のように１つの画素ＥＧに対応する３つの
ＥＵのそれぞれにおいて、表示電極Ｙとアドレス電極Ａ
との交差部に表示又は非表示を選択するための選択放電
セルが確定されている。また、表示電極ＸとＹの間に主
放電セルが確定されている。Next, reference numeral 19 denotes a discharge space, and the display electrode X
, And in the extending direction of Y, each unit light-emitting region (hereinafter, EU) is defined, and the gap size is defined. The discharge space 19 is filled with a desired discharge gas. PDP
Reference numeral 11 denotes a display electrode Y and an address electrode A in each of three EUs corresponding to one pixel EG as shown in FIG.
A selected discharge cell for selecting display or non-display at the intersection with is determined. Further, a main discharge cell is determined between the display electrodes X and Y.
【００２０】ここで、蛍光体層１８は、面放電により生
じるイオンによる衝撃を避けるために、表示電極ＸとＹ
と反対側の基板１５上の隔壁１７間に設けられている。
この蛍光体層１８は、一般に、主放電セルの面放電によ
り生じる真空紫外線を可視光に変換することによって発
光する。蛍光体層１８で発光した光は、誘電体層１３及
び基板１２を透過して外部へ射出される。つまり、ＰＤ
Ｐ１１では、基板１２の外面が表示面Ｄとなる。Here, the phosphor layer 18 is provided with display electrodes X and Y in order to avoid impact by ions generated by surface discharge.
And between the partition walls 17 on the substrate 15 on the opposite side.
The phosphor layer 18 emits light by converting vacuum ultraviolet light generated by surface discharge of the main discharge cell into visible light. Light emitted from the phosphor layer 18 passes through the dielectric layer 13 and the substrate 12 and is emitted to the outside. That is, PD
At P11, the outer surface of the substrate 12 becomes the display surface D.
【００２１】表示電極ＸとＹは、蛍光体層１８に対して
表示面Ｄ側に配置されるので、面放電を広範囲とし、か
つ表示光の遮光を最小限とするために、幅の広い透明導
電膜２０とその導電性を補うための幅の狭い金属膜（バ
ス電極）２１とから構成されている。透明導電膜は、例
えばＩＴＯ（酸化インジウム＋酸化スズ）やネサ（酸化
スズ）等の酸化金属から構成され、蒸着等の成膜法とエ
ッチング法を組み合わせることにより、所望の本数、厚
さ、幅及び間隔で形成することができる。一方、バス電
極は、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層
体（例えばＣｒ／Ｃｕ／Ｃｒ）等から構成され、スパッ
タ法、蒸着法等の成膜法とエッチング法を組み合わせる
ことにより、所望本数、厚さ、幅及び間隔で形成するこ
とができる。Since the display electrodes X and Y are arranged on the display surface D side with respect to the phosphor layer 18, a wide transparent electrode is used to widen the surface discharge and minimize the shielding of display light. It is composed of a conductive film 20 and a narrow metal film (bus electrode) 21 for supplementing its conductivity. The transparent conductive film is made of, for example, a metal oxide such as ITO (indium oxide + tin oxide) or nesa (tin oxide), and has a desired number, thickness, and width by combining a film forming method such as evaporation and an etching method. And at intervals. On the other hand, the bus electrode is made of Ag, Au, Al, Cu, Cr, a laminate thereof (for example, Cr / Cu / Cr), or the like, and is formed by combining a film forming method such as a sputtering method and a vapor deposition method with an etching method. , A desired number, thickness, width and spacing.
【００２２】上記のようにＰＤＰ１１は表示電極ＸとＹ
を覆い、放電を維持するための誘電体層１３をもつ基板
１２（表示側基板）と、放電空間１９を区画するための
隔壁１７をもつ基板１５（背面基板）の２枚の基板を貼
り合わせることにより構成されている。As described above, the PDP 11 has the display electrodes X and Y
And a substrate 15 (display substrate) having a dielectric layer 13 for maintaining a discharge and a substrate 15 (rear substrate) having a partition wall 17 for partitioning a discharge space 19. It is constituted by.
【００２３】[0023]
実施例１及び比較例１ まず、ガラス基板１２上に一対の表示電極ＸとＹを形成
した。表示電極ＸとＹは、それぞれＩＴＯからなる透明
導電膜２０とＣｒ／Ｃｕ／Ｃｒの積層体からなる金属膜
２１との積層体である。次いで、表示電極ＸとＹが形成
されたガラス基板１２上に５０μｍの低融点ガラスから
なる誘電体層１３を積層した。更に、誘電体層上に酸化
マグネシウム層を積層した。Example 1 and Comparative Example 1 First, a pair of display electrodes X and Y were formed on a glass substrate 12. The display electrodes X and Y are each a laminate of a transparent conductive film 20 made of ITO and a metal film 21 made of a laminate of Cr / Cu / Cr. Next, on the glass substrate 12 on which the display electrodes X and Y were formed, a dielectric layer 13 made of 50 μm low-melting glass was laminated. Further, a magnesium oxide layer was laminated on the dielectric layer.
【００２４】この後、ＤＣマグネトロンスパッタ法によ
り酸化マグネシウム層上に２０ｎｍのＤＬＣ層を積層し
た。なお、ＤＬＣ層の積層条件は、積層温度を室温、ス
パッタ用ターゲットをグラファイトの焼結体、スパッタ
ガスをＡｒガス、パワー密度を０．２５Ｗ／ｃｍ2 とし
た。このＤＬＣ層をラマン分光法で調べたところ、ｓｐ
3 結合の結晶が約６０重量％含まれていることが判っ
た。After that, a 20 nm DLC layer was laminated on the magnesium oxide layer by DC magnetron sputtering. The conditions for laminating the DLC layer were as follows: lamination temperature: room temperature; sputtering target: graphite sintered body; sputtering gas: Ar gas; power density: 0.25 W / cm 2 . When this DLC layer was examined by Raman spectroscopy, sp
It was found that the crystals of three bonds were contained in about 60% by weight.
【００２５】上記方法により放電保護層１４が、酸化マ
グネシウム層とＤＬＣ層の積層体からなるＰＤＰの表示
側基板を形成することができた。次に、ガラス基板１５
上にＣｒ／Ｃｕ／Ｃｒの積層体からなるアドレス電極Ａ
を形成した。次いで、アドレス電極Ａが形成されたガラ
ス基板上に５０μｍの低融点ガラスからなる誘電体層１
６を積層した。この誘電体層１６上に隔壁材料層を積層
し、サンドブラスト法によりパターニングした後、熱処
理を施すことにより硬化させて隔壁１７を形成した。次
いで、隔壁１７の側壁及び隔壁間の誘電体層１６上に蛍
光体層１８を形成することにより背面基板を形成するこ
とができた。According to the above method, a display-side substrate of a PDP in which the discharge protection layer 14 was formed of a laminate of a magnesium oxide layer and a DLC layer could be formed. Next, the glass substrate 15
Address electrode A made of a laminate of Cr / Cu / Cr on top
Was formed. Next, a dielectric layer 1 made of a low-melting glass of 50 μm
6 was laminated. A partition wall material layer was laminated on the dielectric layer 16, patterned by a sandblast method, and then cured by heat treatment to form a partition wall 17. Next, the phosphor substrate 18 was formed on the side walls of the partition walls 17 and on the dielectric layer 16 between the partition walls, whereby a back substrate could be formed.
【００２６】表示電極ＸとＹと、アドレス電極Ａとが直
交するように表示側基板と背面基板を貼り合わせ、放電
空間１９に放電ガスを封入することにより図４に示す如
きＰＤＰ１１を製造することができた。なお、比較例１
として、放電保護層としてＤＬＣ層を形成していない、
即ち酸化マグネシウム層のみのＰＤＰも同時に製造し
た。A display substrate and a rear substrate are bonded so that the display electrodes X and Y and the address electrode A are orthogonal to each other, and a discharge gas is filled in the discharge space 19 to manufacture the PDP 11 as shown in FIG. Was completed. Comparative Example 1
Does not form a DLC layer as a discharge protection layer,
That is, a PDP having only a magnesium oxide layer was simultaneously produced.
【００２７】実施例１と比較例１のＰＤＰを駆動した場
合、実施例１のＰＤＰは比較例１のＰＤＰの０．９倍の
駆動電圧で動作させることができた。実施例１のＰＤＰ
の駆動電圧が低減したのは、ＤＬＣ層が電子親和力が小
さく、電子を放出しやすいため、より低い電圧でプラズ
マ発光に必要な二次電子を放出できたためであると考え
られる。When the PDPs of Example 1 and Comparative Example 1 were driven, the PDP of Example 1 could be operated at a driving voltage 0.9 times that of the PDP of Comparative Example 1. PDP of Example 1
It is considered that the reason why the driving voltage was decreased was that the DLC layer had a small electron affinity and easily emitted electrons, so that secondary electrons required for plasma emission could be emitted at a lower voltage.
【００２８】なお、ＤＬＣ層を６０ｎｍとすること以外
は、実施例１と同様にして形成したＰＤＰでも、比較例
１のＰＤＰの０．９倍の駆動電圧で動作させることがで
きた。 実施例２ ＤＬＣ層の代わりに、以下の方法でアイランド状のダイ
ヤモンドを酸化マグネシウム層上に形成すること以外
は、実施例１と同様にしてＰＤＰを製造した。A PDP formed in the same manner as in Example 1 except that the DLC layer was 60 nm was able to operate at a drive voltage 0.9 times that of the PDP of Comparative Example 1. Example 2 A PDP was manufactured in the same manner as in Example 1 except that an island-shaped diamond was formed on a magnesium oxide layer by the following method instead of the DLC layer.
【００２９】アイランド状のダイヤモンドは、ＥＣＲマ
イクロ波プラズマＣＶＤ法により、個々のダイヤモンド
が直径約１μｍ、高さ約０．５μｍであり、１０8 個／
ｃｍ 2 の密度を有していた。なお、アイランド状のダイ
ヤモンドは、図４に示す装置を使用して形成した。図４
中、参照番号３１はマグネトロン、３２は反応ガス導入
経路、３３はマグネットコイル、３４はプラズマ発生
室、３５は基体、３６は基体搬送機構を意味している。The island-shaped diamond is an ECR matrix.
Individual diamond by microwave plasma CVD
Has a diameter of about 1 μm and a height of about 0.5 μm,8Individual/
cm TwoHad a density of Note that an island-shaped die
The diamond was formed using the apparatus shown in FIG. FIG.
Reference numeral 31 denotes a magnetron, and 32 denotes a reaction gas.
Path, 33 is a magnet coil, 34 is plasma generation
The chamber, 35 is a substrate, and 36 is a substrate transport mechanism.
【００３０】形成されたアイランド状のダイヤモンドを
ラマン分光法で調べたところ、アモルファス成分が含ま
れておらず、ダイヤモンド成分のみで形成されているこ
とが判った。また、基板を純水中に浸漬し、超音波によ
り洗浄してもアイランド状のダイヤモンドの脱落は、全
く観察されなかった。実施例２と比較例１のＰＤＰを駆
動した場合、実施例１のＰＤＰは比較例１のＰＤＰの
０．８５倍の駆動電圧で動作させることができた。実施
例１のＰＤＰの駆動電圧が低減したのは、アイランド状
のダイヤモンドの先端が鋭角になっており、この部分に
電界が集中しやすいためであると考えられる。また、ダ
イヤモンド自体が電子親和力が小さく、電子を放出しや
すいため、より低い電圧でプラズマ発光に必要な二次電
子を放出できたためであると考えられる。When the formed island-shaped diamond was examined by Raman spectroscopy, it was found that the diamond did not contain an amorphous component and was formed only of the diamond component. Further, even when the substrate was immersed in pure water and washed with ultrasonic waves, no island-like diamond was dropped off at all. When the PDPs of Example 2 and Comparative Example 1 were driven, the PDP of Example 1 could be operated at a drive voltage 0.85 times that of the PDP of Comparative Example 1. It is considered that the reason why the driving voltage of the PDP of Example 1 was reduced was that the tip of the island-shaped diamond was sharp, and the electric field was easily concentrated on this portion. Further, it is considered that diamond itself has a low electron affinity and easily emits electrons, so that secondary electrons required for plasma emission can be emitted at a lower voltage.
【００３１】[0031]
【発明の効果】本発明によれば、放電空間に接する側に
ＤＬＣ層又はアイランド状のダイヤモンドが形成されて
いるため、駆動電圧を低減することができると共に、放
電保護層の経時劣化が抑制されたフラットディスプレイ
パネルを提供することができる。According to the present invention, since the DLC layer or the island-shaped diamond is formed on the side in contact with the discharge space, the driving voltage can be reduced, and the deterioration of the discharge protection layer with time is suppressed. Flat display panel can be provided.
【図１】本発明のフラットディスプレイパネルの要部の
概略断面図である。FIG. 1 is a schematic sectional view of a main part of a flat display panel of the present invention.
【図２】本発明のフラットディスプレイパネルの要部の
概略断面図である。FIG. 2 is a schematic sectional view of a main part of the flat display panel of the present invention.
【図３】本発明のＰＤＰの概略斜視図である。FIG. 3 is a schematic perspective view of a PDP of the present invention.
【図４】アイランド状のダイヤモンドの形成装置の概略
図である。FIG. 4 is a schematic view of an island-shaped diamond forming apparatus.
１ 基体 ２ 酸化マグネシウム層 ３ アイランド状のダイヤモンド ４、５ ＤＬＣ層 １１ ＰＤＰ １２、１５ 基板 １３、１６ 誘電体層 １４ 放電保護層 １７ 隔壁 １８ 蛍光体層 １９ 放電空間 ２０ 透明導電膜 ２１ 金属膜 ３１ マグネトロン ３２ 反応ガス導入経路 ３３ マグネットコイル ３４ プラズマ発生室 ３５ 基体 ３６ 基体搬送機構 Ａ アドレス電極 Ｄ 表示面 Ｘ、Ｙ 表示電極 DESCRIPTION OF SYMBOLS 1 Substrate 2 Magnesium oxide layer 3 Island-shaped diamond 4, 5 DLC layer 11 PDP 12, 15 Substrate 13, 16 Dielectric layer 14 Discharge protection layer 17 Partition 18 Phosphor layer 19 Discharge space 20 Transparent conductive film 21 Metal film 31 Magnetron 32 Reaction gas introduction path 33 Magnet coil 34 Plasma generation chamber 35 Substrate 36 Substrate transport mechanism A Address electrode D Display surface X, Y display electrode
Claims (5)
護する放電保護層を備えるパネル構成において、前記放
電保護層が、酸化マグネシウム層とその上に形成された
アイランド状のダイヤモンドとからなるか又は、酸化マ
グネシウム層とその上に形成されたダイヤモンドライク
カーボン層とからなる構成であることを特徴とするフラ
ットディスプレイパネル。1. A panel structure comprising a discharge electrode and a discharge protection layer for insulating and protecting the discharge electrode from a discharge space, wherein the discharge protection layer comprises a magnesium oxide layer and an island-shaped diamond formed thereon. Alternatively, a flat display panel comprising a magnesium oxide layer and a diamond-like carbon layer formed thereon.
ためのダイヤモンドライクカーボン層からなる放電保護
層を備えていることを特徴とするフラットディスプレイ
パネル。2. A flat display panel comprising a discharge protection layer comprising a diamond-like carbon layer for insulating and protecting a discharge electrode from a discharge space.
イヤモンドが形成されている請求項２のフラットディス
プレイパネル。3. The flat display panel according to claim 2, wherein island-shaped diamond is further formed on the discharge protection layer.
3 結合の結晶を主成分として含む請求項１〜３のいずれ
かに記載のフラットディスプレイパネル。4. The method according to claim 1, wherein the diamond-like carbon layer is sp.
The flat display panel according to any one of claims 1 to 3, comprising a crystal of three bonds as a main component.
モンドライクカーボン層が、ＣＶＤ法により形成される
請求項１〜４のいずれかに記載のフラットディスプレイ
パネル。5. The flat display panel according to claim 1, wherein the island-like diamond and the diamond-like carbon layer are formed by a CVD method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24151197A JP3688102B2 (en) | 1997-09-05 | 1997-09-05 | Flat display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24151197A JP3688102B2 (en) | 1997-09-05 | 1997-09-05 | Flat display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1186738A true JPH1186738A (en) | 1999-03-30 |
| JP3688102B2 JP3688102B2 (en) | 2005-08-24 |
Family
ID=17075433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24151197A Expired - Fee Related JP3688102B2 (en) | 1997-09-05 | 1997-09-05 | Flat display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3688102B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001118511A (en) * | 1999-09-15 | 2001-04-27 | Koninkl Philips Electronics Nv | Plasma image screen |
| WO2004049375A1 (en) * | 2002-11-22 | 2004-06-10 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel and method for manufacturing same |
| JP2006269115A (en) * | 2005-03-22 | 2006-10-05 | Pioneer Electronic Corp | Plasma display panel and its manufacturing method |
| JP2006294462A (en) * | 2005-04-12 | 2006-10-26 | Pioneer Electronic Corp | Plasma display panel |
| WO2008136043A1 (en) * | 2007-04-17 | 2008-11-13 | Hitachi, Ltd. | Plasma display device |
| JP2009059696A (en) * | 2007-09-03 | 2009-03-19 | Samsung Sdi Co Ltd | MgO PROTECTIVE FILM HAVING ELECTRON EMISSION PROMOTING MATERIAL, ITS MANUFACTURING METHOD, AND PLASMA DISPLAY PANEL HAVING THE SAME PROTECTIVE FILM |
| WO2009060591A1 (en) * | 2007-11-05 | 2009-05-14 | Panasonic Corporation | Plasma display panel |
| JP2012059619A (en) * | 2010-09-10 | 2012-03-22 | Hitachi Consumer Electronics Co Ltd | Protective film, plasma display panel and display device |
| US8305861B2 (en) | 2003-07-03 | 2012-11-06 | Oakley William S | Adaptive read and read-after-write for carbon nanotube recorders |
-
1997
- 1997-09-05 JP JP24151197A patent/JP3688102B2/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001118511A (en) * | 1999-09-15 | 2001-04-27 | Koninkl Philips Electronics Nv | Plasma image screen |
| WO2004049375A1 (en) * | 2002-11-22 | 2004-06-10 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel and method for manufacturing same |
| JPWO2004049375A1 (en) * | 2002-11-22 | 2006-03-30 | 松下電器産業株式会社 | Plasma display panel and manufacturing method thereof |
| US7432656B2 (en) | 2002-11-22 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel and method for manufacturing same |
| JP5081386B2 (en) * | 2002-11-22 | 2012-11-28 | パナソニック株式会社 | Plasma display panel and manufacturing method thereof |
| US7816869B2 (en) | 2002-11-22 | 2010-10-19 | Panasonic Corporation | Plasma display panel and manufacturing method for the same |
| US8305861B2 (en) | 2003-07-03 | 2012-11-06 | Oakley William S | Adaptive read and read-after-write for carbon nanotube recorders |
| JP2006269115A (en) * | 2005-03-22 | 2006-10-05 | Pioneer Electronic Corp | Plasma display panel and its manufacturing method |
| JP4650829B2 (en) * | 2005-03-22 | 2011-03-16 | パナソニック株式会社 | Plasma display panel and manufacturing method thereof |
| JP4532329B2 (en) * | 2005-04-12 | 2010-08-25 | パナソニック株式会社 | Plasma display panel |
| JP2006294462A (en) * | 2005-04-12 | 2006-10-26 | Pioneer Electronic Corp | Plasma display panel |
| JPWO2008136043A1 (en) * | 2007-04-17 | 2010-07-29 | 株式会社日立製作所 | Plasma display device |
| JP4952790B2 (en) * | 2007-04-17 | 2012-06-13 | 株式会社日立製作所 | Plasma display device |
| WO2008136043A1 (en) * | 2007-04-17 | 2008-11-13 | Hitachi, Ltd. | Plasma display device |
| EP2031631A3 (en) * | 2007-09-03 | 2010-09-01 | Samsung SDI Co., Ltd. | Protecting layer comprising magnesium oxide layer and electron emission promoting material, method for preparing the same and plasma display panel comprising the same |
| JP2009059696A (en) * | 2007-09-03 | 2009-03-19 | Samsung Sdi Co Ltd | MgO PROTECTIVE FILM HAVING ELECTRON EMISSION PROMOTING MATERIAL, ITS MANUFACTURING METHOD, AND PLASMA DISPLAY PANEL HAVING THE SAME PROTECTIVE FILM |
| JP2009117093A (en) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | Plasma display panel |
| WO2009060591A1 (en) * | 2007-11-05 | 2009-05-14 | Panasonic Corporation | Plasma display panel |
| US8022628B2 (en) | 2007-11-05 | 2011-09-20 | Panasonic Corporation | Plasma display panel incorporating a hydrogen-absorbing material |
| JP2012059619A (en) * | 2010-09-10 | 2012-03-22 | Hitachi Consumer Electronics Co Ltd | Protective film, plasma display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3688102B2 (en) | 2005-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002074879A1 (en) | Fluorescent powder, process for producing the same, display panel, and flat display | |
| JP4927046B2 (en) | MgO protective film having electron emission promoting substance, manufacturing method thereof, and plasma display panel provided with the protective film | |
| JP2005340206A (en) | Plasma display panel | |
| JP4468239B2 (en) | Plasma display panel | |
| JP3688102B2 (en) | Flat display panel | |
| JPH11329308A (en) | Plate display and manufacture thereof | |
| JPH08287833A (en) | Manufacture of plasma display panel | |
| KR100398781B1 (en) | Gas discharge panel and gas light-emitting device | |
| JP3637301B2 (en) | Barrier type cold cathode discharge lamp | |
| KR100730182B1 (en) | Display device | |
| JP2007165310A (en) | Display device | |
| JPH0935670A (en) | Field emission display element and manufacture thereof | |
| US20070114936A1 (en) | Plasma display apparatus and method of manufacturing the same | |
| JP2793532B2 (en) | Method for manufacturing plasma display panel | |
| JP3499751B2 (en) | Gas discharge panel and gas light emitting device | |
| JP2002280171A (en) | Organic electroluminescent element and its manufacturing method | |
| JPH09245654A (en) | Ac type plasma display | |
| JP2007109479A (en) | Plasma display panel | |
| JP3912567B2 (en) | Gas discharge display device | |
| JPH09320497A (en) | Field emission type display device | |
| JP3988515B2 (en) | Plasma display panel and manufacturing method thereof | |
| JP2004200057A (en) | Flat panel display | |
| JP4184222B2 (en) | Gas discharge panel and gas light emitting device | |
| JPH10283914A (en) | Electron emission element and its manufacture | |
| JP4835099B2 (en) | Method for manufacturing plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040325 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050607 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Effective date: 20050720 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050720 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050913 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20050913 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080617 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |