JPH1174224A - 銅用の改善されたタンタル含有バリア層 - Google Patents

銅用の改善されたタンタル含有バリア層

Info

Publication number
JPH1174224A
JPH1174224A JP10158286A JP15828698A JPH1174224A JP H1174224 A JPH1174224 A JP H1174224A JP 10158286 A JP10158286 A JP 10158286A JP 15828698 A JP15828698 A JP 15828698A JP H1174224 A JPH1174224 A JP H1174224A
Authority
JP
Japan
Prior art keywords
tantalum
layer
amorphous
tantalum nitride
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10158286A
Other languages
English (en)
Inventor
Peijun Ding
ディン ペイジュン
Tony Pin-Chan Chiang
ピン−チャン チャン トニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1174224A publication Critical patent/JPH1174224A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H01L21/203
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 タンタルと窒化タンタルの層を交互に堆積さ
せることによって、銅金属導体用の改善されたバリヤ層
を得ることを目的とする。 【解決手段】 誘電体層への銅の拡散を防ぐための改善
されたタンタルバリヤ層は、薄いアモルファスタンタル
層と窒化タンタル層とを交互にスパッタ堆積させること
によって形成される。完全にアモルファスのタンタル含
有層は、剥離し易くバリヤを破壊する厚いタンタル層の
柱状構造の形成を妨げる。タンタルと窒化タンタルのス
パッタ堆積は、希望の厚さのバリヤが得られるまで反復
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
製造において、上に重なる金属銅ライン用の改善された
タンタルバリヤ層の堆積に関する。より詳細には、本発
明は向上したバリヤ性能を有するタンタル含有バリヤ層
の堆積に関する。
【0002】
【従来の技術】半導体デバイスの製造では、酸化ケイ素
(silicon oxide)等の誘電体層を覆って導電性の金属
コンタクト及びラインを堆積させる。金属ラインは様々
なデバイスを相互に接続して集積回路を形成する。開口
部が誘電体層に作られて導電材料で充填されるので、上
に重なるラインと下にくるデバイスの間にコンタクトを
作ることもできる。
【0003】デバイスが小型化されて、より多くのデバ
イスが単一の半導体(シリコン)ウェハ内に作られるに
つれて、誘電体層の開口部の直径はより小さくなる。こ
れらの小径の開口部を、特に従来のスパッタ堆積処理を
使って充填することは困難である。
【0004】図1は従来型のスパッタリングチャンバを
示す。真空チャンバ10は、スパッタされる材料のター
ゲット12と基板サポート14とを含む。DC電源13
はターゲット12に接続される。一対の対向するマグネ
ット16、18がターゲットの頂部に取り付けられる。
RF電源等の電源20が基板サポート14に接続され
る。スパッタ堆積の間、基板22は基板サポート14上
に載置される。ガス入口19はガスをチャンバへ流入さ
せる。スパッタリングガスとしてアルゴンが一般に使用
される。アルゴンはチャンバ内でイオン化され、マグネ
ット16、18によってターゲット12に誘引される。
アルゴン原子がターゲットの表面に衝突して、基板22
上に堆積するターゲット材料の粒子を放出させる。窒化
物等の材料が基板上に形成される場合、窒素ガスもチャ
ンバに流入され、そこでイオン化されて、基板上のスパ
ッタされた金属と反応する。
【0005】スパッタ粒子は、ターゲットからランダム
な多方向に放出されるので、基板に垂直な方向で基板に
衝突するスパッタ粒子は比較的少ない。従って、大部分
のスパッタ粒子が若干異なる角度で開口部と衝突するの
で、開口部の底部ではなく、両サイドと頂部に沿ってス
パッタ層が生成する。更に、開口部のアスペクト比が高
まるにつれ、開口部の底部の被覆は一層困難になる。こ
の頂部と側部の生成物は、図2に示すように、開口部の
上にオーバーハングを形成して、それが更に、開口部の
底部への粒子の堆積を妨げる。図2は、部分的に金属1
10で充填された開口部100を示す。
【0006】導電性のラインとコンタクトの製造にはア
ルミニウムが広く使われているが、最近では銅が試みら
れている。銅はアルミニウムよりも導電性は高いが、下
地のシリコン基板に対してアルミニウムと同様な問題を
持つ。すなわち、高い温度で銅は拡散して集積回路内の
他の材料と反応するので、導電性の金属と基板との間に
バリヤ層を堆積させる必要がある。
【0007】
【発明が解決しようとする課題】タンタル及び窒化タン
タルは、下地層への銅の拡散を防ぐための銅用の良好な
バリヤ層として認められている。タンタルは、スパッタ
リングによる堆積が可能で、窒素の存在下でスパッタさ
れると窒化タンタルが形成される。窒化タンタルは、タ
ンタルほど導電性が良好ではなく、多分、窒化タンタル
の高い応力によって、下地の基板から剥離する傾向があ
る。この剥離は、粒子の形成をもたらす欠点もあるの
で、常に望ましくない。
【0008】タンタルは、より良好な導体であるととも
により良好な濡れ材料なので、銅と下地の基板との間の
良好な接着剤である。しかしながら、タンタル単独の使
用は、それが窒化タンタルほど良好なバリヤではないと
いう欠点を有する。かくして、銅用のタンタル含有バリ
ヤ層を改善するための努力が続けられた。
【0009】
【課題を解決するための手段】我々は、タンタルと窒化
タンタルの層を交互に堆積させることによって、銅金属
導体用の改善されたバリヤ層が得られることを見出し
た。
【0010】
【発明の実施の形態】X線回折の結果、スパッタ堆積し
た窒化タンタルは、その優れたバリヤ特性に貢献する高
度にアモルファス(amorphous)構造を持つことが明ら
かになった。我々はまた、タンタルを単独で酸化ケイ素
の開口部に堆積させると、アモルファス酸化ケイ素構造
は、初期のタンタル層もアモルファスにすることを見出
した。これが初期の稠密なタンタル層を提供する。しか
しながら、タンタル層が厚くなるにつれて層の構造が変
化して、ゆるい、柱状の構造が形成される。この構造
は、銅等の上に重なる金属層が柱状経路に沿って下にく
る基板に移動又は拡散できるので、あまり良いバリヤ層
ではない。
【0011】かくして本発明方法によれば、初期の稠蜜
なアモルファスタンタル層をスパッタ堆積させた後、ス
パッタリングチャンバに窒素ガスを加えることによっ
て、アモルファスタンタル層を覆ってアモルファス窒化
タンタルの層を堆積させる。この窒化タンタル層は、成
長するタンタル膜内の柱状構造の形成を妨げる。かくし
て、タンタル層と窒化タンタル層を交互に堆積させるこ
とによって、基板に対して密着性の稠密なアモルファス
バリヤ層が堆積する。より厚いバリヤ層が要求される場
合、タンタルと窒化タンタル堆積を必要回数だけ繰り返
して、要求されるバリヤ層厚さを形成できる。
【0012】図3は、タンタル((002)の結晶軸方
向)対アモルファスタンタル又は窒化タンタルのX線回
折の検討結果である。タンタル単独(厚さ1000 )
の堆積は、窒化タンタル層が2つのタンタル層(曲線
A)間に挟まれると結晶性が低くなる。堆積するタンタ
ル/窒化タンタル層の数が2層(×2)、3層(×3)
及び4層(×4)と増すにつれて、結晶性が殆どなくな
ることが判る。
【0013】図3の曲線Bによれば、窒化タンタルが初
期タンタル層を覆って堆積するので、複合体はよりアモ
ルファスになる。層の形成が繰り返されるにつれて、複
合体は更にアモルファスで、稠密になる。
【0014】本発明方法及び構造の別の利点は、窒化タ
ンタルを単独で堆積させるときよりも、複合膜に使用さ
れる窒素の量が少なくなることである。これは、窒化タ
ンタルの特徴である高い膜応力を減少させる。高い膜応
力は、タンタルと基板間の密着性の不足に寄与すると共
に、剥離と粒子の形成をもたらす。かくして、本発明方
法によれば、粒子の削減も獲得される。
【0015】
【発明の効果】稠密で、完全にアモルファスのタンタル
含有層でこのようにライニングされた開口部は、スパッ
タリングによっても銅の充填が可能で、後続処理ステッ
プ時に隣接誘電体材料への銅の拡散を防止する改善され
たバリヤ特性を持ち、高度に導電性のバイアを形成す
る。
【0016】本発明を特定の実施例によって説明した
が、本発明はもっぱら、添付請求項の範囲によって限定
されるものとする。
【図面の簡単な説明】
【図1】従来のスパッタリングチャンバを示す概略断面
図である。
【図2】図2は、従来技術による、部分的スパッタ充填
開口部を示す概略断面図である。
【図3】図3は各種のタンタルと窒化タンタル膜のX線
回折の検討結果を示す線図である。
【符号の説明】
10…真空チャンバ、12…ターゲット、13…DC電
源、14…基板サポート、16,18…マグネット、1
9…ガス入口、20…電源、22…基板、110…開口
部、110…金属。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トニー ピン−チャン チャン アメリカ合衆国, カリフォルニア州, マウンテン ヴュー, ノース ウィスマ ン ロード 100, アパートメント ナ ンバー17

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 アモルファスタンタルと窒化タンタルと
    の交互層を有することを特徴とするタンタル含有バリヤ
    膜。
  2. 【請求項2】 アモルファスタンタルと銅でコーティン
    グされた窒化タンタルの交互層を有することを特徴とす
    るコンタクト。
  3. 【請求項3】 アモルファスタンタルの第1層と、窒化
    タンタルの第2層と、及びバイアを充填するための銅と
    を有することを特徴とする導電性バイア。
  4. 【請求項4】 銅を充填する開口部にアモルファスバリ
    ヤ層を形成する方法であって、 a)第1アモルファスタンタル層をスパッタ堆積させる
    工程と、及び b)前記開口部の底部及び側壁をライニングするため
    に、第2アモルファス窒化タンタル層をスパッタ堆積さ
    せる工程とを有することを特徴とする方法。
  5. 【請求項5】 所望の厚さのライナーが得られるまで前
    記工程a)及びb)が繰り返されることを特徴とする請
    求項4に記載の方法。
JP10158286A 1997-04-29 1998-04-30 銅用の改善されたタンタル含有バリア層 Withdrawn JPH1174224A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/841,058 US6057237A (en) 1997-04-29 1997-04-29 Tantalum-containing barrier layers for copper
US08/841058 1997-04-29

Publications (1)

Publication Number Publication Date
JPH1174224A true JPH1174224A (ja) 1999-03-16

Family

ID=25283915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10158286A Withdrawn JPH1174224A (ja) 1997-04-29 1998-04-30 銅用の改善されたタンタル含有バリア層

Country Status (5)

Country Link
US (1) US6057237A (ja)
EP (1) EP0875924A3 (ja)
JP (1) JPH1174224A (ja)
KR (1) KR19980081819A (ja)
TW (1) TW565625B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727593B2 (en) 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
JP2022513997A (ja) * 2018-12-21 2022-02-09 アプライド マテリアルズ インコーポレイテッド 極紫外線マスク吸収体、及びその製造のためのプロセス
US11513437B2 (en) 2021-01-11 2022-11-29 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11592738B2 (en) 2021-01-28 2023-02-28 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11609490B2 (en) 2020-10-06 2023-03-21 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11630385B2 (en) 2020-01-24 2023-04-18 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11640109B2 (en) 2020-01-27 2023-05-02 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11644741B2 (en) 2020-04-17 2023-05-09 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11675263B2 (en) 2020-07-13 2023-06-13 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11754917B2 (en) 2016-07-27 2023-09-12 Applied Materials, Inc. Extreme ultraviolet mask blank with multilayer absorber and method of manufacture
US11860533B2 (en) 2020-03-27 2024-01-02 Applied Materials, Inc. Extreme ultraviolet mask absorber materials

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440750B1 (en) 1997-06-10 2002-08-27 Agere Systems Guardian Corporation Method of making integrated circuit having a micromagnetic device
US6118351A (en) * 1997-06-10 2000-09-12 Lucent Technologies Inc. Micromagnetic device for power processing applications and method of manufacture therefor
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JPH11340228A (ja) * 1998-05-28 1999-12-10 Fujitsu Ltd Al合金配線を有する半導体装置
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6380625B2 (en) 1999-01-13 2002-04-30 Advanced Micro Devices, Inc. Semiconductor interconnect barrier and manufacturing method thereof
US6413860B1 (en) * 1999-04-27 2002-07-02 Tokyo Electron Limited PECVD of Ta films from tanatalum halide precursors
US6265311B1 (en) 1999-04-27 2001-07-24 Tokyo Electron Limited PECVD of TaN films from tantalum halide precursors
US6410433B1 (en) * 1999-04-27 2002-06-25 Tokyo Electron Limited Thermal CVD of TaN films from tantalum halide precursors
US6410432B1 (en) 1999-04-27 2002-06-25 Tokyo Electron Limited CVD of integrated Ta and TaNx films from tantalum halide precursors
US6255714B1 (en) 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
JP2003524283A (ja) * 2000-02-25 2003-08-12 ラティス・エナジー・エルエルシー 電池、部材および方法
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
US6465867B1 (en) * 2001-02-21 2002-10-15 Advanced Micro Devices, Inc. Amorphous and gradated barrier layer for integrated circuit interconnects
WO2003072846A1 (en) 2002-02-28 2003-09-04 Trikon Technologies Limited A method of depositing a barrier layer
US6921469B2 (en) * 2002-03-26 2005-07-26 Lattice Energy Llc Electrode constructs, and related cells and methods
US6875693B1 (en) * 2003-03-26 2005-04-05 Lsi Logic Corporation Via and metal line interface capable of reducing the incidence of electro-migration induced voids
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
BRPI0509189A (pt) * 2004-03-24 2007-09-25 Starck H C Inc métodos para a formação de filmes de alfa e beta tántalo com microestruturas controladas
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
DE102005023122A1 (de) * 2005-05-19 2006-11-23 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
US8887663B2 (en) * 2011-09-27 2014-11-18 Samsung Austin Semiconductor, L.P. Method and apparatus for fabrication of carbon nanotubes using an electrostatically charged substrate and liner
CN110970350A (zh) * 2018-09-28 2020-04-07 长鑫存储技术有限公司 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
US20220139706A1 (en) * 2020-11-02 2022-05-05 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211880A (ja) * 1990-01-17 1991-09-17 Toshiba Corp ショットキー接合の形成方法
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727593B2 (en) 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
US7675183B2 (en) 2001-03-01 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device including an insulating film and insulating pillars and manufacturing method of the semiconductor device
US11754917B2 (en) 2016-07-27 2023-09-12 Applied Materials, Inc. Extreme ultraviolet mask blank with multilayer absorber and method of manufacture
JP2022513997A (ja) * 2018-12-21 2022-02-09 アプライド マテリアルズ インコーポレイテッド 極紫外線マスク吸収体、及びその製造のためのプロセス
US11630385B2 (en) 2020-01-24 2023-04-18 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11640109B2 (en) 2020-01-27 2023-05-02 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11860533B2 (en) 2020-03-27 2024-01-02 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11644741B2 (en) 2020-04-17 2023-05-09 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11675263B2 (en) 2020-07-13 2023-06-13 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11609490B2 (en) 2020-10-06 2023-03-21 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11513437B2 (en) 2021-01-11 2022-11-29 Applied Materials, Inc. Extreme ultraviolet mask absorber materials
US11592738B2 (en) 2021-01-28 2023-02-28 Applied Materials, Inc. Extreme ultraviolet mask absorber materials

Also Published As

Publication number Publication date
KR19980081819A (ko) 1998-11-25
EP0875924A3 (en) 2000-05-10
EP0875924A2 (en) 1998-11-04
US6057237A (en) 2000-05-02
TW565625B (en) 2003-12-11

Similar Documents

Publication Publication Date Title
JPH1174224A (ja) 銅用の改善されたタンタル含有バリア層
JP3193875B2 (ja) 半導体ウェハにおけるコンタクト、ビア及びトレンチの低熱費金属の充填及び平坦化のための方法と装置
US6538324B1 (en) Multi-layered wiring layer and method of fabricating the same
KR100291284B1 (ko) 알루미늄금속층배선방법
US5403779A (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
EP0735586B1 (en) Semi-conductor structures
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US8039390B2 (en) Method of manufacturing semiconductor device
JPH0936230A (ja) 半導体装置の製造方法
JPH0936228A (ja) 配線形成方法
JP3408463B2 (ja) 半導体装置の製造方法
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
JPH02137230A (ja) 集積回路装置
JPH0645281A (ja) 配線形成方法及び半導体装置、及びこれに用いることができるスパッタ方法及びスパッタ装置
JP2010040771A (ja) 半導体装置の製造方法
US20030186498A1 (en) Method for fabricating metal interconnection with reliability using ionized physical vapor deposition
JP2003142424A (ja) 半導体ウェーハの相互接続構造に対するバリア層及びバリア層を堆積するための方法。
JP2832990B2 (ja) 多層配線形成方法およびこれに用いる真空蒸着装置
JPH1079358A (ja) スパッタ法
JP2004311545A (ja) 半導体装置の製造方法及び高融点金属膜の堆積装置
JP2004165336A (ja) 半導体装置の製造方法
JP3950889B2 (ja) コンタクトホール充填方法
JPH09171976A (ja) 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置
TW569383B (en) Method for forming metal wire using titanium film in semiconductor device having contact holes
JPH08186114A (ja) 配線薄膜、及び配線薄膜製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705