CN110970350A - 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层 - Google Patents

包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层 Download PDF

Info

Publication number
CN110970350A
CN110970350A CN201811142748.XA CN201811142748A CN110970350A CN 110970350 A CN110970350 A CN 110970350A CN 201811142748 A CN201811142748 A CN 201811142748A CN 110970350 A CN110970350 A CN 110970350A
Authority
CN
China
Prior art keywords
layer
diffusion barrier
copper
nitrogen
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811142748.XA
Other languages
English (en)
Inventor
任兴润
刘洋
何丹丹
汪雷
王婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811142748.XA priority Critical patent/CN110970350A/zh
Publication of CN110970350A publication Critical patent/CN110970350A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种包含α‑Ta层的扩散阻挡层的制备方法，首先对介质层表面进行含氮等离子体处理以使其表层形成含氮离子层，然后沉积Ta使含氮离子层形成非晶TaN层，继续沉积Ta，在非晶TaN层上形成α‑Ta层。本发明还提供了一种铜互连的形成方法以及一种复合的扩散阻挡层。本发明的制备方法形成的扩散阻挡层包括非晶TaN层以及低阻值的α‑Ta层，α相的Ta层能明显降低阻挡层的电阻值。本发明的制备方法以及铜互连方法可直接利用现有的装置，工艺简单，便于操作，易于工业化推广。

Description

包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
技术领域
本发明涉及半导体器件制造技术领域，具体涉及一种包含α-Ta层的扩散阻挡层的制备方法及所得的复合扩散阻挡层，以及一种铜互连的形成方法。
背景技术
铜由于较小的电阻率以及较好的抗电子迁移能力，广泛应用于集成电路的金属互连工艺中。然而由于铜在介质中，如二氧化硅(SiO2)、硅(Si)等，具有很强的扩散能力，因此需要在铜与介质中间加上扩散阻挡层。难熔金属特别是钽及其氮化物由于具有较好的阻挡性能和热稳定性而被广泛使用。
由于制程微缩，器件的尺寸不断缩小，互连布线的密度急剧增加，互连***中电阻、电容带来的RC耦合寄生效应迅速增加，影响了器件的速度。随着线宽的逐渐减小，金属线的阻值也变的越来越大。难熔金属阻挡层由于要保持一定的厚度稳定其抗铜扩散性能，不能随着线宽同比例缩小，因此严重影响了金属线的阻值。
钽作为最为常见的铜的扩散阻挡层，具有两种晶体结构，体心立方结构稳定、低阻值的α相和四方体亚稳定相、高阻值的β相。对于一般的扩散阻挡层而言，β-Ta层的阻值约为180～220μΩ·cm，而α-Ta层的阻值仅为24～50μΩ·cm。
在目前的双大马士革工艺中，Ta作为铜的扩散阻挡层主要是利用PVD等技术进行沉积，得到的Ta薄膜主要是β相Ta，具有较高的阻值，由此增加了导线的阻值，增加了RC延迟，影响器件性能。
发明内容
为解决现有技术存在的缺陷，本发明的一个目的是提供一种包含α-Ta层的扩散阻挡层的制备方法，其制备形成的Ta层中为低阻值的α相Ta。
本发明的另一目的是提供一种铜互连的形成方法。
本发明的另一目的是提供一种复合扩散阻挡层以及一种半导体器件。
本发明提供的包含α-Ta层的扩散阻挡层的制备方法中，所述扩散阻挡层用于半导体器件中阻挡铜向介质层的扩散，包括以下步骤：
S1：对介质层表面进行含氮等离子体处理以使其表层形成含氮离子层；
S2：在经步骤S1处理后的所述介质层上沉积Ta，所述含氮离子层形成非晶TaN层；以及
S3：继续沉积Ta，在所述非晶TaN层上形成α-Ta层即得所述扩散阻挡层。
本发明提供的制备方法中，步骤S1所述的含氮等离子体为等离子体化的氮气，流量为10～100sccm。
本发明提供的制备方法中，步骤S1所述的含氮等离子体处理中，处理时间为10～600s，射频能量为500～1500W，基体偏压为100～600W。
本发明提供的制备方法中，步骤S2和S3中使用物理气相沉积法沉积Ta，功率为5～20KW，沉积时间为10～60s，Ar的流量为5～20sccm。
本发明提供的制备方法中，步骤S2所述的非晶TaN层的厚度为3～5nm。
本发明提供的制备方法中，步骤S3所述的α-Ta层的厚度为10～50nm。
本发明提供的铜互连的形成方法包括以下步骤：
T1：在基底上制备具有互连沟槽的介质层，所述基底上的金属暴露于所述互连沟槽的底部；
T2：对所述互连沟槽的表面进行含氮等离子体处理以使所述介质层的表层形成含氮离子层；
T3：在经步骤T2处理后的所述互连沟槽内沉积Ta，所述含氮离子层形成非晶TaN层；
T4：继续沉积Ta，在所述非晶TaN层上形成α-Ta层；以及
T5：在所述互连沟槽内制备铜线层由此形成铜互连。
本发明提供的铜互连的形成方法中，所述非晶TaN层的厚度为3～5nm。
本发明提供的铜互连的形成方法中，所述α-Ta层的厚度为10～50nm。
本发明提供的铜互连的形成方法中，所述基底上的金属为铜或钨。
本发明提供的复合扩散阻挡层用于半导体器件中阻挡铜向介质层的扩散，其包括：
非晶TaN层，覆盖于所述介质层上；以及
α-Ta层，覆盖于所述非晶TaN层上。
本发明提供的复合扩散阻挡层中，所述非晶TaN层的厚度为3～5nm。
本发明提供的复合扩散阻挡层中，所述α-Ta层的厚度为10～50nm。
本发明提供的半导体器件包含铜线层、介质层以及用于防止铜向所述介质层扩散的扩散阻挡层，其中，所述扩散阻挡层为以上技术方案任一项所述的复合扩散阻挡层。
本发明的制备方法形成的扩散阻挡层包括非晶TaN层以及在其上生长的低阻值α相Ta层，α相的Ta层能明显降低阻挡层的电阻值，而且，非晶TaN层在为α-Ta层提供生长点的同时，本身也具有防止金属扩散的功能以及更高的机械强度，由此可进一步提高复合扩散阻层的性能。
本发明的制备方法以及铜互连方法可直接利用现有的PVD等装置，于同一设备完成扩散阻挡层、金属的沉积，工艺简单，便于操作，易于工业化推广。
附图说明
图1A-1D为实施例1所述的铜互连形成方法的流程图。
图2为实施例1所述的复合扩散阻挡层的剖面结构示意图。
图3为实施例2中步骤1的互连沟槽形成后的剖面结构示意图。
其中，附图标记说明如下：101、介质层；102、第一铜线层；103、阻挡层；104、含氮离子层；105、非晶TaN层；106、α-Ta层；
201、第一介质层；202、接触孔；203、阻挡层；204、第二介质层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本发明的一个方面提供了一种包含α-Ta层的扩散阻挡层的制备方法，该扩散阻挡层用于半导体器件中阻挡铜向介质层的扩散，包括以下步骤：
S1：对介质层表面进行含氮等离子体处理以使其表层形成含氮离子层；
S2：在经步骤S1处理后的所述介质层上沉积Ta，所述含氮离子层形成非晶TaN层；以及
S3：继续沉积Ta，在所述非晶TaN层上形成α-Ta层即得所述扩散阻挡层。
现有的双大马士革工艺中，主要是利用PVD等技术沉积Ta，得到的Ta薄膜主要是β相Ta，阻值较高。本发明的制备方法利用含氮等离子体对介质材料进行氮化处理，使介质表层参入氮离子形成含氮离子层，在随后的沉积Ta薄膜的过程中，起始沉积的Ta会与含氮离子层的氮离子反应生成非晶的TaN薄膜，非晶的TaN薄膜一方面能够增加阻挡层的阻挡性能，另一方面能够为低阻值的α相Ta生成提供形核点，促使α-Ta的生成，在非晶TaN薄膜上β相Ta则无法形成。本发明的制备方法得到的扩散阻挡层主要包括α-Ta层，此外，还包括非晶的TaN层，从而可有效降低阻挡层的阻值，并增强阻挡性能。
本发明的另一个方面提供了一种铜互连的形成方法，包括以下步骤：
T1：在基底上制备具有互连沟槽的介质层，所述基底上的金属暴露于所述互连沟槽的底部；
T2：对所述互连沟槽的表面进行含氮等离子体处理以使所述介质层的表层形成含氮离子层；
T3：在经步骤T2处理后的所述互连沟槽内沉积Ta，所述含氮离子层形成非晶TaN层；
T4：继续沉积Ta，在所述非晶TaN层上形成α-Ta层；以及
T5：在所述互连沟槽内制备铜线层由此形成铜互连。
在根据本发明的一个实施方式中，介质层可以为二氧化硅等常见的介质层材质，并可通过常规制程形成。
在根据本发明的一个实施方式中，含氮等离子体为等离子体化的氮气，处理过程中的流量可以为10～100sccm，处理时间可以为10～600s，射频能量可以为500～1500W，基体偏压可以为100～600W。
在根据本发明的一个实施方式中，Ta沉积过程可以通过常规制程进行，如PVD、MOCVD等工艺制程。在一个优选的实施方式中，通过PVD沉积Ta，功率可设置为5～20KW，沉积时间可设置为10～60s，Ar的流量可设置为5～20sccm。
在根据本发明的一个实施方式中，非晶TaN层的厚度为5nm以下，厚度过大则使铜互连结构尺寸增加，还会影响扩散阻挡层的阻值。在一个优选的实施方式中，非晶TaN层的厚度可以为3～5nm，既可为α-Ta的生成提供生长点，本身也可作为扩散阻挡层。
在根据本发明的一个实施方式中，α-Ta层的厚度可以根据阻值、扩散阻挡性能、器件尺寸等要求来确定。在一个优选的实施方式中，α-Ta层的厚度可以为10～50nm。
在根据本发明的一个实施方式中，在形成α-Ta层后，也可根据扩散阻挡层的性能要求选择性地增加常规TaN薄膜。
在根据本发明的一个实施方式中，基底可以为铜线层，也可以为含有接触孔的介质层，接触孔中填充有金属钨。在一个优选的实施方式中，基底可以为铜线层，其为第一铜线层，互连沟槽内形成的铜线层为第二铜线层。在另一个优选的实施方式中，基底可以为含有接触孔的第一介质层，在基底上制备具有互连沟槽的第二介质层。
在根据本发明的一个实施方式中，步骤T1可以按照现有制程形成；在一个优选的实施方式中，可以包括以下步骤：
T11：提供一基底；
T12：在所述基底上沉积介质层；以及
T13：在所述介质层上形成互连沟槽，使所述基底上的金属暴露于所述互连沟槽的底部。
在根据本发明的一个实施方式中，步骤T1与步骤T2之间还可以包括对互连沟槽的预清洗步骤。
由此，本发明还提供了一种复合扩散阻挡层，可用于半导体器件中防止铜线层的铜向介质层扩散，其包括：
非晶TaN层，覆盖于所述介质层上；以及
α-Ta层，覆盖于所述非晶TaN层上。
其中，所述非晶TaN层的厚度可以为3～5nm；所述α-Ta层的厚度可以为10～50nm。
本发明的复合扩散阻挡层可显著降低阻挡扩散层的阻值，由此可降低铜导线的阻值，继而改善半导体器件的性能。因此，本发明还提供了一种半导体器件，包含铜线层、介质层以及用于防止铜向所述介质层扩散的扩散阻挡层，其中，所述扩散阻挡层为前述的复合扩散阻挡层。
以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例1
使用双大马士革工艺形成铜互连，如图1所示，包括以下步骤：
1.提供基底，为第一铜线层102，在第一铜线层102上沉积一层薄的碳氮化硅(SiCN)作为阻挡层103，然后沉积具有一定厚度的二氧化硅作为介质层101，通过光刻形成互连沟槽，如图1A所示。
2.使用H2对形成有互连沟槽的介质层1进行预清洗。
3.对预清洗后的介质层101使用含氮等离子体进行氮化处理，处理时间为10-60s，N2流量为10-100sccm，RF1为500-1500W，RF2为100-600W，含氮等离子体处理后使介质层101的表层形成一层薄的含氮离子层104，厚度约为3-5nm，如图1B所示。
4.采用PVD工艺(直流电压：5-20KW；RF：100-600W；沉积时间5-20s；氩气流量5-20sccm)进行Ta沉积，在初期，起始沉积的Ta与表层的含氮离子层104反应生成一层非晶TaN层105，如图1C所示；继续进行Ta沉积，由于非晶TaN薄膜的存在，新形成的Ta生长为α相的Ta由此形成α-Ta层106，其厚度可控制为10-50nm，如图1D所示。
5.形成了上述扩散阻挡层之后，通过PVD进行铜种子层沉积。
6.最后通过铜电镀工艺得到第二铜线层，与第一铜线层形成互连。
上述过程在互连沟槽中形成的扩散阻挡层包括两种不同形态，第二铜线层与第一铜线层之间包含一层常规的β相Ta薄膜，而第二铜线层与介质层之间形成了复合扩散阻挡层，即覆盖于介质层上的非晶TaN层105以及覆盖于非晶TaN层上的α-Ta层106，如图2所示。
测试α-Ta层的薄膜电阻率，小于50μΩ·cm，可见实施例1形成的Ta层为低阻相α-Ta。
实施例2
使用实施例1相似方法形成铜互连。
1.提供基底，基底主体为二氧化硅的第一介质层201，设置有接触孔202，接触孔202中填充有金属钨，在基底上沉积阻挡层203，然后沉积二氧化硅作为第二介质层204，通过光刻在阻挡层203、第二介质层204上形成互连沟槽，使金属钨暴露于互连沟槽的底部，如图3所示。
2.使用H2对互连沟槽进行预清洗。
3.对预清洗后的介质层使用含氮等离子体进行处理，以使二氧化硅介质层的表层形成3-5nm的含氮离子层。
4.进行Ta沉积，含氮离子层逐渐转变为非晶TaN层，继续进行Ta沉积，非晶TaN层上形成10-50nm的α-Ta层。
5.形成扩散阻挡层之后，依次经过铜种子层沉积、铜电镀工艺得到铜线层。
测试α-Ta层的薄膜电阻率，同样小于50μΩ·cm。
虽然为了说明本发明，已经公开了本发明的优选实施方案，但是本领域的技术人员应当理解，在不脱离权利要求书所限定的本发明构思和范围的情况下，可以对本发明做出各种修改、添加和替换。

Claims (11)

1.一种包含α-Ta层的扩散阻挡层的制备方法，所述扩散阻挡层用于半导体器件中阻挡铜向介质层的扩散，其特征在于，包括以下步骤：
S1：对介质层表面进行含氮等离子体处理以使其表层形成含氮离子层；
S2：在经步骤S1处理后的所述介质层上沉积Ta，所述含氮离子层形成非晶TaN层；以及
S3：继续沉积Ta，在所述非晶TaN层上形成α-Ta层即得所述扩散阻挡层。
2.根据权利要求1所述的制备方法，其特征在于，步骤S1所述的含氮等离子体为等离子体化的氮气，流量为10～100sccm。
3.根据权利要求1或2所述的制备方法，其特征在于，步骤S1所述的含氮等离子体处理中，处理时间为10～600s，射频能量为500～1500W，基体偏压为100～600W。
4.根据权利要求1所述的制备方法，其特征在于，步骤S2和S3中使用物理气相沉积法沉积Ta，功率为5～20KW，沉积时间为10～60s，Ar的流量为5～20sccm。
5.根据权利要求1或4所述的制备方法，其特征在于，所述非晶TaN层的厚度为3～5nm；和/或
所述α-Ta层的厚度为10～50nm。
6.一种铜互连的形成方法，其特征在于，包括以下步骤：
T1：在基底上制备具有互连沟槽的介质层，所述基底上的金属暴露于所述互连沟槽的底部；
T2：对所述互连沟槽的表面进行含氮等离子体处理以使所述介质层的表层形成含氮离子层；
T3：在经步骤T2处理后的所述互连沟槽内沉积Ta，所述含氮离子层形成非晶TaN层；
T4：继续沉积Ta，在所述非晶TaN层上形成α-Ta层；以及
T5：在所述互连沟槽内制备铜线层由此形成铜互连。
7.根据权利要求6所述的形成方法，其特征在于，所述非晶TaN层的厚度为3～5nm；和/或
所述α-Ta层的厚度为10～50nm。
8.根据权利要求6或7所述的形成方法，其特征在于，所述基底上的金属为铜或钨。
9.一种复合扩散阻挡层，用于半导体器件中阻挡铜向介质层的扩散，其特征在于，包括：
非晶TaN层，覆盖于所述介质层上；以及
α-Ta层，覆盖于所述非晶TaN层上。
10.根据权利要求9所述的复合扩散阻挡层，其特征在于，所述非晶TaN层的厚度为3～5nm；和/或
所述α-Ta层的厚度为10～50nm。
11.一种半导体器件，包含铜线层、介质层以及用于防止铜向所述介质层扩散的扩散阻挡层，其特征在于，所述扩散阻挡层为权利要求9或10所述的复合扩散阻挡层。
CN201811142748.XA 2018-09-28 2018-09-28 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层 Pending CN110970350A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811142748.XA CN110970350A (zh) 2018-09-28 2018-09-28 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811142748.XA CN110970350A (zh) 2018-09-28 2018-09-28 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层

Publications (1)

Publication Number Publication Date
CN110970350A true CN110970350A (zh) 2020-04-07

Family

ID=70027917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811142748.XA Pending CN110970350A (zh) 2018-09-28 2018-09-28 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层

Country Status (1)

Country Link
CN (1) CN110970350A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242591A1 (de) * 1986-03-21 1987-10-28 Siemens Aktiengesellschaft Laserdiodensender
US6057237A (en) * 1997-04-29 2000-05-02 Applied Materials, Inc. Tantalum-containing barrier layers for copper
US20020081834A1 (en) * 2000-12-26 2002-06-27 Honeywell International Inc. Method for eliminating reaction between photoresist and OSG
CN1599949A (zh) * 2001-12-05 2005-03-23 先进微装置公司 具有改良阻挡层接着力的互连结构
US20060002184A1 (en) * 2004-06-30 2006-01-05 Headway Technologies, Inc. Novel underlayer for high performance magnetic tunneling junction MRAM
CN101442022A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种可改善质量的铜导线制造方法
CN101687896A (zh) * 2007-04-09 2010-03-31 哈佛学院院长等 用于铜互连的氮化钴层及它们的形成方法
CN102623434A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种扩散阻挡层及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0242591A1 (de) * 1986-03-21 1987-10-28 Siemens Aktiengesellschaft Laserdiodensender
US6057237A (en) * 1997-04-29 2000-05-02 Applied Materials, Inc. Tantalum-containing barrier layers for copper
US20020081834A1 (en) * 2000-12-26 2002-06-27 Honeywell International Inc. Method for eliminating reaction between photoresist and OSG
CN1599949A (zh) * 2001-12-05 2005-03-23 先进微装置公司 具有改良阻挡层接着力的互连结构
US20060002184A1 (en) * 2004-06-30 2006-01-05 Headway Technologies, Inc. Novel underlayer for high performance magnetic tunneling junction MRAM
CN101687896A (zh) * 2007-04-09 2010-03-31 哈佛学院院长等 用于铜互连的氮化钴层及它们的形成方法
CN101442022A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 一种可改善质量的铜导线制造方法
CN102623434A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种扩散阻挡层及其制备方法

Similar Documents

Publication Publication Date Title
US7446032B2 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
US7964496B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US20120153483A1 (en) Barrierless single-phase interconnect
US20020089063A1 (en) Copper dual damascene interconnect technology
US20070132100A1 (en) Semiconductor device and method for fabricating the same
US20020050459A1 (en) Electronic device manufacturing method
US11631640B2 (en) Metal loss prevention in conductive structures
US7071558B2 (en) Agglomeration control using early transition metal alloys
US6569756B1 (en) Method for manufacturing a semiconductor device
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
CN110970350A (zh) 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
CN110970349A (zh) 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
US20020164889A1 (en) Method for improving adhesion of low k materials with adjacent layer
JP2000124310A (ja) 半導体装置およびその製造方法
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
US20230274932A1 (en) Selective inhibition for selective metal deposition
TWI249812B (en) A method of diffusion barrier layer formation for protecting a dielectric layer
CN118016596A (zh) 金属互联方法及金属互联结构
CN1426092A (zh) 化学气相法淀积氮化钛和铜金属层大马士革工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407

RJ01 Rejection of invention patent application after publication