JP3950889B2 - コンタクトホール充填方法 - Google Patents

コンタクトホール充填方法 Download PDF

Info

Publication number
JP3950889B2
JP3950889B2 JP2004502346A JP2004502346A JP3950889B2 JP 3950889 B2 JP3950889 B2 JP 3950889B2 JP 2004502346 A JP2004502346 A JP 2004502346A JP 2004502346 A JP2004502346 A JP 2004502346A JP 3950889 B2 JP3950889 B2 JP 3950889B2
Authority
JP
Japan
Prior art keywords
layer
contact hole
deposited
base layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004502346A
Other languages
English (en)
Other versions
JP2005528785A (ja
Inventor
ユルゲン フェルスター,
クレメンス プリューグル,
ベルトルト シューデラー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005528785A publication Critical patent/JP2005528785A/ja
Application granted granted Critical
Publication of JP3950889B2 publication Critical patent/JP3950889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、主成分として窒化物を含む被覆層が堆積されるコンタクトホールの充填方法に関する。
コンタクトホールは2つの金属層間に位置する。そのようなコンタクトホールは、ビアとも呼ばれる。
被覆層は、いわゆるライナ層の構成要素であり、接続される金属とコンタクトホール充填材との間における機械的な接着助長層として機能する。接着助長層用の材料として、例えば窒化チタンあるいは窒化タンタルが、例えば、コンタクトホールの下に位置するアルミニウムあるいはアルミニウム合金からなる配線部の場合に、コンタクトホールをタングステンあるいはタングステン化合物で充填するために使用される。窒化物を含む接着助長層は、好ましい接着助長特性を有し、窒素のもとでのスパッタリングによって、比較的容易に生成される。
本発明の課題は、特に確実な接続および低い接続抵抗を保証する、簡易なコンタクトホールの充填方法を提示することにある。さらに、それに関連する集積回路構造を提示することにある。
上記課題は、請求項1に記載に提示された方法工程によって解決される。さらなる形態は従属請求項に示される。
本発明の方法では、不活性ガスのもとで、コンタクトホール内に、主成分として窒化物を含む基底層が堆積される。基底層の堆積の後に初めて被覆層が堆積される。
最初に不活性ガスのもとで基底層が堆積されることによって、本発明の方法においては、コンタクトホールの底部の金属上に、該金属と反応ガスに含まれる窒素とによるいかなる障害となる窒素化合物も形成されない。にもかかわらず、本発明の方法においては、例えば、好ましい電気接続を形成し、かつ、所望しない効果あるいは純金属とコンタクトホール底部の金属との化合物を避けるためあるいは削減するために、金属窒化物層が金属上に直接形成される。そのため、例えば、TiAlは、周囲の材料の密度とかなりかけ離れた密度を有するため、障害となる。さらに、TiAlは粒子状であり、かつエレクトロマイグレーションを助長する不均一な構造を有する。
続くガス状の窒素のもとでの被覆層の堆積の際、窒素は、すでに堆積された基底層によって、もはや、コンタクトホール底部の金属にとって障害となる窒化物を形成するために該金属にまで到達しない。そのため、被覆層は簡易な方法によって、すなわち窒素雰囲気の利用のもとで堆積される。
本発明による方法のさらなる形態では、基底層および被覆層は、指向性スパッタリング(gerichtetes Sputtern)によって堆積される。無指向性スパッタリング法は、材料の平坦面への堆積に好適である。一方、指向性スパッタリングは、コンタクトホールの内外において基底層あるいは被覆層の厚さに大きな相違が生じることなく、狭いコンタクトホール内に、特にコンタクトホール底部上に、基底層あるいは被覆層の十分な材料を堆積する可能性を提供する。そのような相違は、指向性スパッタリングにより回避される、あるいは大幅に削減されるため、集積回路構造の製造のための全プロセスにおいて、該さらなる形態による方法は容易に結合され得る。
本発明による方法の次のさらなる形態では、基底層の堆積の後であって、しかもなお、被覆層の堆積の前に、中間層がコンタクトホール内に堆積される。中間層の堆積によって、基底層を堆積する方法から被覆層を堆積する方法へ連続的な移行が提供され得る。例えば、このとき、プロセスガスが交換され得る。さらに、基底層の材料および被覆層の材料と区別される材料を有する中間層を組み入れることによって、窒化物フリー(nitridfrei)のために、改善された機械的接着特性および/または改善された電気接続特性および/または改善された他の特性、例えば拡散あるいはエレクトロマイグレーションの防止に関する改善された特性を有する積層を生成するための自由度が生じる。そのため、後に提供されるコンタクトホール充填材の接着特性は、コンタクトホール内において自ずと中間層によって、大幅に改善され得る。ここで、中間層は主成分としてチタンを含む、すなわち中間層は、例えばチタンからなり、あるいは中間層内において、少なくとも80%の原子は、チタン原子である。
他のさらなる形態では、まず、スパッタターゲット表面が窒素雰囲気下において窒化される。続いて、基底層の生成の際に、スパッタターゲット表面は削り取られる。次に、中間層は、実質的に窒化物フリーのスパッタターゲット表面から削り取られる。その際、不活性ガスはそのまま留まる。このとき、他の雰囲気への変更によって、被覆層を生成するための条件が設定される。この措置は、簡易であり、しかしながら、コンタクトホールを充填するための積層を生成する際のプロセス条件の設定のための効果的な方法を形成する。特に、全方法がプロセスチャンバの変更なしに実行され得る。
次のさらなる形態では、コンタクトホールは、誘電性のキャリア材内において、導電性の接続部にまで達して形成される。ここで、接続部は、主成分としてアルミニウム、アルミニウム合金、あるいは他の材料、例えば銅または銅合金を含む。また、特に、いかなるガス状の窒素もコンタクトホール底部に達しないため、そのように深く達したコンタクトホールは本発明の方法によって好適に充填され得る。そのため、例えば、上記したような障害となる窒化アルミニウムの形成は、他の措置によって、すなわち、特に不活性ガス雰囲気下の基底層の生成によって回避される。
次のさらなる形態では、半導体盤プロセスにおいて、複数のコンタクトホールが同時にエッチング形成される。半導体盤は、またウエーハと呼ばれ、例えば150mmから300mmまでの直径を有する。これらの大きさに起因して、エッチング条件は、半導体盤の全ての場所で同一ではない。例えば、半導体盤の端部においては、その中央部に比べて早くエッチングされる。また、コンタクトホール外部における誘電体層の厚さは、半導体盤の場所によって異なる。本発明による方法によって、さらなる形態では、誘電体層と金属層の間に位置する補助層をエッチストッパのための所定点として設定することは可能である。しかしながら、それにもかかわらず、特に半導体盤の一部において、補助層の貫通エッチングが許可され得る。全てのコンタクトホールは、エッチング条件および厚さ条件の相異にもかかわらず、好ましい電気特性を有する。特に、誘電体層と補助層との間のエッチング選択性が小さい場合、上記措置によって、エッチングの際に大きなエッチング窓が作成され得る。また、補助層の厚さも減少され得る。
補助層は、例えばエレクトロマイグレーションを回避させ得たり、あるいは減少させ得たりする特性を有する。たとえ補助層がエッチングにより貫通しても、障害とはならない。なぜなら、後に、エレクトロマイグレーションの回避に関して補助層と同様な特性を有するライナ層が提供されるからである。同様な特性は、例えば、補助層およびライナ層において同一の材料と層構成を使用することによって生じる。
他のさらなる形態では、コンタクトホール内への被覆層の堆積の後に、主成分としてタングステンを含むコンタクトホール充填材が堆積される。またこのとき、中間層がチタンからなる場合、タングステンの提供の際に障害となる四フッ化チタンの形成は、回避されるか、あるいは大幅に削減され得る。なぜなら、基底層と被覆層との間に中間層が埋め込まれるためであり、またその上、単に薄く、例えば10nmより薄く形成され得るからである。
次のさらなる形態では、被覆層の厚さはほぼ20nmより薄い。このように薄い厚さは、また、タングステンによるコンタクトホールの充填の際に、障害とはならない。四フッ化チタンの形成、およびそれに起因する積層のコンタクトホールからの離脱は、もはや危惧されない。そのため、さらに、離脱回避のために増加された層厚、特に被覆層の層厚は、例えば前記した厚さまで、再度減少され得る
さらなる形態では、コンタクトホールは、1μmより小さい直径を有する。コンタクトホールの深さは、500nmより大きい。深さは、好ましくは、1μmより大きい深さを有する。直径が500nmで深さが1μmの場合、アスペクト比は2である。しかしながら、さらに、アスペクト比がほぼ3までの場合にも、本発明による方法は、確実に実施し得る。なぜなら、特に指向性スパッタリングの場合、コンタクトホールの内外の層の厚さの相違は、許容限度内にあるからである。
次のさらなる形態では、基底層および/または被覆層の材料として、窒化チタンあるいは窒化タンタルのうちの1つあるいは複数の材料が使用される。中間層の材料として、この場合はチタンあるいはタンタルが適している。
本発明は、さらに、特に、基底層および被覆層を含む埋め込みコンタクトホールを有する集積回路構造に関する。該回路構造は、本発明の方法を用いたさらなる形態によって、あるいは本発明の方法のさらなる形態によって製造される。そのため、上記効果は、回路構造およびそのさらなる形態によっても得られる。
以下に、本発明は、添付の図面を参照して説明される。
図1は製造段階の集積回路構造10を示す。集積回路構造10の図示されない半導体基板内に、既に、例えばCMOS技術、BICMOS技術、あるいは電力回路素子(パワーデバイス)用の技術に従って、トランジスタのような複数の電気素子が形成されている。その後、続いて金属層12まで形成されている。
金属層12は、例えば0.5%の銅を含むアルミニウム−銅−合金からなる接続部14を含む。金属層12上に、例えば窒化チタンからなる、あるいは少なくとも窒化チタン層を含む反射防止層16がスパッタリング形成される。反射防止層16は、フォトリソグラフィ工程における金属層12のパターニングのために使用される。フォトリソグラフィ工程において、接続部14もまたパターニングされる。
反射防止層16の堆積の後に、誘電体層18が例えば600nmの厚さで、例えばCVD(化学気相成長)法を用いて堆積される。誘電体層は、例えば酸化シリコンからなり、金属層12と該誘電体層内にさらに配置される金属との間を電気的に絶縁する。
図2は、誘電体層18および反射防止層16を介し接続部14内まで達するコンタクトホール20のエッチング後の回路構造10を示す。下部表面22とコンタクトホール20の底部24との間には、例えば10nmの間隔A1が存在する。コンタクトホールの直径は、例えば0.5μmである。
コンタクトホール20をエッチングすためのエッチング工程は、回路構造10のコンタクトホールの大部分において、コンタクトホール底部26が反射防止層16の中間部に位置するように、行われる。コンタクトホール底部26と反射防止層16の下部表面22との間には、数ナノメートルの間隔A2が存在する。コンタクトホール底部28が反射防止層16の上方に位置するコンタクトホールは、本工程実施の場合には、存在しない。コンタクトホール底部28と下部表面22との間には、そのとき、間隔A2より大きく、かつ反射防止層16の厚さより大きい間隔A3が存在することとなる。コンタクトホール20は、図3および図4に拡大表示される中央領域30を有する。
コンタクトホール20のエッチングの後に、接着助長層32が堆積され、その構造は図4を参照して詳細に説明される。
図3は、コンタクトホール20内に接着助長層として堆積し得る窒化チタン層40を示す。これが反応性窒素雰囲気内で行われる場合には、窒化チタン層40と接続部14との間に、接続抵抗を大幅に増加させる窒化アルミニウム層42が生成されることとなろう。
図4は、それに対して、コンタクトホール20内に実際に堆積された接着助長層32の構造を示す。接着助長層32は、窒化チタンからなる基底層50、中間層52、および窒化チタンからなる被覆層54を含む。基底層50、中間層52、および被覆層54は、上記した順序で、図6を参照して以下で詳細に説明される方法によってスパッタリング形成される。
中間層52の下部領域B1およびB2は、窒化チタンとチタンによる混合物からなる。ここで、領域B1およびB2のチタンの割合は、基底層50を始点として増加し、領域B2に接続する領域B3では100%に達する。同様にして、チタンの割合は100%から0%に減少する。領域B1の中間部あるいは領域B2の中間部でのチタンの割合は、例えば60%あるいは90%である。また、領域B3の上に位置する領域B4内でのチタンの割合は、100%である。領域B1からB2までは、同一の厚さD1、例えば0.5nmの厚さを有する。そのため、中間層52の全体の厚さD2は2nmとなる。基底層50の厚さD3は、実施例では3nmである。被覆層54の厚さD4は10nmである。厚さD1から厚さD4は、積層方向Rにおける層の広がりに関連する。その積層方向Rに、層50から層54は互いに積層され、該積層方向Rは半導体基板の表面に対して垂直である。
図5は、接着助長層32の生成のために使用されるスパッタチャンバ100を示す。真空チャンバ102はガス導入口104およびガス排出口106を有する。真空チャンバ102は、さらに、陰極107として機能するチタンからなるスパッタターゲット108および陽極109として機能するウエーハボルダ110を含む。ウエーハボルダ110は、例えば8インチ(1インチ=25.4mm)のウエーハを保持する。スパッタターゲット108は、例えばウエーハと同一の直径を有する。
スパッタチャンバ100は指向性スパッタリングに適する。なぜなら、スパッタターゲット108とウエーハ112との間の距離Aが、無指向性スパッタリング用のスパッタチャンバと比べて、かなり、例えば4から5倍に増大されているからである。そのため、距離Aは、本実施例において、約25cmである。ウエーハ112の中心点Pとスパッタターゲット108とを結ぶ線と、ウエーハ112の主表面への基準線Nとの間には、指向性スパッタリングの場合、45°より小さく、特に、30°より小さい角度Wが存在する。
しかしながら、指向性スパッタリングは、大きな距離Aに替わる他の措置、例えば、スパッタチャンバ100内の圧力の減少、例えば1から2ミリトールへの減少によって、あるいはスパッタリングの際の適正なバイアス電圧によっても達成され得るし、あるいは強化され得る。また他の方法によっても指向性スパッタリングが達成される。例えば:
−Applied Material社のIMP(Ionized Metal Plasma)法の使用、
−Applied Material社のSIP(Self Ionized Plasma)法の使用、
−Trikon社のAdvanced−High−Fill法の使用、
−Trikon社のUltra−High−Fill法の使用、あるいは、
−コリメータを用いた従来のスパッタリング法。
そのため、指向性スパッタリングは、45°より小さい角度W、あるいは30°より小さい角度Wによって、あるいはコンタクトホール20の内外における層厚の比率に関して小さい角度Wと同様な効果を導く他の措置によって、無指向性スパッタリングと区別され得る。
図6は、接着助長層32を生成する場合に実行される方法工程を示す。方法は方法工程150からは始まる。方法工程152において、スパッタターゲット108が、複数のスパッタプロセスにおいて使用されるために、スパッタチャンバ100内に配置される。スパッタターゲット108は、純チタンからなるチタン層153を含む。
次の方法工程154においては、窒素ガスがスパッタチャンバ100内に導入される。そのため、チタン層153の表面において、薄い窒化チタン層157が生じる。
窒化の後に、方法工程158において、窒素供給は中断され、スパッタチャンバ100内に含まれる窒素は吸い出される。次の方法工程160において、スパッタチャンバ内においてウエーハ112がウエーハホルダ110上に固定される。
方法工程162においては、不活性ガス、例えばアルゴンがスパッタチャンバ100内に導入される。形成されたアルゴン雰囲気下において、方法工程164ではスパッタリングが開始される。ここで基底層50がウエーハ112上に堆積される。窒化チタン層157の最後の部分、続いてチタン層153の部分がスパッタリングされ、それによって、同様にアルゴン雰囲気下において、中間層52が形成される。
中間層52の堆積の後に、方法工程166において、窒素がスパッタチャンバ100内に、不活性ガスに追加されて、あるいは不活性ガスの場所に導入される。この際、複製可能な層を生成するためにスパッタリングは中断され得る。方法工程168においては、スパッタリングは、新たなプラズマの発生により継続され、その際、被覆層54が形成される。被覆層54が所定の厚さに達し、かつ、それによって接着助長層32も所定の厚さに達したとき、方法工程170において、本方法は終了する。
スパッタターゲット108の交換がなく、説明された方法は、複数回、継続して実行される。
接着助長層32によって被覆されたコンタクトホール内に、後に、他のチャンバ内においてタングステンが提供される。その後、集積回路構造のさらなる金属層が生成される。
集積回路構造の誘電体層を示す。 誘電体層内にエッチング形成されたコンタクトホールを示す。 変形例によるコンタクトホール内に配置された接着助長層を示す。 コンタクトホール内に形成された接着助長層の一部を示す。 接着助長層の生成のために使用されるスパッタチャンバを示す。 接着助長層を生成する際に実行される方法工程を示す。

Claims (17)

  1. コンタクトホール(20)充填する方法であって、
    不活性ガスのもとで、少なくとも1つのコンタクトホール(20)内に、窒化チタンを含む基底層(50)が堆積され、
    該基底層(50)堆積の後に、ガス状の窒素のもとで、該コンタクトホール(20)内に、窒化チタンを含む被覆層(54)が堆積され
    不活性ガスのもとで、該基底層が堆積されたという事実のために、該コンタクトホール底部の金属上には、いかなる窒化化合物も形成されず、
    被覆層(54)堆積の後に、該コンタクトホール(20)内にタングステンコンタクトホール充填材が堆積され
    該コンタクトホールの底部(24)では、該被覆層(54)の厚さ(D4)が、20nmより小さいことを特徴とする方法。
  2. 前記基底層(50)および/または前記被覆層(54)は、指向性スパッタリングによって堆積されることを特徴とする、請求項1に記載の方法。
  3. 前記基底層(50)堆積の後であって、かつ前記被覆層(54)堆積の前に、前記コンタクトホール(20)内に、好ましくは指向性スパッタリングによって、中間層(B3,B4)が堆積され該中間層の原子の少なくとも80%チタン原子であることを特徴とする、請求項1または2に記載の方法。
  4. 不活性ガスのもと前記中間層(52)の少なくとも1つの領域(B3,B4)は、スパッタリングターゲット(108)の窒化物フリーの表面から堆積されることを特徴とする、請求項に記載の方法。
  5. 前記基底層(50)スパッタリングのためスパッタリングターゲット表面(157)は、前記基底層(50)堆積の前に、窒素もとで、窒化されることを特徴とする、請求項2〜4のいずれか一項に記載の方法。
  6. 前記基底層(50)前記被覆層(54)同一のスパッタリングターゲット(108)を用いて生成されることを特徴とする、請求項2〜5のいずれか一項に記載の方法。
  7. 前記コンタクトホール(20)は、導電性接続部(14)にまで達するように誘電体層(18)に導入されることを特徴とする、請求項1〜6のいずれか一項に記載の方法。
  8. 複数のコンタクトホール(20)が前記誘電体層(18)同時にエッチング形成され、
    前記誘電体層(18)と前記接続部(14)との間に、好ましくは反射防止層である導電性補助層(16)が配置され
    該補助層(16)は、エッチングの際にストップ層として使用され前記誘電体層薄い場所は、該補助層(16)突き抜けが生じることを特徴とする、請求項7に記載の方法。
  9. 前記コンタクトホールの底部(24)では、前記基底層(50)の厚さ(D3)および前記中間層(52)の厚さ(D2)の合計が、5nmより小さいことを特徴とする、請求項3に記載の方法。
  10. 前記コンタクトホール(20)の直径は、1μmより小さ、および/または、該コンタクトホール(20)の深さは、500nmより大きいことを特徴とする、請求項1〜のいずれか一項に記載の方法。
  11. 少なくとも1つのコンタクトホール(20)を有する集積回路構造(10)であって、
    該少なくとも1つのコンタクトホール(20)内に、窒化チタンの基底層(50)および被覆層(54)が配置されており、
    基底層(50)は、アルミニウムあるいはアルミニウム合金接続部(14)に隣接該接続部(14)と該基底層(50)との間にはいかなる窒化アルミニウムも配置されず、
    コンタクトホール(20)はタングステン充填材を含み、
    該コンタクトホールの底部(24)では、該被覆層(54)の厚さ(D4)が、20nmより小さいことを特徴とする、集積回路構造。
  12. 前記基底層(50)と前記被覆層(54)との間に配置された中間層(52)において、該中間層の原子の少なくとも80%チタン原子であることを特徴とする、請求項11に記載の回路構造。
  13. 前記コンタクトホールの底部(24)では、前記基底層(50)の厚さ(D3)および前記中間層(52)の厚さ(D2)の合計が、5nmより小さいことを特徴とする、請求項12に記載の回路構造。
  14. 前記基底層(50)と前記被覆層(54)と前記中間層(52)とは、同一のスパッタリングターゲット(108)を用いて生成されることを特徴とする、請求項3〜5のいずれか一項に記載の方法。
  15. 前記接続部(14)は、アルミニウムまたはアルミニウム合金を主成分として含むことを特徴とする、請求項7に記載の方法。
  16. 前記コンタクトホール(20)の直径は、0.5μmであることを特徴とする、請求項10に記載の方法。
  17. 前記コンタクトホール(20)の深さは、1μmより大きいことを特徴とする、請求項10に記載の方法。
JP2004502346A 2002-04-29 2003-03-17 コンタクトホール充填方法 Expired - Fee Related JP3950889B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10219115A DE10219115A1 (de) 2002-04-29 2002-04-29 Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch
PCT/DE2003/000861 WO2003094225A1 (de) 2002-04-29 2003-03-17 Verfahren zum füllen eines kontaktlochs

Publications (2)

Publication Number Publication Date
JP2005528785A JP2005528785A (ja) 2005-09-22
JP3950889B2 true JP3950889B2 (ja) 2007-08-01

Family

ID=29224876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502346A Expired - Fee Related JP3950889B2 (ja) 2002-04-29 2003-03-17 コンタクトホール充填方法

Country Status (7)

Country Link
US (2) US7390737B2 (ja)
EP (1) EP1500133A1 (ja)
JP (1) JP3950889B2 (ja)
CN (1) CN100419994C (ja)
DE (1) DE10219115A1 (ja)
TW (1) TWI322482B (ja)
WO (1) WO2003094225A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US10975464B2 (en) * 2018-04-09 2021-04-13 International Business Machines Corporation Hard mask films with graded vertical concentration formed using reactive sputtering in a radio frequency deposition chamber

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121572C1 (ja) * 1991-06-29 1992-12-03 Fa. Ernst Siegling, 3000 Hannover, De
EP0598422B1 (en) * 1992-10-15 2000-09-13 Koninklijke Philips Electronics N.V. Method of forming a Ti and a TiN layer on a semiconductor body by a sputtering process, comprising an additional step of cleaning the target
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP3216345B2 (ja) * 1993-04-06 2001-10-09 ソニー株式会社 半導体装置及びその作製方法
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
KR950015602A (ko) * 1993-11-22 1995-06-17 모리시다 요이치 반도체 장치의 제조방법
IL113882A0 (en) * 1994-06-03 1995-08-31 Varian Associates Tin deposition method
JPH08107087A (ja) 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
DE69703851T2 (de) * 1996-02-26 2001-04-26 Applied Materials, Inc. Barriereschichten aus Titannitrid
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
US6028003A (en) * 1997-07-03 2000-02-22 Motorola, Inc. Method of forming an interconnect structure with a graded composition using a nitrided target
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US6410986B1 (en) * 1998-12-22 2002-06-25 Agere Systems Guardian Corp. Multi-layered titanium nitride barrier structure
US6316132B1 (en) * 1999-09-02 2001-11-13 Xilinx, Inc. Structure and method for preventing barrier failure
US6569751B1 (en) * 2000-07-17 2003-05-27 Lsi Logic Corporation Low via resistance system

Also Published As

Publication number Publication date
US20080136032A1 (en) 2008-06-12
WO2003094225A1 (de) 2003-11-13
TW200305974A (en) 2003-11-01
CN1650418A (zh) 2005-08-03
EP1500133A1 (de) 2005-01-26
CN100419994C (zh) 2008-09-17
US7390737B2 (en) 2008-06-24
US7825510B2 (en) 2010-11-02
TWI322482B (en) 2010-03-21
JP2005528785A (ja) 2005-09-22
DE10219115A1 (de) 2003-11-13
US20060024946A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
US5081064A (en) Method of forming electrical contact between interconnection layers located at different layer levels
US5486492A (en) Method of forming multilayered wiring structure in semiconductor device
JPH1174224A (ja) 銅用の改善されたタンタル含有バリア層
US6048788A (en) Method of fabricating metal plug
JP3408463B2 (ja) 半導体装置の製造方法
JPH1012729A (ja) 半導体装置の製造方法
JP3950889B2 (ja) コンタクトホール充填方法
US20060113676A1 (en) Semiconductor device and method of manufacture thereof
US20030186498A1 (en) Method for fabricating metal interconnection with reliability using ionized physical vapor deposition
JP2005228818A (ja) 半導体装置の製造方法
JP2003142424A (ja) 半導体ウェーハの相互接続構造に対するバリア層及びバリア層を堆積するための方法。
JPH09172017A (ja) 半導体装置の製造方法
US6245668B1 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
JP2000252359A (ja) 絶縁膜のエッチング方法および配線層の形成方法
JP2007251135A (ja) 半導体装置およびその製造方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
US20070026663A1 (en) A semiconductor device and method for manufacturing the semiconductor device
US20050181600A1 (en) Method of forming a semiconductor device having a Ti/TiN/Ti<002>/a1<111> laminate
JPH08139190A (ja) 半導体装置の製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
JP4290979B2 (ja) 半導体素子の多層金属配線形成方法
US6309963B1 (en) Method for manufacturing semiconductor device
JPH09237768A (ja) 半導体装置及びその製造方法
JP2024057514A (ja) 不揮発性スイッチング素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Ref document number: 3950889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees