JPH117264A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法Info
- Publication number
- JPH117264A JPH117264A JP10103702A JP10370298A JPH117264A JP H117264 A JPH117264 A JP H117264A JP 10103702 A JP10103702 A JP 10103702A JP 10370298 A JP10370298 A JP 10370298A JP H117264 A JPH117264 A JP H117264A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- frame
- period
- subframe
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
レイパネルの駆動方法を提供すること。 【解決手段】 1フレームの表示期間を複数のサブフレ
ームに分割し、各サブフレームを画素データに応じて走
査ライン毎に発光画素及び非発光画素を選択するアドレ
ス期間と発光画素を各サブフレームの重み付けに応じた
回数だけ発光させる維持放電期間とで構成して階調表示
を行うプラズマディスプレイパネルの駆動方法であっ
て、サブフレームを複数個連続して配置してサブフレー
ム群とし、サブフレーム群において最初のサブフレーム
のみアドレス期間に先だって全画素を初期化するリセッ
ト期間を設けたことを特徴とする。
Description
ディスプレイパネルの駆動方法に関する。
表示装置が要求され、各種の薄型の表示装置が提供され
ている。その1つにACPDPが知られている。係るA
CPDPは、列電極(アドレス電極)及び列電極と直交
し一対にて1行(1走査ライン)を構成する行電極対
(維持電極対)を備えており、これら列電極及び行電極
対各々は放電空間に対して誘電体層で覆われており、列
電極及び行電極対の各交点に放電セルが形成されてい
る。
して1フレーム(1フィールド)の表示期間を、nビッ
トの表示データ(画素データ)の各ビット桁の重み付け
に対応した時間だけ発光するn個のサブフレーム(サブ
フィールド)に分割して表示する方法(いわゆるサブフ
レーム法)がある。このサブフレーム法とは、図16に
示すように、例えば表示データが8ビットの場合、1フ
レームの表示期間をSF0、SF1、SF2、・・・、
SF7なる8個のサブフレームに分割する。この際、各
サブフレームSF0〜SF7では、例えば、順に1回、
2回、4回、8回、16回、32回、64回、128回
の維持放電発光が行われる。
期間、アドレス期間、維持放電期間及び壁電荷消去期間
とからなり、図17に示すように、各種駆動パルスが印
加される。図において、まず、負極性のリセットパルス
RPxを全ての行電極X1〜Xjに印加すると同時に、
正極性のリセットパルスRPyを全ての行電極Y1〜Y
jの各々に印加する。係るリセットパルスの印加によ
り、全ての放電セルに放電が生じ、荷電粒子が発生し、
放電終了後各放電セルに壁電荷が蓄積形成される(一斉
リセット期間)。
データパルスDP1〜DPkを順次、列電極A1〜Ak
に印加する。この表示データパルスDP1〜DPk各々
の印加タイミングに同期して走査パルス(選択消去パル
ス)SPを行電極Y1〜Yjへ順次印加して行く。この
際、係る表示データパルスDP及び走査パルスSPが各
々列電極及び行電極に同時に印加された放電セル(消灯
画素、消灯セル)にのみ放電が生じ上記一斉リセット期
間にて形成された壁電荷が消去される。一方、走査パル
スSPが印加されたものの表示データパルスDPが印加
されない放電セル(点灯画素、点灯セル)では上記の如
き放電は生じないので上記一斉リセット期間にて形成さ
れた壁電荷はそのまま残留する。このように各放電セル
の壁電荷は、表示データに応じて選択的に消去され、点
灯画素及び消灯画素が選択される(アドレス期間)。
電極X1〜Xjの各々に印加すると共に放電維持パルス
IPxの印加タイミングとはずれたタイミングにて正極
性の放電維持パルスIPyを行電極Y1〜Yjの各々に
印加する。このように放電維持パルスIPx、IPyが
交互に行電極対に印加され、壁電荷が残留している放電
セル(点灯画素)は放電発光を繰り返す一方壁電荷が消
滅した放電セル(消灯画素)は放電発光しない(維持放
電期間)。次に、全ての行電極Y1〜Yjに一斉に消去
パルスEPを印加して全放電セルの壁電荷を消去する
(壁電荷消去期間)。
ス期間、維持放電期間、壁電荷消去期間を1つの表示サ
イクル(1サブフレーム)として、これを繰り返し行う
ことにより、画像表示が行われる。
去アドレス法を用いた場合、各サブフレームの始めに全
放電セルに対してリセット放電を生じさせ壁電荷を蓄積
するリセット期間を設ける必要がある。例えば、8ビッ
トの表示データの場合、最低8回のリセット放電が必要
となる。このリセット放電は比較的に強い放電であり、
また、階調表示に直接関係ない放電であるためにコント
ラストを低下させる原因となっていた。本発明は、上述
の事情に鑑みてなされたものであり、コントラストを向
上させたプラズマディスプレイパネルの駆動方法を提供
することを目的とする。
1フレームの表示期間を複数のサブフレームに分割し、
各サブフレームを画素データに応じて走査ライン毎に発
光画素及び非発光画素を選択するアドレス期間と発光画
素を各サブフレームの重み付けに応じた回数だけ発光さ
せる維持放電期間とで構成して階調表示を行うプラズマ
ディスプレイパネルの駆動方法であって、サブフレーム
を複数個連続して配置してサブフレーム群とし、サブフ
レーム群において最初のサブフレームのみアドレス期間
に先だって全画素を初期化するリセット期間を設けたこ
とを特徴とする。
ラズマディスプレイパネルの駆動方法において、リセッ
ト期間において、全画素に一旦壁電荷を形成し、前記サ
ブフレーム群内のいずれか1のアドレス期間においての
み前記画素データに応じて各画素の壁電荷を選択的に消
去することを特徴とする。
ラズマディスプレイパネルの駆動方法であって、サブフ
レーム群内のリセット期間において全画素に一旦壁電荷
を形成した後全画素の壁電荷を消去し、サブフレーム群
内の各アドレス期間において画素データに応じて各画素
の壁電荷を選択的に形成し、サブフレーム群内の各維持
放電期間の直後に発光画素の壁電荷を消去する全面消去
期間を設けたことを特徴とする。
いずれかに記載のプラズマディスプレイパネルの駆動方
法であって、サブフレーム群内の最初のサブフレーム
は、重み付けが小さいサブフレームからなり、最初のサ
ブフレームの続くサブフレームは、重み付けが大きいサ
ブフレームからなることを特徴とする。
いずれかに記載のプラズマディスプレイパネルの駆動方
法であって、サブフレーム群内の所定の少なくとも2つ
のサブフレームは、重み付けの大きいサブフレームを分
割した少なくとも2つの分割サブフレームを含むことを
特徴とする。
いずれかに記載のプラズマディスプレイパネルの駆動方
法において、ブロック内の所定の少なくとも2つのサブ
フレームは、重み付けの大きいサブフレームを分割した
少なくとも2つの分割サブフレームを含むことを特徴と
する。
いずれかに記載のプラズマディスプレイパネルの駆動方
法であって、画素データをnビットとし、1フレームの
表示期間をn個のサブフレームに分割し、サブフレーム
群を、維持放電期間の発光回数がL・2k の第1サブフ
レームとL・(2m −2k )の第2サブフレームとをこ
の順に配置したものとし、輝度レベルが2m 未満のとき
第1サブフレームのみを選択的に点灯状態とし、輝度レ
ベルが2m 以上のとき第1及び第2のサブフレームの両
方を点灯状態とすることを特徴とする。
分割し、各サブフレームを画素データに応じて走査ライ
ン毎に発光画素及び非発光画素を選択するアドレス期間
と発光画素を各サブフレームの重み付けに応じた回数だ
け発光させる維持放電期間とで構成して階調表示を行う
プラズマディスプレイパネルの駆動方法であって、サブ
フレームを複数個連続して配置してサブフレーム群と
し、サブフレーム群において最初のサブフレームのみア
ドレス期間に先だって全画素を初期化するリセット期間
を設けたことにより、1回のリセット放電で少なくとも
2回のアドレス動作を行い、リセット放電の回数を低減
することができる。
表示期間をn個のサブフレームに分割し、サブフレーム
群を、維持放電期間の発光回数がL・2k の第1サブフ
レームとL・(2m −2k )の第2サブフレームとをこ
の順に配置したものとし、輝度レベルが2m 未満のとき
第1サブフレームのみを選択的に点灯状態とし、輝度レ
ベルが2m 以上のとき第1及び第2のサブフレームの両
方を点灯状態とすることにより、高輝度部のビット数を
減らし、1回のリセット放電により少なくとも2回のア
ドレス動作(選択動作)が可能となる。
るプラズマディスプレイパネルの駆動方法で駆動される
3電極構造の反射型ACPDPの構造図であり、図に基
づいて説明する。図に示されるように放電空間7を介し
て対向配置された一対のガラス基板1、2の表示面側の
ガラス基板1の内面に互いに平行に隣接配置された一対
の行電極(維持電極)X、Y、行電極X、Yを覆う壁電
荷形成用の誘電体層5、誘電体層5を覆うMgOからな
る保護層6がそれぞれ設けられている。尚、行電極X、
Yは、それぞれ幅の広い帯状の透明導電膜からなる透明
電極4とその導電性を補うために積層された幅の狭い帯
状の金属膜からなるバス電極(金属電極)3とから構成
されている。
電極X、Yと交差する方向に設けられ、放電空間7を区
画する障壁10、各障壁10間のガラス基板2上に行電
極X、Yと交差する方向に配列された列電極(アドレス
電極)A及び各列電極、障壁10の側面を覆う所定の発
光色の蛍光体層8がそれぞれ設けられている。そして、
放電空間7にはネオンに少量のキセノンを混合した放電
ガスが封入されている。上記の列電極及び行電極対の各
交点において放電セル(画素)が形成される。
法にてパネル駆動を行う駆動装置の構成を示す図であ
る。A/D変換器12は、入力された映像信号を制御回
路13から供給されるクロック信号に応じてサンプリン
グすることにより、1画素に対応したnビット(nは整
数で2≦n)の画素データ(表示データ)Dを得、これ
を順次ビット数低減回路14に供給する。輝度レベル検
出回路19は、A/D変換器12から供給される画素デ
ータの輝度レベルを検出して輝度レベル検出信号を制御
回路13に供給する。例えば、画素データが5ビットの
場合、画素データが輝度レベル0〜15の範囲内かまた
は輝度レベル16〜31内かを検出して輝度レベル検出
信号を制御回路13に供給する。
から供給される輝度レベル検出信号に応答してビット数
低減を制御する制御信号、変換画素データHDの生成を
制御する選択信号を発生して、これらをビット数低減回
路14、画像データ処理回路15に供給する。ビット数
低減回路14は、制御回路13から供給される制御信号
に応じてnビットの画素データDをn−iビット(iは
整数で1<i<n)のビット数変換画素データBDに変
換してビット数を低減する。例えば、画素データが5ビ
ットの場合、輝度レベル0〜15では最上位ビットを除
く下位4ビットを抽出し(図4参照)、また輝度レベル
16〜31では、最下位ビットを除く上位4ビットを抽
出して(図5参照)、5ビットのデータを4ビットのデ
ータに変換し、これをビット数変換画素データBDとし
て出力している。
から供給されるクロック信号、選択信号に応じてデータ
処理を行うデータ変換回路から構成される。画像データ
処理回路15は、ビット数変換画素データBDを後述す
るようにデータ変換して変換画素データHDを生成し、
これをフレームメモリ16に供給する。フレームメモリ
16は、制御回路13から供給される書き込み制御信号
に応じて画像データ処理回路15から出力される画素デ
ータを順次書込む。さらにフレームメモリ16は、書込
まれた画素データを制御回路13から供給される読み出
し制御信号に応じて読み出し、これを列電極ドライバ1
7に供給する。ここで、フレームメモリ16から、サブ
フレームの表示順に従って各サブフレームに対応するビ
ットデータが順次読み出される。
同期信号に応じてリセットタイミング信号、走査タイミ
ング信号、維持タイミング信号、消去タイミング信号を
発生し、リセットタイミング信号、走査タイミング信
号、維持タイミング信号、消去タイミング信号を行電極
ドライバ18a(X電極ドライバ)に、またリセットタ
イミング信号、維持タイミング信号を行電極ドライバ1
8b(Y電極ドライバ)に供給する。行電極ドライバ1
8a(X電極ドライバ)は、上記各種のタイミング信号
に応じて、全放電セルの壁電荷量を一斉に初期化するた
めのリセットパルスRPx、画素データに応じて壁電荷
を選択的に消去し点灯画素(セル)及び消灯画素(セ
ル)を選択するための走査パルス(選択消去パルス)S
P、点灯画素及び消灯画素を維持する(即ち、放電発光
状態を維持する)ための維持パルスIPx、全放電セル
の壁電荷を消去するための消去パルスEPを発生し、こ
れらを行電極X1〜Xjに供給する。この際、走査パル
スは、行電極X1から行電極Xjへと順次走査にて印加
されて行く。
は、上記各種のタイミング信号に応じて、全放電セルの
壁電荷量を一斉に初期化するためのリセットパルスRP
y、点灯画素及び消灯画素を維持する(即ち、放電発光
状態を維持する)ための維持パルスIPyをY電極Y1
〜Yjに供給する。この際、Y電極Y1〜Y2nには同
一タイミングでリセットパルスRPy、維持パルスIP
yがそれぞれ印加される。列電極ドライバ17は、上記
フレームメモリ16から順次供給される各サブフレーム
に対応するビットデータ(画素駆動データ)の論理値
「1」及び「0」に対応した電圧値を有する表示データ
パルスDPを発生してPDP11の列電極A1〜Akに
供給する。
内部構成を示す図である。図において、第1変換回路4
1は、ビット数低減回路14から供給される例えば4ビ
ットのビット数変換画素データBDを図4に示す如き第
1変換テーブルに基づいて5ビットの画素データに変換
し、これを変換画素データAとしてセレクタ43に供給
する。一方、第2変換回路42は、ビット数低減回路1
4から供給される例えば4ビットのビット数変換画素デ
ータBDを図5に示す如き第2変換テーブルに基づいて
5ビットの画素データに変換し、これを変換画素データ
Bとしてセレクタ43に供給する。
変換画素データBを制御回路13から供給される選択信
号に応じた変換画素データを選択し、これを変換画素デ
ータHDとして出力する。即ち、セレクタ43は、画素
データDが輝度レベル0〜15では変換画素データAを
選択し、また輝度レベル16〜31では、変換画素デー
タBを選択して出力する。図4及び図5の変換画素デー
タA、Bの各ビットの論理値「0」は、非選択(消去、
消灯)、論理値「1」は、選択(非消去、点灯)を示す
ものであり、1フレームの表示期間内の各サブフレーム
の構成は、図6に示すようになる。
6に示すように1フレームの表示期間を、輝度比が20
=1,21 =2,22 =4,23 =8,24 −20 =1
5の5個のサブフレームSF0〜SF4に分割し、発光
回数がL・2k =1・20 =1(L=1,k=0)のサ
ブフレームSF0と発光回数がL・(2m −2k )=1
・(24 −20 )=15(L=1,k=0,m=4)の
サブフレームSF4とを連続して配置してサブフレーム
群としている。そして、図4に示すように輝度レベルが
2m =16(m=4)未満では、SF0のみが選択的に
点灯状態となり、図5に示すように輝度レベルが2m =
16(m=4)以上ではSF0及びSF4の両方が点灯
状態となる。尚、k、m、n、Lは、整数で、0≦k<
m<n、L≦lである。このように、画素データが5ビ
ットの場合、輝度レベル0〜15では下位4ビットを用
い(図4参照)、また輝度レベル16〜31では、上位
4ビットを用いることにより(図5参照)、輝度レベル
1と輝度レベル16は同時に点灯しないのでサブフレー
ムSF0とサブフレームSF4を隣接配置し、1ブロッ
クにまとめている。即ち、輝度レベル0〜15の放電セ
ルでは、サブフレームSF4が必ず消灯状態となり、輝
度レベル16〜31の放電セルでは、サブフレームSF
0とサブフレームSF4が必ず点灯状態となる。
は、行電極対X、YにリセットパルスRPx、RPyを
印加して全放電セルにリセット放電を生じさせ一旦壁電
荷を形成するリセット期間と表示データに対応した表示
データパルスDPを列電極Aに印加すると共にこの表示
データパルスDPの印加タイミングに同期して走査パル
ス(選択消去パルス)SPを行電極Yへ順次印加し、表
示データに応じて各放電セルの壁電荷を選択的に消去し
て点灯セルと消灯セルを選択するアドレス期間と放電維
持パルスIPx、IPyを交互に行電極対X、Yに印加
し、点灯セルと消灯セルを維持する維持放電期間とで構
成し、最初のサブフレームSF0に続くサブフレームS
F4を、アドレス期間と維持放電期間と全放電セルの壁
電荷を一斉に消去する壁電荷消去期間とで構成している
(図7参照)。
は、例えば、順に1回、2回、4回、8回、15回の維
持放電発光が行われる。このように、1ブロック内の最
初のサブフレームSF0に続くサブフレームSF4のア
ドレス期間で選択動作(点灯セル、消灯セルの選択動
作)が行われる放電セルは、必ず最初のサブフレームS
F0のアドレス期間で選択(非消去)されて維持放電期
間で点灯状態となっている。この最初のサブフレームS
F0のアドレス期間で選択(非消去)された放電セルに
は、維持放電期間が終了した時点で壁電荷が残留してお
り、この残留壁電荷を用いて1ブロック内の最初のサブ
フレームSF0に続くサブフレームSF4のアドレス期
間で選択動作を行うことができる。
ムSF1、SF2、SF3は、リセット期間、アドレス
期間、維持放電期間、壁電荷消去期間から構成されてい
る。上記のように、表示データが5ビット、5サブフレ
ームで高輝度部を4ビットにした場合、リセット放電の
回数は4回となる。このように、高輝度部のビット数を
減らすと共に少なくとも2つのサブフレームでリセット
期間を共用する(即ち、1回のリセット放電で少なくと
も2回の選択動作を行う)ことにより、ビット数減少に
よる階調劣化が目立ち易い低輝度部ではビット数を減ら
さずにリセット放電の回数を低減できる。尚、高輝度部
では、ビット数が減るが階調劣化は目立ち難い。
法に依る、8ビットの表示データを用いて256階調表
示する場合の1フレーム内の各サブフレーム構成図であ
る。表示データが8ビットの場合、1フレームの表示期
間を、輝度比が20 =1,21 =2,22 =4,23 =
8,24 =16,25 =32,(26 −20 )=63,
(27 −21 )=126の8個のサブフレームSF0〜
SF7に分割し、発光回数がL・2k =1・20 =1
(L=1,k=0)のサブフレームSF0と発光回数が
L・(2m −2k )=1・(26 −20 )=63(L=
1,k=0,m=6)のサブフレームSF6とを連続し
て配置してサブフレーム群とし、また、発光回数がL・
2k =1・21 =1(L=1,k=1)のサブフレーム
SF1と発光回数がL・(2m −2k )=1・(27 −
21 )=63(L=1,k=1,m=7)のサブフレー
ムSF7とを連続して配置してサブフレーム群としてい
る。そして、輝度レベルが2m =64(m=6)未満で
は、SF0及びSF1が選択的に点灯状態となり、輝度
レベルが2m =64(m=6)以上ではSF0及びSF
6の両方が点灯状態となる。また、輝度レベルが64以
上で2m =128(m=7)未満では、SF1が選択的
に点灯状態となり、輝度レベルが128以上ではSF1
及びSF7の両方が点灯状態となる。このように、重み
付けの小さい順にSF0、SF1、SF2、……、SF
7なる8個のサブフレームに分割する一方、輝度レベル
(階調)0〜63の範囲では、下位6ビットを用い、輝
度レベル(階調)64〜127の範囲では、最上位ビッ
ト及び最下位ビットを除いた6ビットを用い、輝度レベ
ル(階調)128〜255の範囲では、下位2ビットを
除いた上位6ビットを用いる。即ち、データ値(輝度レ
ベル)が桁上がりする毎に下位ビットを1ビットずつ減
らすようにして高輝度部のビット数を減らしている。
4、輝度レベル2と輝度レベル128は、それぞれ同時
に点灯しないので、SF0とSF6、SF1とSF7を
それぞれ隣接配置させて1ブロックにまとめている。各
ブロックの最初のサブフレームSF0、SF1は、行電
極対X、YにリセットパルスRPx、RPyを印加して
全放電セルにリセット放電を生じさせ一旦壁電荷を形成
するリセット期間と表示データに対応した表示データパ
ルスDPを列電極Aに印加すると共にこの表示データパ
ルスDP各々の印加タイミングに同期して走査パルス
(選択消去パルス)SPを行電極Yへ順次印加し、表示
データに応じて各放電セルの壁電荷を選択的に消去して
点灯セルと消灯セルを選択するアドレス期間と放電維持
パルスを交互に行電極対X、Yに印加して点灯セルと消
灯セルを維持する維持放電期間とで構成し、最初のサブ
フレームSF0、SF1に続くサブフレームSF6、S
F7を、アドレス期間と維持放電期間と壁電荷を消去す
る壁電荷消去期間とで構成している。
F0ではアドレス期間で選択(非消去)されて点灯セ
ル、輝度レベルが64の場合、SF0ではアドレス期間
で選択(非消去)されて点灯セル、SF6ではアドレス
期間で選択(非消去)されて点灯セル、輝度レベル2の
場合、SF1ではアドレス期間で選択(非消去)されて
点灯セル、輝度レベル128の場合、SF1ではアドレ
ス期間で選択(非消去)されて点灯セル、SF7ではア
ドレス期間で選択(非消去)されて点灯セルとなる。
群)内の最初のサブフレームSF0、SF1に続くサブ
フレームSF6、SF7のアドレス期間で選択動作(点
灯セル、消灯セルの選択動作)が行われる放電セルは、
必ず最初のサブフレームSF0、SF1のアドレス期間
で選択(非消去)されて維持放電期間で点灯状態となっ
ている。この最初のサブフレームSF0、SF1のアド
レス期間で選択(非消去)された放電セルには、維持放
電期間が終了した時点で壁電荷が残留しており、この残
留壁電荷を用いて1ブロック内の最初のサブフレームS
F0、SF1に続くサブフレームSF6、SF7のアド
レス期間で選択動作を行うことができる。
0、SF1のアドレス期間で非選択(消去)されて次の
サブフレームSF6、SF7のアドレス期間で選択(非
消去)されることはない。尚、ブロック化されていない
各サブフレームSF2、SF3、SF4、SF5は、リ
セット期間、アドレス期間、維持放電期間、壁電荷消去
期間から構成されている。上記のように、表示データが
8ビット、8サブフレームで高輝度部を6ビットにした
場合、リセット放電の回数は6回となる。
と共に少なくとも2つのサブフレームでリセット期間を
共用する(即ち、1回のリセット放電で少なくとも2回
の選択動作を行う)ことにより、ビット数減少による階
調劣化が目立ち易い低輝度部ではビット数を減らさずに
リセット放電の回数を低減できる。高輝度部では、ビッ
ト数が減るが階調劣化は目立ち難い。
法に依る、8ビットの表示データを用いて256階調表
示する際、偽輪郭対策のために上位4ビットに対応する
重み付けの大きい4つのサブフレームをそれぞれ2分割
して12サブフレームで階調表示を行う場合の1フレー
ム内の各サブフレーム構成図である。この場合、サブフ
レームSF4a、SF4bのアドレス期間で非選択(消
去)されてサブフレームSF7a、SF7bのアドレス
期間で選択(非消去)されることがないような発光パタ
ーンを設定することが可能なので、SF4aとSF7
a、SF4bとSF7bをそれぞれ隣接配置させて1ブ
ロックにまとめることができる。
a、SF4bは、行電極対にリセットパルスを印加して
全放電セルにリセット放電を生じさせ一旦壁電荷を形成
するリセット期間と表示データに対応した表示データパ
ルスを列電極に印加すると共にこの表示データパルス各
々の印加タイミングに同期して走査パルス(選択消去パ
ルス)を一方の行電極へ順次印加し、表示データに応じ
て各放電セルの壁電荷を選択的に消去して点灯セルと消
灯セルを選択するアドレス期間と放電維持パルスを交互
に行電極対に印加して点灯セルと消灯セルを維持する維
持放電期間とで構成し、最初のサブフレームSF4a、
SF4bに続くサブフレームSF7a、SF7bを、ア
ドレス期間と維持放電期間と全放電セルの壁電荷を一斉
に消去する壁電荷消去期間とで構成している。
ームは、リセット期間、アドレス期間、維持放電期間、
壁電荷消去期間から構成されている。このように、1ブ
ロック内の最初のサブフレームSF4a、SF4bに続
くサブフレームSF7a、SF7bのアドレス期間で選
択(非消去)される放電セルは、必ず最初のサブフレー
ムSF4a、SF4bのアドレス期間で選択(非消去)
されて維持放電期間で点灯状態となっている。この最初
のサブフレームSF4a、SF4bのアドレス期間で選
択(非消去)された放電セルには、維持放電期間が終了
した時点で壁電荷が残留しており、この残留壁電荷を用
いて1ブロック内の最初のサブフレームSF4a、SF
4bに続くサブフレームSF7a、SF7bのアドレス
期間で選択動作を行うことができる。
ムでリセット期間を共用する(即ち、1回のリセット放
電で少なくとも2回の選択動作を行う)ことにより12
個のサブフレームに対してリセット放電の回数を10回
に減らすことができる。
方法に依る、8ビットの表示データを用いて256階調
表示する際、偽輪郭対策のために上位4ビットに対応す
る重み付けの大きい4つのサブフレームをそれぞれ2分
割して12サブフレームで階調表示を行う場合の1フレ
ーム内の各サブフレーム構成図である。上述の第3の実
施形態との相違は、高輝度部を6ビットに制限した点で
あり、輝度レベル(階調)0〜63の範囲では、下位6
ビットを用い、輝度レベル(階調)64〜127の範囲
では、最上位ビット及び最下位ビットを除いた6ビット
を用い、輝度レベル(階調)128〜255の範囲で
は、下位2ビットを除いた上位6ビットを用いる。
する毎に下位ビットを1ビットずつ減らすようにして高
輝度部のビット数を減らしている。ここで、SF0とS
F6a、SF1とSF6bをそれぞれ隣接配置させて1
ブロックにまとめている。このように、高輝度部のビッ
ト数を6ビットに減らすと共に少なくとも2つのサブフ
レームでリセット期間を共用する(即ち、1回のリセッ
ト放電で2回の選択動作を行う)ことにより、ビット数
減少による階調劣化が目立ち易い低輝度部ではビット数
を減らさずにリセット放電の回数を8回に減らすことが
できる。
方法に依る、8ビットの表示データを用いて256階調
表示する際、偽輪郭低減効果を向上させるために最上位
ビットを除く上位3ビットに対応するサブフレームSF
4、SF5、SF6をそれぞれ2分割し、最上位ビット
に対応するサブフレームSF7を4分割して14サブフ
レームで階調表示を行う場合の1フレーム内の各サブフ
レーム構成図である。この場合、分割サブフレームSF
7aと分割サブフレームSF7b、分割サブフレームS
F7cと分割サブフレームSF7dは、同時に選択(非
消去)されるので、SF7aとSF7a、SF7cとS
F7dをそれぞれ隣接配置させて1ブロックにまとめる
ことができる。
ムでリセット期間を共用する(即ち、1回のリセット放
電で2回の選択動作を行う)ことにより、14個のサブ
フレームに対してリセット放電の回数を12回に減らす
ことができる。
方法に依る、8ビットの表示データを用いて256階調
表示する際、偽輪郭対策のために上位4ビットに対応す
る重み付けの大きい4つのサブフレームをそれぞれ2分
割して12サブフレームで階調表示を行う場合の1フレ
ーム内の各サブフレーム構成図である。図9との相違点
は、1フレーム内のサブフレームの配列を変えた点にあ
る。即ち、重み付けの小さいサブフレームSF2、SF
3を中央に配置し、これを中心にして分割サブフレーム
SF7a、SF7b、SF6a、SF6b、SF5a、
SF5bを重み付けの大きい順に対称的に配列してい
る。
方法に依る、8ビットの表示データを用いて256階調
表示する際、偽輪郭対策のために上位4ビットに対応す
る重み付けの大きい4つのサブフレームをそれぞれ2分
割して12サブフレームで階調表示を行う場合の1フレ
ーム内の各サブフレーム構成図である。図10との相違
点は、1フレーム内のサブフレームの配列を変えた点に
ある。即ち、重み付けの小さいサブフレームSF2、S
F3を中央に配置し、これを中心にして分割サブフレー
ムSF7a、SF7b、SF6a、SF6b、SF5
a、SF5bを重み付けの大きい順に対称的に配列して
いる。
方法に依る、8ビットの表示データを用いて256階調
表示する際、偽輪郭低減効果を向上させるために最上位
ビットを除く上位3ビットに対応するサブフレームSF
4、SF5、SF6をそれぞれ2分割し、最上位ビット
に対応するサブフレームSF7を4分割して14サブフ
レームで階調表示を行う場合の1フレーム内の各サブフ
レーム構成図である。
7a、SF7bをさらに2分割し、SF4aとSF7a
1とSF7a2、SF4bとSF7b1とSF7b2を
それぞれ1ブロックにまとめている点である。この場
合、3つのサブフレームでリセット期間を共用する(即
ち、1回のリセット放電で3回の選択動作を行う)こと
により、14個のサブフレームに対してリセット放電の
回数を8回に減らすことができる。
去アドレス法に適用した例を示したが選択書込みアドレ
ス法に適用しても同様に不要な放電の回数を減らしコン
トラストを向上させることができる。図15は、選択書
込みアドレス法に適用した場合の1フレーム期間内の各
サブフレームの構成の一例を示す。ここで、第1の実施
形態の場合と同様に画素データを5ビットとし、輝度レ
ベル0〜15では下位4ビットを用い、輝度レベル16
〜31では上位4ビットを用い、維持放電期間の発光回
数が1のサブフレームSF0と維持放電期間の発光回数
が15のサブフレームSF4を隣接配置し、1ブロック
にまとめている。そして、図4、図5と同様に輝度レベ
ル0〜15の放電セルでは、サブフレームSF4が必ず
消灯状態となり、輝度レベル16〜31の放電セルで
は、サブフレームSF0とサブフレームSF4の双方が
必ず点灯状態となる。
は、行電極対に書込みパルスを印加して全放電セルを放
電発光させ壁電荷を形成する全面書込み期間と、行電極
対に形成された壁電荷と同一極性の消去パルスを印加し
て全放電セルを放電発光させ壁電荷を消去する第1全面
消去期間と、表示データに対応した表示データパルス
(画素データパルス)を列電極に印加すると共に行電極
対の一方に操作パルス(選択書込みパルス)を印加して
選択書込み放電を生じさせ各放電セルに壁電荷を選択的
に形成して点灯セルと消去セルを選択するアドレス期間
と、放電維持パルスを交互に行電極対に印加して点灯セ
ルを維持放電発光させ点灯セルと消去セルを維持する維
持放電期間と、行電極対に形成された壁電荷と同一極性
の消去パルスを印加して点灯放電セルを放電発光させる
壁電荷を消去する第2全面消去期間とで構成し、最初の
サブフレームSF0に続くサブフレームSF4は、アド
レス期間と維持放電期間とで構成している。
レームSF0に続くサブフレームSF4のアドレス期間
で選択動作(点灯セル、消灯セルの選択動作)が行われ
る放電セルは、必ず最初のサブフレームSF0のアドレ
ス期間で選択(非消去)されて維持放電期間で点灯状態
となっている。この最初のサブフレームSF0のアドレ
ス期間で選択動作が行われる放電セルには、維持放電期
間が終了した時点で壁電荷が蓄積されており、この壁電
荷を用いて続く第2全面消去期間で放電発光させ壁電荷
を消去することにより、放電空間内にプライミング粒子
を増加させ、最初のサブフレームSF0に続くサブフレ
ームSF4のアドレス期間における選択書込み放電を生
じやすくすることができる。
各SF1、SF2、SF3は、全面書込み期間、第1全
面消去期間、アドレス期間、放電維持期間から構成され
ている。このように、表示データを5ビットとし、5サ
ブフレームで高輝度部を4ビットにした場合は、全面書
込み期間(全面書込み放電)を5回から4回に低減する
ことができる。
同様に、輝度レベル0〜63では、下位6ビットを用
い、輝度レベル64〜127では、最上位ビット及び最
下位ビットを除いた6ビットを用い、輝度レベル64〜
127では、下位2ビットを除いた上位6ビットを用
い、SF0とSF6、SF1とSF7をそれぞれ隣接配
置させて1ブロックとし、各ブロック内の最初のサブフ
レームSF0とSF1を全面書込み期間、第1全面消去
期間、アドレス期間、維持放電期間及び第2全面消去期
間で構成し、ブロック内の最初のサブフレームに続くサ
ブフレームSF6とSF7をアドレス期間、維持放電期
間で構成するようにしても良い。また、上述の第3乃至
第8の実施形態においても、同様にブロック内の最初の
サブフレームを全面書込み期間、第1全面消去期間、ア
ドレス期間、維持放電期間及び第2全面消去期間で構成
し、ブロック内の最初のサブフレームに続くサブフレー
ムをアドレス期間、維持放電期間で構成するようにして
も良い。
用する(即ち、1回のリセット放電で複数回の選択動作
を行う)ことにより、リセット放電の回数を低減できる
ことから、プラズマディスプレイパネルのコントラスト
を向上させることができる。
イパネルの駆動方法で駆動される3電極構造の反射型A
CPDPの構造図。
を行う駆動装置の構成図。
ットの画素データに変換した時の第1変換テーブルを示
す図。
ットの画素データに変換した時の第2変換テーブルを示
す図。
成を示す図。
駆動を行う際にPDPに印加される各駆動パルスの印加
タイミングを示す図。
ビットの表示データを用いて256階調表示する場合の
1フレーム内の各サブフレーム構成図。
ビットの表示データを用いて256階調表示する場合の
1フレーム内の各サブフレーム構成図。
8ビットの表示データを用いて256階調表示する場合
の1フレーム内の各サブフレーム構成図。
8ビットの表示データを用いて256階調表示する場合
の1フレーム内の各サブフレーム構成図。
8ビットの表示データを用いて256階調表示する場合
の1フレーム内の各サブフレーム構成図。
8ビットの表示データを用いて256階調表示する場合
の1フレーム内の各サブフレーム構成図。
8ビットの表示データを用いて256階調表示する場合
の1フレーム内の各サブフレーム構成図。
レーム期間内の各サブフレームの構成の一例を示す図。
1フレームの表示期間を8つのサブフレームに分割した
ときの各サブフレーム構成図。
パルスの印加タイミングを示した図。
Claims (7)
- 【請求項1】 1フレームの表示期間を複数のサブフレ
ームに分割し、各サブフレームを画素データに応じて走
査ライン毎に発光画素及び非発光画素を選択するアドレ
ス期間と前記発光画素を前記各サブフレームの重み付け
に応じた回数だけ発光させる維持放電期間とで構成して
階調表示を行うプラズマディスプレイパネルの駆動方法
であって、 前記サブフレームを複数個連続して配置してサブフレー
ム群とし、前記サブフレーム群において最初のサブフレ
ームのみ前記アドレス期間に先だって全画素を初期化す
るリセット期間を設けたことを特徴とするプラズマディ
スプレイパネルの駆動方法。 - 【請求項2】 前記リセット期間において、全画素に一
旦壁電荷を形成し、前記サブフレーム群内のいずれか1
のアドレス期間においてのみ前記画素データに応じて各
画素の壁電荷を選択的に消去することを特徴とする請求
項1記載のプラズマディスプレイパネルの駆動方法。 - 【請求項3】 前記サブフレーム群内の前記リセット期
間において全画素に一旦壁電荷を形成した後前記全画素
の壁電荷を消去し、前記サブフレーム群内の各アドレス
期間において前記画素データに応じて各画素の壁電荷を
選択的に形成し、前記サブフレーム群内の各維持放電期
間の直後に発光画素の壁電荷を消去する全面消去期間を
設けたことを特徴とする請求項1記載のプラズマディス
プレイパネルの駆動方法。 - 【請求項4】 前記サブフレーム群内の最初のサブフレ
ームは、重み付けが小さいサブフレームからなり、前記
最初のサブフレームの続くサブフレームは、重み付けが
大きいサブフレームからなることを特徴とする請求項1
乃至3のいずれかに記載のプラズマディスプレイパネル
の駆動方法。 - 【請求項5】 前記サブフレーム群内の最初のサブフレ
ームは、重み付けが最も大きいサブフレームを含む重み
付けの大きい複数のサブフレームを分割した分割サブフ
レームの内の重み付けが最も小さい分割サブフレームか
らなり、前記ブロック内の最初のサブフレームの続くサ
ブフレームは、重み付けが最も大きい分割サブフレーム
の内の1つを含むことを特徴とする請求項1乃至3のい
ずれかに記載のプラズマディスプレイパネルの駆動方
法。 - 【請求項6】 前記サブフレーム群内の所定の少なくと
も2つのサブフレームは、重み付けの大きいサブフレー
ムを分割した少なくとも2つの分割サブフレームを含む
ことを特徴とする請求項1乃至3のいずれかに記載のプ
ラズマディスプレイパネルの駆動方法。 - 【請求項7】 前記画素データをnビットとし、前記1
フレームの表示期間をn個のサブフレームに分割し、前
記サブフレーム群を、前記維持放電期間の発光回数がL
・2k の第1サブフレームとL・(2m −2k )の第2
サブフレームとをこの順に配置したものとし、輝度レベ
ルが2m未満のとき前記第1サブフレームのみを選択的
に点灯状態とし、輝度レベルが2m以上のとき前記第1
及び第2のサブフレームの両方を点灯状態とすることを
特徴とする請求項1乃至4のいずれかに記載のプラズマ
ディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10370298A JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-123539 | 1997-04-26 | ||
JP12353997 | 1997-04-26 | ||
JP10370298A JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH117264A true JPH117264A (ja) | 1999-01-12 |
JP3591623B2 JP3591623B2 (ja) | 2004-11-24 |
Family
ID=26444310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10370298A Expired - Fee Related JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591623B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002101706A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel display and its driving method |
KR100433064B1 (ko) * | 2000-11-10 | 2004-05-27 | 가시오게산키 가부시키가이샤 | 액정표시장치 및 그 구동제어방법 |
JP2004198776A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
JP2005115378A (ja) * | 2003-10-06 | 2005-04-28 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法 |
JP2005202059A (ja) * | 2004-01-14 | 2005-07-28 | Fujitsu Hitachi Plasma Display Ltd | 表示装置およびその駆動方法 |
KR100571205B1 (ko) * | 1999-04-19 | 2006-04-17 | 엘지전자 주식회사 | 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법 |
JP2006514327A (ja) * | 2003-02-24 | 2006-04-27 | トムソン ライセンシング | プラズマディスプレイパネルの駆動方法 |
JP2006195329A (ja) * | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 画像表示方法 |
KR100707439B1 (ko) | 2005-03-08 | 2007-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 그 구동 방법 |
USRE40489E1 (en) | 1998-08-18 | 2008-09-09 | Ngk Insulators, Ltd. | Display-driving device and display-driving method performing gradation control based on a temporal modulation system |
WO2011096220A1 (ja) * | 2010-02-05 | 2011-08-11 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
-
1998
- 1998-03-30 JP JP10370298A patent/JP3591623B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40489E1 (en) | 1998-08-18 | 2008-09-09 | Ngk Insulators, Ltd. | Display-driving device and display-driving method performing gradation control based on a temporal modulation system |
KR100571205B1 (ko) * | 1999-04-19 | 2006-04-17 | 엘지전자 주식회사 | 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법 |
KR100433064B1 (ko) * | 2000-11-10 | 2004-05-27 | 가시오게산키 가부시키가이샤 | 액정표시장치 및 그 구동제어방법 |
US7138966B2 (en) | 2001-06-12 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel display and its driving method |
WO2002101706A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel display and its driving method |
JP2004198776A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
JP2006514327A (ja) * | 2003-02-24 | 2006-04-27 | トムソン ライセンシング | プラズマディスプレイパネルの駆動方法 |
JP2005115378A (ja) * | 2003-10-06 | 2005-04-28 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法 |
JP2005202059A (ja) * | 2004-01-14 | 2005-07-28 | Fujitsu Hitachi Plasma Display Ltd | 表示装置およびその駆動方法 |
JP4669226B2 (ja) * | 2004-01-14 | 2011-04-13 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
JP2006195329A (ja) * | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 画像表示方法 |
KR100707439B1 (ko) | 2005-03-08 | 2007-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 그 구동 방법 |
WO2011096220A1 (ja) * | 2010-02-05 | 2011-08-11 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3591623B2 (ja) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6369782B2 (en) | Method for driving a plasma display panel | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3695737B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
JP2003345292A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001306020A (ja) | ディスプレイパネルの駆動方法 | |
JP4698070B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
JP4410997B2 (ja) | 表示パネルの駆動装置 | |
JP2002108281A (ja) | 表示期間中にマトリクス型ディスプレイの発光を制御する方法及び装置 | |
JPH11352925A (ja) | Pdpの駆動方法 | |
JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2001312244A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3591623B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2000259121A (ja) | ディスプレイパネルの駆動方法 | |
JP2006220902A (ja) | 表示パネルの駆動方法 | |
JP2000356971A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100674661B1 (ko) | 표시 패널의 구동 방법 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP2003216096A (ja) | プラズマディスプレイパネルの駆動方法及び駆動装置 | |
JP2003022045A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100844834B1 (ko) | 플라즈마 디스플레이 장치의 구동방법 | |
KR100541057B1 (ko) | 표시 패널의 구동 방법 | |
JP3559135B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4385121B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |