JP3591623B2 - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP3591623B2 JP3591623B2 JP10370298A JP10370298A JP3591623B2 JP 3591623 B2 JP3591623 B2 JP 3591623B2 JP 10370298 A JP10370298 A JP 10370298A JP 10370298 A JP10370298 A JP 10370298A JP 3591623 B2 JP3591623 B2 JP 3591623B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- frame
- period
- light
- subframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は、交流形のプラズマディスプレイパネルの駆動方法に関する。
【0002】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その1つにACPDPが知られている。
係るACPDPは、列電極(アドレス電極)及び列電極と直交し一対にて1行(1走査ライン)を構成する行電極対(維持電極対)を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セルが形成されている。
【0003】
係るPDPを階調表示させる方法の一つとして1フレーム(1フィールド)の表示期間を、nビットの表示データ(画素データ)の各ビット桁の重み付けに対応した時間だけ発光するn個のサブフレーム(サブフィールド)に分割して表示する方法(いわゆるサブフレーム法)がある。
このサブフレーム法とは、図16に示すように、例えば表示データが8ビットの場合、1フレームの表示期間をSF0、SF1、SF2、・・・、SF7なる8個のサブフレームに分割する。この際、各サブフレームSF0〜SF7では、例えば、順に1回、2回、4回、8回、16回、32回、64回、128回の維持放電発光が行われる。
【0004】
各サブフレームは、例えば、一斉リセット期間、アドレス期間、維持放電期間及び壁電荷消去期間とからなり、図17に示すように、各種駆動パルスが印加される。図において、まず、負極性のリセットパルスRPxを全ての行電極X1〜Xjに印加すると同時に、正極性のリセットパルスRPyを全ての行電極Y1〜Yjの各々に印加する。係るリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される(一斉リセット期間)。
【0005】
次に、各行毎の表示データに対応した表示データパルスDP1〜DPkを順次、列電極A1〜Akに印加する。この表示データパルスDP1〜DPk各々の印加タイミングに同期して走査パルス(選択消去パルス)SPを行電極Y1〜Yjへ順次印加して行く。この際、係る表示データパルスDP及び走査パルスSPが各々列電極及び行電極に同時に印加された放電セル(消灯画素、消灯セル)にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。
一方、走査パルスSPが印加されたものの表示データパルスDPが印加されない放電セル(点灯画素、点灯セル)では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、表示データに応じて選択的に消去され、点灯画素及び消灯画素が選択される(アドレス期間)。
【0006】
次に、正極性の放電維持パルスIPxを行電極X1〜Xjの各々に印加すると共に放電維持パルスIPxの印加タイミングとはずれたタイミングにて正極性の放電維持パルスIPyを行電極Y1〜Yjの各々に印加する。このように放電維持パルスIPx、IPyが交互に行電極対に印加され、壁電荷が残留している放電セル(点灯画素)は放電発光を繰り返す一方壁電荷が消滅した放電セル(消灯画素)は放電発光しない(維持放電期間)。
次に、全ての行電極Y1〜Yjに一斉に消去パルスEPを印加して全放電セルの壁電荷を消去する(壁電荷消去期間)。
【0007】
以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を1つの表示サイクル(1サブフレーム)として、これを繰り返し行うことにより、画像表示が行われる。
【0008】
【発明が解決しようとする課題】
上記のように、選択消去アドレス法を用いた場合、各サブフレームの始めに全放電セルに対してリセット放電を生じさせ壁電荷を蓄積するリセット期間を設ける必要がある。例えば、8ビットの表示データの場合、最低8回のリセット放電が必要となる。このリセット放電は比較的に強い放電であり、また、階調表示に直接関係ない放電であるためにコントラストを低下させる原因となっていた。
本発明は、上述の事情に鑑みてなされたものであり、コントラストを向上させたプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1記載の発明は、1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と発光画素を各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、サブフレームのうち、重み付けが異なるサブフレームを複数個連続して配置してサブフレーム群とし、サブフレーム群において最初のサブフレームのみアドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、リセット期間において、全画素に一旦壁電荷を形成し、サブフレーム群内のいずれか1のアドレス期間においてのみ画素データに応じて各画素の壁電荷を選択的に消去することを特徴とする。
【0010】
請求項2記載の発明は、1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と発光画素を各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、サブフレームを複数個連続して配置してサブフレーム群とし、サブフレーム群において最初のサブフレームのみアドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、サブフレーム群内の最初のサブフレームは、重み付けが最も大きいサブフレームを含む重み付けの大きい複数のサブフレームを分割した分割サブフレームの内の重み付けが最も小さい分割サブフレームからなり、サブフレーム群内の最初のサブフレームに続くサブフレームは、重み付けが最も大きい分割サブフレームの内の1つを含むことを特徴とする。
【0011】
請求項3記載の発明は、1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と発光画素を各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、サブフレームを複数個連続して配置してサブフレーム群とし、サブフレーム群において最初のサブフレームのみアドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、サブフレーム群内の所定の少なくとも2つのサブフレームは、重み付けの大きいサブフレームを分割した少なくとも2つの分割サブフレームを含むことを特徴とする。
【0012】
請求項4記載の発明は、1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と発光画素を各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、サブフレームを複数個連続して配置してサブフレーム群とし、サブフレーム群において最初のサブフレームのみアドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、画素データをnビットとし、1フレームの表示期間をn個のサブフレームに分割し、サブフレーム群を、維持放電期間の発光回数がL・2k の第1サブフレームとL・(2m −2k )の第2サブフレームとをこの順に配置したものとし(但し、k、m、n、Lは、整数であって、0≦k<m<n、L≦1である)、輝度レベルが2m未満のとき第1サブフレームのみを選択的に点灯状態とし、輝度レベルが2m以上のとき第1及び第2のサブフレームの両方を点灯状態とすることを特徴とする。
【0013】
請求項5記載の発明は、請求項2乃至4のいずれか1記載のプラズマディスプレイパネルの駆動方法であって、サブフレーム群内のリセット期間において全画素に一旦壁電荷を形成した後全画素の壁電荷を消去し、サブフレーム群内の各アドレス期間において画素データに応じて各画素の壁電荷を選択的に形成し、サブフレーム群内の最初のサブフレームの維持放電期間の直後に発光画素の壁電荷を消去する全面消去期間を設けたことを特徴とする。
【0014】
請求項6記載の発明は、請求項1又は4のいずれか1記載のプラズマディスプレイパネルの駆動方法であって、サブフレーム群内の最初のサブフレームは、重み付けが小さいサブフレームからなり、最初のサブフレームに続くサブフレームは、重み付けが大きいサブフレームからなることを特徴とする。
【0016】
【作用】
1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と発光画素を各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行うプラズマディスプレイパネルの駆動方法であって、サブフレームを複数個連続して配置してサブフレーム群とし、サブフレーム群において最初のサブフレームのみアドレス期間に先だって全画素を初期化するリセット期間を設けたことにより、1回のリセット放電で少なくとも2回のアドレス動作を行い、リセット放電の回数を低減することができる。
【0017】
画素データをnビットとし、1フレームの表示期間をn個のサブフレームに分割し、サブフレーム群を、維持放電期間の発光回数がL・2k の第1サブフレームとL・(2m −2k )の第2サブフレームとをこの順に配置したものとし、輝度レベルが2m 未満のとき第1サブフレームのみを選択的に点灯状態とし、輝度レベルが2m 以上のとき第1及び第2のサブフレームの両方を点灯状態とすることにより、高輝度部のビット数を減らし、1回のリセット放電により少なくとも2回のアドレス動作(選択動作)が可能となる。
【0018】
【発明の実施の形態】
図1は、本発明の各実施形態によるプラズマディスプレイパネルの駆動方法で駆動される3電極構造の反射型ACPDPの構造図であり、図に基づいて説明する。
図に示されるように放電空間7を介して対向配置された一対のガラス基板1、2の表示面側のガラス基板1の内面に互いに平行に隣接配置された一対の行電極(維持電極)X、Y、行電極X、Yを覆う壁電荷形成用の誘電体層5、誘電体層5を覆うMgOからなる保護層6がそれぞれ設けられている。尚、行電極X、Yは、それぞれ幅の広い帯状の透明導電膜からなる透明電極4とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極(金属電極)3とから構成されている。
【0019】
一方、背面側のガラス基板2の内面上に行電極X、Yと交差する方向に設けられ、放電空間7を区画する障壁10、各障壁10間のガラス基板2上に行電極
X、Yと交差する方向に配列された列電極(アドレス電極)A及び各列電極、障壁10の側面を覆う所定の発光色の蛍光体層8がそれぞれ設けられている。
そして、放電空間7にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル(画素)が形成される。
【0020】
図2は、本発明の第1の実施形態の駆動方法にてパネル駆動を行う駆動装置の構成を示す図である。
A/D変換器12は、入力された映像信号を制御回路13から供給されるクロック信号に応じてサンプリングすることにより、1画素に対応したnビット(nは整数で2≦n)の画素データ(表示データ)Dを得、これを順次ビット数低減回路14に供給する。
輝度レベル検出回路19は、A/D変換器12から供給される画素データの輝度レベルを検出して輝度レベル検出信号を制御回路13に供給する。例えば、画素データが5ビットの場合、画素データが輝度レベル0〜15の範囲内かまたは輝度レベル16〜31内かを検出して輝度レベル検出信号を制御回路13に供給する。
【0021】
制御回路13は、輝度レベル検出回路19から供給される輝度レベル検出信号に応答してビット数低減を制御する制御信号、変換画素データHDの生成を制御する選択信号を発生して、これらをビット数低減回路14、画像データ処理回路15に供給する。
ビット数低減回路14は、制御回路13から供給される制御信号に応じてnビットの画素データDをn−iビット(iは整数で1<i<n)のビット数変換画素データBDに変換してビット数を低減する。例えば、画素データが5ビットの場合、輝度レベル0〜15では最上位ビットを除く下位4ビットを抽出し(図4参照)、また輝度レベル16〜31では、最下位ビットを除く上位4ビットを抽出して(図5参照)、5ビットのデータを4ビットのデータに変換し、これをビット数変換画素データBDとして出力している。
【0022】
画像データ処理回路15は、制御回路13から供給されるクロック信号、選択信号に応じてデータ処理を行うデータ変換回路から構成される。画像データ処理回路15は、ビット数変換画素データBDを後述するようにデータ変換して変換画素データHDを生成し、これをフレームメモリ16に供給する。
フレームメモリ16は、制御回路13から供給される書き込み制御信号に応じて画像データ処理回路15から出力される画素データを順次書込む。さらにフレームメモリ16は、書込まれた画素データを制御回路13から供給される読み出し制御信号に応じて読み出し、これを列電極ドライバ17に供給する。ここで、フレームメモリ16から、サブフレームの表示順に従って各サブフレームに対応するビットデータが順次読み出される。
【0023】
制御回路13は、入力される水平及び垂直同期信号に応じてリセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を発生し、リセットタイミング信号、走査タイミング信号、維持タイミング信号、消去タイミング信号を行電極ドライバ18a(X電極ドライバ)に、またリセットタイミング信号、維持タイミング信号を行電極ドライバ18b(Y電極ドライバ)に供給する。
行電極ドライバ18a(X電極ドライバ)は、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルスRPx、画素データに応じて壁電荷を選択的に消去し点灯画素(セル)及び消灯画素(セル)を選択するための走査パルス(選択消去パルス)SP、点灯画素及び消灯画素を維持する(即ち、放電発光状態を維持する)ための維持パルスIPx、全放電セルの壁電荷を消去するための消去パルスEPを発生し、これらを行電極X1〜Xjに供給する。この際、走査パルスは、行電極X1から行電極Xjへと順次走査にて印加されて行く。
【0024】
行電極ドライバ18b(Y電極ドライバ)は、上記各種のタイミング信号に応じて、全放電セルの壁電荷量を一斉に初期化するためのリセットパルスRPy、点灯画素及び消灯画素を維持する(即ち、放電発光状態を維持する)ための維持パルスIPyをY電極Y1〜Yjに供給する。この際、Y電極Y1〜Y2nには同一タイミングでリセットパルスRPy、維持パルスIPyがそれぞれ印加される。
列電極ドライバ17は、上記フレームメモリ16から順次供給される各サブフレームに対応するビットデータ(画素駆動データ)の論理値「1」及び「0」に対応した電圧値を有する表示データパルスDPを発生してPDP11の列電極A1〜Akに供給する。
【0025】
図3は、上述の画像データ処理回路15の内部構成を示す図である。
図において、第1変換回路41は、ビット数低減回路14から供給される例えば4ビットのビット数変換画素データBDを図4に示す如き第1変換テーブルに基づいて5ビットの画素データに変換し、これを変換画素データAとしてセレクタ43に供給する。
一方、第2変換回路42は、ビット数低減回路14から供給される例えば4ビットのビット数変換画素データBDを図5に示す如き第2変換テーブルに基づいて5ビットの画素データに変換し、これを変換画素データBとしてセレクタ43に供給する。
【0026】
セレクタ43は、上記変換画素データA、変換画素データBを制御回路13から供給される選択信号に応じた変換画素データを選択し、これを変換画素データHDとして出力する。即ち、セレクタ43は、画素データDが輝度レベル0〜15では変換画素データAを選択し、また輝度レベル16〜31では、変換画素データBを選択して出力する。
図4及び図5の変換画素データA、Bの各ビットの論理値「0」は、非選択(消去、消灯)、論理値「1」は、選択(非消去、点灯)を示すものであり、1フレームの表示期間内の各サブフレームの構成は、図6に示すようになる。
【0027】
すなわち、画素データを5ビットとし、図6に示すように1フレームの表示期間を、輝度比が20 =1,21 =2,22 =4,23 =8,24 −20 =15の5個のサブフレームSF0〜SF4に分割し、発光回数がL・2k =1・20 =1(L=1,k=0)のサブフレームSF0と発光回数がL・(2m −2k )=1・(24 −20 )=15(L=1,k=0,m=4)のサブフレームSF4とを連続して配置してサブフレーム群としている。
そして、図4に示すように輝度レベルが2m =16(m=4)未満では、SF0のみが選択的に点灯状態となり、図5に示すように輝度レベルが2m =16(m=4)以上ではSF0及びSF4の両方が点灯状態となる。尚、k、m、n、Lは、整数で、0≦k<m<n、L≦lである。
このように、画素データが5ビットの場合、輝度レベル0〜15では下位4ビットを用い(図4参照)、また輝度レベル16〜31では、上位4ビットを用いることにより(図5参照)、輝度レベル1と輝度レベル16は同時に点灯しないのでサブフレームSF0とサブフレームSF4を隣接配置し、1ブロックにまとめている。即ち、輝度レベル0〜15の放電セルでは、サブフレームSF4が必ず消灯状態となり、輝度レベル16〜31の放電セルでは、サブフレームSF0とサブフレームSF4が必ず点灯状態となる。
【0028】
このブロックの最初のサブフレームSF0は、行電極対X、YにリセットパルスRPx、RPyを印加して全放電セルにリセット放電を生じさせ一旦壁電荷を形成するリセット期間と表示データに対応した表示データパルスDPを列電極Aに印加すると共にこの表示データパルスDPの印加タイミングに同期して走査パルス(選択消去パルス)SPを行電極Yへ順次印加し、表示データに応じて各放電セルの壁電荷を選択的に消去して点灯セルと消灯セルを選択するアドレス期間と放電維持パルスIPx、IPyを交互に行電極対X、Yに印加し、点灯セルと消灯セルを維持する維持放電期間とで構成し、最初のサブフレームSF0に続くサブフレームSF4を、アドレス期間と維持放電期間と全放電セルの壁電荷を一斉に消去する壁電荷消去期間とで構成している(図7参照)。
【0029】
この際、各サブフレームSF0〜SF4では、例えば、順に1回、2回、4回、8回、15回の維持放電発光が行われる。
このように、1ブロック内の最初のサブフレームSF0に続くサブフレームSF4のアドレス期間で選択動作(点灯セル、消灯セルの選択動作)が行われる放電セルは、必ず最初のサブフレームSF0のアドレス期間で選択(非消去)されて維持放電期間で点灯状態となっている。この最初のサブフレームSF0のアドレス期間で選択(非消去)された放電セルには、維持放電期間が終了した時点で壁電荷が残留しており、この残留壁電荷を用いて1ブロック内の最初のサブフレームSF0に続くサブフレームSF4のアドレス期間で選択動作を行うことができる。
【0030】
尚、ブロック化されていない各サブフレームSF1、SF2、SF3は、リセット期間、アドレス期間、維持放電期間、壁電荷消去期間から構成されている。上記のように、表示データが5ビット、5サブフレームで高輝度部を4ビットにした場合、リセット放電の回数は4回となる。
このように、高輝度部のビット数を減らすと共に少なくとも2つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で少なくとも2回の選択動作を行う)ことにより、ビット数減少による階調劣化が目立ち易い低輝度部ではビット数を減らさずにリセット放電の回数を低減できる。尚、高輝度部で
は、ビット数が減るが階調劣化は目立ち難い。
【0031】
図8は、本発明の第2の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図である。表示データが8ビットの場合、1フレームの表示期間を、輝度比が20 =1,21 =2,22 =4,23 =8,24 =16,25 =32,(26 −20 )=63,(27 −21 )=126の8個のサブフレームSF0〜SF7に分割し、発光回数がL・2k =1・20 =1(L=1,k=0)のサブフレームSF0と発光回数がL・(2m −2k )=1・(26 −20 )=63(L=1,k=0,m=6)のサブフレームSF6とを連続して配置してサブフレーム群とし、また、発光回数がL・2k =1・21 =1(L=1,k=1)のサブフレームSF1と発光回数がL・(2m −2k )=1・(27 −21 )=63(L=1,k=1,m=7)のサブフレームSF7とを連続して配置してサブフレーム群としてい
る。
そして、輝度レベルが2m =64(m=6)未満では、SF0及びSF1が選択的に点灯状態となり、輝度レベルが2m =64(m=6)以上ではSF0及びSF6の両方が点灯状態となる。また、輝度レベルが64以上で2m =128(m=7)未満では、SF1が選択的に点灯状態となり、輝度レベルが128以上ではSF1及びSF7の両方が点灯状態となる。
このように、重み付けの小さい順にSF0、SF1、SF2、……、SF7なる8個のサブフレームに分割する一方、輝度レベル(階調)0〜63の範囲で
は、下位6ビットを用い、輝度レベル(階調)64〜127の範囲では、最上位ビット及び最下位ビットを除いた6ビットを用い、輝度レベル(階調)128〜255の範囲では、下位2ビットを除いた上位6ビットを用いる。即ち、データ値(輝度レベル)が桁上がりする毎に下位ビットを1ビットずつ減らすようにして高輝度部のビット数を減らしている。
【0032】
このとき、輝度レベル1と輝度レベル64、輝度レベル2と輝度レベル128は、それぞれ同時に点灯しないので、SF0とSF6、SF1とSF7をそれぞれ隣接配置させて1ブロックにまとめている。
各ブロックの最初のサブフレームSF0、SF1は、行電極対X、YにリセットパルスRPx、RPyを印加して全放電セルにリセット放電を生じさせ一旦壁電荷を形成するリセット期間と表示データに対応した表示データパルスDPを列電極Aに印加すると共にこの表示データパルスDP各々の印加タイミングに同期して走査パルス(選択消去パルス)SPを行電極Yへ順次印加し、表示データに応じて各放電セルの壁電荷を選択的に消去して点灯セルと消灯セルを選択するアドレス期間と放電維持パルスを交互に行電極対X、Yに印加して点灯セルと消灯セルを維持する維持放電期間とで構成し、最初のサブフレームSF0、SF1に続くサブフレームSF6、SF7を、アドレス期間と維持放電期間と壁電荷を消去する壁電荷消去期間とで構成している。
【0033】
各放電セルは、輝度レベルが1の場合、SF0ではアドレス期間で選択(非消去)されて点灯セル、輝度レベルが64の場合、SF0ではアドレス期間で選択(非消去)されて点灯セル、SF6ではアドレス期間で選択(非消去)されて点灯セル、輝度レベル2の場合、SF1ではアドレス期間で選択(非消去)されて点灯セル、輝度レベル128の場合、SF1ではアドレス期間で選択(非消去)されて点灯セル、SF7ではアドレス期間で選択(非消去)されて点灯セルとなる。
【0034】
このように、1ブロック(サブフィールド群)内の最初のサブフレームSF
0、SF1に続くサブフレームSF6、SF7のアドレス期間で選択動作(点灯セル、消灯セルの選択動作)が行われる放電セルは、必ず最初のサブフレームSF0、SF1のアドレス期間で選択(非消去)されて維持放電期間で点灯状態となっている。この最初のサブフレームSF0、SF1のアドレス期間で選択(非消去)された放電セルには、維持放電期間が終了した時点で壁電荷が残留しており、この残留壁電荷を用いて1ブロック内の最初のサブフレームSF0、SF1に続くサブフレームSF6、SF7のアドレス期間で選択動作を行うことができる。
【0035】
1ブロック内の最初のサブフレームSF0、SF1のアドレス期間で非選択(消去)されて次のサブフレームSF6、SF7のアドレス期間で選択(非消去)されることはない。
尚、ブロック化されていない各サブフレームSF2、SF3、SF4、SF5は、リセット期間、アドレス期間、維持放電期間、壁電荷消去期間から構成されている。
上記のように、表示データが8ビット、8サブフレームで高輝度部を6ビットにした場合、リセット放電の回数は6回となる。
【0036】
このように、高輝度部のビット数を減らすと共に少なくとも2つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で少なくとも2回の選択動作を行う)ことにより、ビット数減少による階調劣化が目立ち易い低輝度部ではビット数を減らさずにリセット放電の回数を低減できる。高輝度部では、ビット数が減るが階調劣化は目立ち難い。
【0037】
図9は、本発明の第3の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭対策のために上位4ビットに対応する重み付けの大きい4つのサブフレームをそれぞれ2分割して12サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。
この場合、サブフレームSF4a、SF4bのアドレス期間で非選択(消去)されてサブフレームSF7a、SF7bのアドレス期間で選択(非消去)されることがないような発光パターンを設定することが可能なので、SF4aとSF7a、SF4bとSF7bをそれぞれ隣接配置させて1ブロックにまとめることができる。
【0038】
各ブロックの最初のサブフレームSF4a、SF4bは、行電極対にリセットパルスを印加して全放電セルにリセット放電を生じさせ一旦壁電荷を形成するリセット期間と表示データに対応した表示データパルスを列電極に印加すると共にこの表示データパルス各々の印加タイミングに同期して走査パルス(選択消去パルス)を一方の行電極へ順次印加し、表示データに応じて各放電セルの壁電荷を選択的に消去して点灯セルと消灯セルを選択するアドレス期間と放電維持パルスを交互に行電極対に印加して点灯セルと消灯セルを維持する維持放電期間とで構成し、最初のサブフレームSF4a、SF4bに続くサブフレームSF7a、SF7bを、アドレス期間と維持放電期間と全放電セルの壁電荷を一斉に消去する壁電荷消去期間とで構成している。
【0039】
尚、ブロック化されていない他のサブフレームは、リセット期間、アドレス期間、維持放電期間、壁電荷消去期間から構成されている。このように、1ブロック内の最初のサブフレームSF4a、SF4bに続くサブフレームSF7a、SF7bのアドレス期間で選択(非消去)される放電セルは、必ず最初のサブフレームSF4a、SF4bのアドレス期間で選択(非消去)されて維持放電期間で点灯状態となっている。この最初のサブフレームSF4a、SF4bのアドレス期間で選択(非消去)された放電セルには、維持放電期間が終了した時点で壁電荷が残留しており、この残留壁電荷を用いて1ブロック内の最初のサブフレームSF4a、SF4bに続くサブフレームSF7a、SF7bのアドレス期間で選択動作を行うことができる。
【0040】
従って、上記の場合には2つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で少なくとも2回の選択動作を行う)ことにより12個のサブフレームに対してリセット放電の回数を10回に減らすことができる。
【0041】
図10は、本発明の第4の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭対策のために上位4ビットに対応する重み付けの大きい4つのサブフレームをそれぞれ2分割して12サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。
上述の第3の実施形態との相違は、高輝度部を6ビットに制限した点であり、輝度レベル(階調)0〜63の範囲では、下位6ビットを用い、輝度レベル(階調)64〜127の範囲では、最上位ビット及び最下位ビットを除いた6ビットを用い、輝度レベル(階調)128〜255の範囲では、下位2ビットを除いた上位6ビットを用いる。
【0042】
即ち、データ値(輝度レベル)が桁上がりする毎に下位ビットを1ビットずつ減らすようにして高輝度部のビット数を減らしている。
ここで、SF0とSF6a、SF1とSF6bをそれぞれ隣接配置させて1ブロックにまとめている。
このように、高輝度部のビット数を6ビットに減らすと共に少なくとも2つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で2回の選択動作を行う)ことにより、ビット数減少による階調劣化が目立ち易い低輝度部ではビット数を減らさずにリセット放電の回数を8回に減らすことができる。
【0043】
図11は、本発明の第5の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭低減効果を向上させるために最上位ビットを除く上位3ビットに対応するサブフレームSF4、SF5、SF6をそれぞれ2分割し、最上位ビットに対応するサブフレームSF7を4分割して14サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。この場合、分割サブフレームSF7a1と分割サブフレームSF7a2、分割サブフレームSF7b1と分割サブフレームSF7b2は、同時に選択(非消去)されるので、SF7a1とSF7a2、SF7b1とSF7b2をそれぞれ隣接配置させて1ブロックにまとめることができる。
【0044】
従って、上記の場合には2つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で2回の選択動作を行う)ことにより、14個のサブフレームに対してリセット放電の回数を12回に減らすことができる。
【0045】
図12は、本発明の第6の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭対策のために上位4ビットに対応する重み付けの大きい4つのサブフレームをそれぞれ2分割して12サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。
図9との相違点は、1フレーム内のサブフレームの配列を変えた点にある。
即ち、重み付けの小さいサブフレームSF2、SF3を中央に配置し、これを中心にして分割サブフレームSF7a、SF7b、SF6a、SF6b、SF5a、SF5bを重み付けの大きい順に対称的に配列している。
【0046】
図13は、本発明の第7の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭対策のために上位4ビットに対応する重み付けの大きい4つのサブフレームをそれぞれ2分割して12サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。
図10との相違点は、1フレーム内のサブフレームの配列を変えた点にある。即ち、重み付けの小さいサブフレームSF2、SF3を中央に配置し、これを中心にして分割サブフレームSF7a、SF7b、SF6a、SF6b、SF5a、SF5bを重み付けの大きい順に対称的に配列している。
【0047】
図14は、本発明の第8の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する際、偽輪郭低減効果を向上させるために最上位ビットを除く上位3ビットに対応するサブフレームSF4、SF5、SF6をそれぞれ2分割し、最上位ビットに対応するサブフレームSF7を4分割して14サブフレームで階調表示を行う場合の1フレーム内の各サブフレーム構成図である。
【0048】
図13との相違は、分割サブフレームSF7a、SF7bをさらに2分割し、SF4aとSF7a1とSF7a2、SF4bとSF7b1とSF7b2をそれぞれ1ブロックにまとめている点である。この場合、3つのサブフレームでリセット期間を共用する(即ち、1回のリセット放電で3回の選択動作を行う)ことにより、14個のサブフレームに対してリセット放電の回数を8回に減らすことができる。
【0049】
上述の第1乃至第8の実施形態は、選択消去アドレス法に適用した例を示したが選択書込みアドレス法に適用しても同様に不要な放電の回数を減らしコントラストを向上させることができる。
図15は、選択書込みアドレス法に適用した場合の1フレーム期間内の各サブフレームの構成の一例を示す。ここで、第1の実施形態の場合と同様に画素データを5ビットとし、輝度レベル0〜15では下位4ビットを用い、輝度レベル16〜31では上位4ビットを用い、維持放電期間の発光回数が1のサブフレームSF0と維持放電期間の発光回数が15のサブフレームSF4を隣接配置し、1ブロックにまとめている。そして、図4、図5と同様に輝度レベル0〜15の放電セルでは、サブフレームSF4が必ず消灯状態となり、輝度レベル16〜31の放電セルでは、サブフレームSF0とサブフレームSF4の双方が必ず点灯状態となる。
【0050】
このブロックの最初のサブフレームSF0は、行電極対に書込みパルスを印加して全放電セルを放電発光させ壁電荷を形成する全面書込み期間と、行電極対に形成された壁電荷と同一極性の消去パルスを印加して全放電セルを放電発光させ壁電荷を消去する第1全面消去期間と、表示データに対応した表示データパルス(画素データパルス)を列電極に印加すると共に行電極対の一方に操作パルス(選択書込みパルス)を印加して選択書込み放電を生じさせ各放電セルに壁電荷を選択的に形成して点灯セルと消去セルを選択するアドレス期間と、放電維持パルスを交互に行電極対に印加して点灯セルを維持放電発光させ点灯セルと消去セルを維持する維持放電期間と、行電極対に形成された壁電荷と同一極性の消去パルスを印加して点灯放電セルを放電発光させる壁電荷を消去する第2全面消去期間とで構成し、最初のサブフレームSF0に続くサブフレームSF4は、アドレス期間と維持放電期間とで構成している。
【0051】
このように、1ブロック内の最初のサブフレームSF0に続くサブフレームSF4のアドレス期間で選択動作(点灯セル、消灯セルの選択動作)が行われる放電セルは、必ず最初のサブフレームSF0のアドレス期間で選択(非消去)されて維持放電期間で点灯状態となっている。この最初のサブフレームSF0のアドレス期間で選択動作が行われる放電セルには、維持放電期間が終了した時点で壁電荷が蓄積されており、この壁電荷を用いて続く第2全面消去期間で放電発光させ壁電荷を消去することにより、放電空間内にプライミング粒子を増加させ、最初のサブフレームSF0に続くサブフレームSF4のアドレス期間における選択書込み放電を生じやすくすることができる。
【0052】
尚、上述のようにブロック化されていない各SF1、SF2、SF3は、全面書込み期間、第1全面消去期間、アドレス期間、放電維持期間から構成されている。このように、表示データを5ビットとし、5サブフレームで高輝度部を4ビットにした場合は、全面書込み期間(全面書込み放電)を5回から4回に低減することができる。
【0053】
また、上述の図8に示す第2の実施形態と同様に、輝度レベル0〜63では、下位6ビットを用い、輝度レベル64〜127では、最上位ビット及び最下位ビットを除いた6ビットを用い、輝度レベル64〜127では、下位2ビットを除いた上位6ビットを用い、SF0とSF6、SF1とSF7をそれぞれ隣接配置させて1ブロックとし、各ブロック内の最初のサブフレームSF0とSF1を全面書込み期間、第1全面消去期間、アドレス期間、維持放電期間及び第2全面消去期間で構成し、ブロック内の最初のサブフレームに続くサブフレームSF6とSF7をアドレス期間、維持放電期間で構成するようにしても良い。
また、上述の第3乃至第8の実施形態においても、同様にブロック内の最初のサブフレームを全面書込み期間、第1全面消去期間、アドレス期間、維持放電期間及び第2全面消去期間で構成し、ブロック内の最初のサブフレームに続くサブフレームをアドレス期間、維持放電期間で構成するようにしても良い。
【0054】
【発明の効果】
複数のサブフレームでリセット期間を共用する(即ち、1回のリセット放電で複数回の選択動作を行う)ことにより、リセット放電の回数を低減できることから、プラズマディスプレイパネルのコントラストを向上させることができる。
【図面の簡単な説明】
【図1】本発明の各実施形態によるプラズマディスプレイパネルの駆動方法で駆動される3電極構造の反射型ACPDPの構造図。
【図2】本発明の各実施形態の駆動方法にてパネル駆動を行う駆動装置の構成図。
【図3】画像データ処理回路の内部構成図。
【図4】4ビットのビット数変換画素データBDを5ビットの画素データに変換した時の第1変換テーブルを示す図。
【図5】4ビットのビット数変換画素データBDを5ビットの画素データに変換した時の第2変換テーブルを示す図。
【図6】1フレームの表示期間内の各サブフレームの構成を示す図。
【図7】本発明の駆動方法の第1の実施形態にてパネル駆動を行う際にPDPに印加される各駆動パルスの印加タイミングを示す図。
【図8】本発明の第2の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図9】本発明の第3の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図10】本発明の第4の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図11】本発明の第5の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図12】本発明の第6の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図13】本発明の第7の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図14】本発明の第8の実施形態の駆動方法に依る、8ビットの表示データを用いて256階調表示する場合の1フレーム内の各サブフレーム構成図。
【図15】選択書込みアドレス法に適用した場合の1フレーム期間内の各サブフレームの構成の一例を示す図。
【図16】従来例におけるPDPを階調表示させるため1フレームの表示期間を8つのサブフレームに分割したときの各サブフレーム構成図。
【図17】従来例におけるPDPに印加される各種駆動パルスの印加タイミングを示した図。
【符号の説明】
11・・PDP
12・・A/D変換器
13・・制御回路
14・・ビット数低減回路
15・・画像データ処理回路
16・・フレームメモリ
17・・列電極ドライバ
18a・・行電極ドライバ(X電極ドライバ)
18b・・行電極ドライバ(Y電極ドライバ)
19・・・輝度レベル検出回路
Claims (6)
- 1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と前記発光画素を前記各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、前記サブフレームのうち、前記重み付けが異なる前記サブフレームを複数個連続して配置してサブフレーム群とし、前記サブフレーム群において最初のサブフレームのみ前記アドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、
前記リセット期間において、全画素に一旦壁電荷を形成し、前記サブフレーム群内のいずれか1のアドレス期間においてのみ前記画素データに応じて各画素の壁電荷を選択的に消去することを特徴とするプラズマディスプレイパネルの駆動方法。 - 1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と前記発光画素を前記各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、前記サブフレームを複数個連続して配置してサブフレーム群とし、前記サブフレーム群において最初のサブフレームのみ前記アドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、
前記サブフレーム群内の最初のサブフレームは、重み付けが最も大きいサブフレームを含む重み付けの大きい複数のサブフレームを分割した分割サブフレームの内の重み付けが最も小さい分割サブフレームからなり、前記サブフレーム群内の最初のサブフレームに続くサブフレームは、重み付けが最も大きい分割サブフレームの内の1つを含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と前記発光画素を前記各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、前記サブフレームを複数個連続して配置してサブフレーム群とし、前記サブフレーム群において最初のサブフレームのみ前記アドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、
前記サブフレーム群内の所定の少なくとも2つのサブフレームは、重み付けの大きいサブフレームを分割した少なくとも2つの分割サブフレームを含むことを特徴とするプラズマディスプレイパネルの駆動方法。 - 1フレームの表示期間を複数のサブフレームに分割し、各サブフレームを画素データに応じて走査ライン毎に発光画素及び非発光画素を選択するアドレス期間と前記発光画素を前記各サブフレームの重み付けに応じた回数だけ発光させる維持放電期間とで構成して階調表示を行い、前記サブフレームを複数個連続して配置してサブフレーム群とし、前記サブフレーム群において最初のサブフレームのみ前記アドレス期間に先だって全画素を初期化するリセット期間を設けたプラズマディスプレイパネルの駆動方法であって、
前記画素データをnビットとし、前記1フレームの表示期間をn個のサブフレームに分割し、前記サブフレーム群を、前記維持放電期間の発光回数がL・2k の第1サブフレームとL・(2m −2k )の第2サブフレームとをこの順に配置したものとし(但し、k、m、n、Lは、整数であって、0≦k<m<n、L≦1である)、輝度レベルが2m未満のとき前記第1サブフレームのみを選択的に点灯状態とし、輝度レベルが2m以上のとき前記第1及び第2のサブフレームの両方を点灯状態とすることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記サブフレーム群内の前記リセット期間において全画素に一旦壁電荷を形成した後前記全画素の壁電荷を消去し、前記サブフレーム群内の各アドレス期間において前記画素データに応じて各画素の壁電荷を選択的に形成し、前記サブフレーム群内の最初のサブフレームの維持放電期間の直後に発光画素の壁電荷を消去する全面消去期間を設けたことを特徴とする請求項2乃至4いずれか1記載のプラズマディスプレイパネルの駆動方法。
- 前記サブフレーム群内の最初のサブフレームは、重み付けが小さいサブフレームからなり、前記最初のサブフレームに続くサブフレームは、重み付けが大きいサブフレームからなることを特徴とする請求項1又は4いずれか1記載のプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10370298A JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-123539 | 1997-04-26 | ||
JP12353997 | 1997-04-26 | ||
JP10370298A JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH117264A JPH117264A (ja) | 1999-01-12 |
JP3591623B2 true JP3591623B2 (ja) | 2004-11-24 |
Family
ID=26444310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10370298A Expired - Fee Related JP3591623B2 (ja) | 1997-04-26 | 1998-03-30 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591623B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3762568B2 (ja) | 1998-08-18 | 2006-04-05 | 日本碍子株式会社 | ディスプレイの駆動装置及びディスプレイの駆動方法 |
KR100571205B1 (ko) * | 1999-04-19 | 2006-04-17 | 엘지전자 주식회사 | 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법 |
JP4330059B2 (ja) * | 2000-11-10 | 2009-09-09 | カシオ計算機株式会社 | 液晶表示装置及びその駆動制御方法 |
WO2002101706A1 (en) * | 2001-06-12 | 2002-12-19 | Matsushita Electric Industrial Co., Ltd. | Plasma display panel display and its driving method |
JP2004198776A (ja) * | 2002-12-19 | 2004-07-15 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
MXPA05009064A (es) * | 2003-02-24 | 2006-05-19 | Thomson Licensing | Metodo para controlar un panel de visualizacion de plasma. |
KR20050033197A (ko) * | 2003-10-06 | 2005-04-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
JP4669226B2 (ja) * | 2004-01-14 | 2011-04-13 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置の駆動方法 |
JP4867170B2 (ja) * | 2005-01-17 | 2012-02-01 | パナソニック株式会社 | 画像表示方法 |
KR100707439B1 (ko) | 2005-03-08 | 2007-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 그 구동 방법 |
CN102687191A (zh) * | 2010-02-05 | 2012-09-19 | 松下电器产业株式会社 | 等离子显示装置及等离子显示面板的驱动方法 |
-
1998
- 1998-03-30 JP JP10370298A patent/JP3591623B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH117264A (ja) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6369782B2 (en) | Method for driving a plasma display panel | |
KR100362694B1 (ko) | 플라즈마 표시 패널 구동 방법 | |
JP3736671B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3738890B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4146126B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3591623B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP3761132B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3328134B2 (ja) | フレーム内時分割型中間調表示方法及びフレーム内時分割型表示装置 | |
JP2000231362A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100674661B1 (ko) | 표시 패널의 구동 방법 | |
JP4731939B2 (ja) | 表示パネルの駆動方法 | |
JP2001056665A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4434639B2 (ja) | 表示パネルの駆動方法 | |
JP4703892B2 (ja) | ディスプレイパネルの駆動方法 | |
JP3734244B2 (ja) | ディスプレイパネルの駆動方法 | |
JP2003022045A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100844834B1 (ko) | 플라즈마 디스플레이 장치의 구동방법 | |
KR100541057B1 (ko) | 표시 패널의 구동 방법 | |
JP3559135B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4679932B2 (ja) | 表示パネルの駆動方法 | |
JP4385121B2 (ja) | 表示装置 | |
JP2001306030A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2002366093A (ja) | 表示装置 | |
JP3868457B2 (ja) | ディスプレイパネルの駆動方法 | |
JP4526357B2 (ja) | プラズマディスプレイパネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |