JPH11509372A - 金属ボール・グリッド電子パッケージ - Google Patents

金属ボール・グリッド電子パッケージ

Info

Publication number
JPH11509372A
JPH11509372A JP9506725A JP50672597A JPH11509372A JP H11509372 A JPH11509372 A JP H11509372A JP 9506725 A JP9506725 A JP 9506725A JP 50672597 A JP50672597 A JP 50672597A JP H11509372 A JPH11509372 A JP H11509372A
Authority
JP
Japan
Prior art keywords
horizontal portion
electronic package
base
component
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9506725A
Other languages
English (en)
Inventor
ダブリュ． ロビンソン，ピーター
ディーパック マフリカル
アール． ホフマン，ポール
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH11509372A publication Critical patent/JPH11509372A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 金属ベース１２有するボール・グリッド・アレー電子パッケージ４０の曲りを減少し、パッケージベース１２が周期的に加熱および冷却されたときに、最内列のはんだボール３６に加わる応力を最小にする。はんだボール３６に加わる応力を減少することは、はんだボール３６の破損が装置２０の故障を生ずる前の熱サイクル数を増す。この曲げモーメントを減少するために開示した手段の中には、バイメタル４４，４６複合ベース、一体の補剛材７２、中央には位置され、外部構造体３０に接着されたカバー５２および応力対応くぼみ部６４を備えたパッケージベース１２がある。

Description

【発明の詳細な説明】 金属ボール・グリッド電子パッケージ 本発明は、ボール・グリッド・アレー電子パッケージ用金属部品に関する。更 に詳しくは、その部品の曲りを減少してはんだボールの疲労による破損を最小に するのである。 ボール・グリッド・アレー電子パッケージは、シリコンベースの半導体チップ のような集積回路装置を一つ以上収容するために使用される。これらのパッケー ジは、複数の金属化した回路トレースを備えたベース部品を有する。半導体装置 をこのベース部品の中央部に接着し、回路トレースの内端と電気的に相互接続す る。これらの回路トレースの反対の外端は、アレーを形成する。はんだボールは アレーのこれらの点に圧着される。これらのはんだボールは、プリント回路板の ような、外部構造体にも圧着される。カバーがこのベースの中央部、半導体装置 および回路トレースの内端をカプセル封止する。 典型的には、ベース部品は、ミューレンIII氏外の米国特許第５，４２１，１ ３３号に開示されているように、プラスチックで作られるか、または１９９６年 ２月１日発行のＰＣＴ国際公開パンフレットＷＯ９６／０２９４２に開示されて いるように金属で作られる。 もし、電子パッケージと外部構造体の熱膨張係数が異なると、はんだボールの 疲労に関係する破損が起ることがある。半導体装置が動作中に熱を発生する結果 による種々の部品の加熱が、それらの種々の部品の膨張に差を生じ、はんだボー ルに応力を生ずる結果となる。この応力の周期的な繰返しがはんだボール全体に 亀裂を拡げる。亀裂がはんだボールの直径全体に拡がると、パッケージが破損す る。 はんだボールの疲労が、ボール・グリッド・アレー・パッケージ用のプラスチ ックおよびセラミックのベース部品で研究されている。セラミックパッケージで は、はんだボールに加わる応力がベース部品の圧着面に平行であり、ベースの外 周に最も近い列のはんだボールが最初に破損する。パッケージの中心から外側の 列まで距離が大きいことが、パッケージベースの動きを熱的に誘起して、はんだ ボールに加わる応力を増す。 セラミックベース部品ではんだボールの疲労を軽減するための一つの機構がガ ーナ氏の米国特許第４，５８１，６８０号に開示されている。このガーナ氏の特 許は、外側の列のはんだボールの高さを増すことによって、はんだ継手の弾性限 度が増すことを開示している。 ガーナ氏の解決策は、ボール・グリッド・アレー・パッケージの金属ベース部 品には適用できない。金属ベースでは、はんだボールの破損が、最内列のはんだ ボールで起ると予測されるのである。 プラスチックパッケージでは、半導体装置の周辺の下にあるはんだボールの列 が、典型的には最初に破損する。 従って、金属の熱伝導性の利点を維持しながら、はんだボールの疲労に抗する 、金属ボール・グリッド・アレー・パッケージ部品を開発する必要がある。 それ故、本発明の目的は、はんだボールに加わる応力を減じ、はんだボールの 疲労および破損を減ずる、金属ボール・グリッド・アレー電子パッケージを提供 することである。 本発明の特徴は、ボール・グリッド・アレー・パッケージのベースの曲りを下 記の一つ以上によって減ずることである： （１） ベースに一体の補強材を作ること； （２） 外部構造体にカバー部品を結合すること；または （３） ベースに応力緩和くぼみ部を作ること。 本発明の利点は、曲げモーメントを減じ、はんだボールに加わる応力を減ずる ことである。これは、はんだボールの疲労およびはんだボールの破損を減じ、そ れによって装置の故障を減ずる。 本発明によれば、電子パッケージ用部品が提供される。その部品は、第１水平 部およびこの第１部に一体の第２水平部を有する。第１水平部は、複数の金属化 した回路トレースを含む。第２水平部の熱膨張係数は、第１水平部のそれより小 さい。 本発明の一実施例では、ベース部品が、中央部に接着され、金属化した回路ト レースの内端と電気的に相互接続した半導体装置を有する。はんだボールが金属 化した回路トレースの外端に圧着され、カバー部品が半導体装置および回路トレ ースの内部をカプセル封止する。このカバーは、外部構造体に結合されている。 本発明のもう一つの実施例では、ボール・グリッド・アレー・パッケージのベ ースが周辺部と中央部を有し、それらの間にくぼみ部が配置されている。 上記の目的、特徴および利点は、以下の説明および図面から更に明白となろう 。 図１は、従来技術から知られるボール・グリッド・アレー電子パッケージを断 面図で示す。 図２は、金属ボール・グリッド・アレー電子パッケージのベースの曲りを断面 図で示す。 図３は、本発明の第１実施例による、パッケージのベースの曲げモーメントを 減少するための構造を断面図で示す。 図４は、本発明の第２実施例による、パッケージのベースの曲げモーメントを 減少するための構造を断面図で示す。 図５は、本発明の第３実施例による、パッケージのベースの曲げモーメントを 減少するための構造を断面図で示す。 図６は、本発明の第４実施例による、パッケージのベースの曲げモーメントを 減少するための構造を断面図で示す。 図１は、従来技術から知られるボール・グリッド・アレー電子パッケージ１０ を断面図で示す。パッケージ１０は、普通、銅、アルミニウムまたはそれらの合 金で作る金属ベース１２を有する。金属ベース１２を囲むのは、誘電体層１４で ある。金属ベース１２がアルミニウム合金であるとき、好適な誘電体層は、厚さ 約５ミクロンないし約５０ミクロンのアノード膜である。 金属ベース１２の中央部１６は、図１に示すように、くぼんでいて周辺部１８ によって囲まれているのが好ましい。半導体装置２０が、ポリマー接着剤のよう な適当なダイ接着剤２２によって、中央部１６に接着される。 金属化した回路トレース２４がこの中央部１６から周辺部１８へ伸びている。 半導体装置２０は、中央部１６に隣接する金属化した回路トレースの内端と電気 的に相互接続される。電気的相互接続は、ワイアボンディング、テープ自動ボン ディングで利用するような銅箔の薄いストリップのような従来の手段の何れかを 使って、またはフリップチップボンディングの場合のように半導体装置の入／出 力パッドに直接取付けることによって行う。 次に、ポリマー樹脂または接着剤で接合した別の部品であってもよいカバー２ ６が、半導体装置２０および金属化した回路トレース２４の内端をカプセル封止 する。 パッケージ１０は、プリント回路板３０のような外部構造体に結合される。プ リント回路板３０には、セラミックまたはガラス充填エポキシ樹脂から作った誘 電体基板３２がある。金属化した回路トレース３４が、金属化した回路トレース ２４の外端が作るアレーパターンと整列したアレーパターンを作る。はんだボー ル３６、典型的には鉛／錫合金が、二つのアレーの結合と電気的相互接続の両方 を行う。 電子信号が半導体装置２０を通るとき、電気エネルギーの一部が熱に変換され る。この熱が金属ベース１２に入り込み、そこから他のパッケージ部品へ流れて 、全ての部品を異なる量で膨張させる。 図２は、金属ベース１２の代替位置を断面図で示す。破線は、室温（２０℃） での金属ベース１２を示す。実線は、加熱したとき金属ベース１２が如何に変形 するかを誇張して示す。熱膨張係数がプリント回路板３０とほぼ等しいプラスチ ックベースと違って、アルミニウムは曲る。この歪みの結果、はんだボールの最 内列３８がＺ（金属化した回路トレース２４の面に垂直）方向に伸される。はん だボール３６の最内列３８から次第に外側の各列は、次第に少ない程度でＺ方向 に応力が加えられる。 最内列３８に応力を加える結果、アルミニウム合金ベースのボール・グリッド ・アレー電子パッケージで、最内列が約２，６００熱サイクル後に破損する計算 になる。最外列は、約５６，０００熱サイクルまで生き延びてから破損するだろ う。曲りを減らすことによって、図２の二つの比較形状における中央部１６の位 置の間の距離“Ｄ”と、はんだボール３６の最内列３８のＺ方向応力とが共に減 る。図３ないし図６は、この結果をもたらす電子パッケージ構造を示す。 図３は、本発明の第１実施例による金属ボール・グリッド・アレー電子パッケ ージ４０を断面図で示す。金属ボール・グリッド・アレー電子パッケージ４０の 構造の多くは、図１のパッケージ１０のそれに類似し、同じ参照番号で示す。こ のパッケージ４０のベース部品４２は、第１水平部４４と一体の第２水平部４６ とを有する複合材料である。第１水平部４４と第２水平部４６の間の取付は、接 着（即ち、ろう付け、はんだ付け、ポリマー接着剤または張合せ）によっても、 化学相互作用（即ち、化学蒸着または化成処理）によってもよい。 金属化した回路トレース２４は、第１水平部４４上に、間に誘電体層１４を配 置して作られる。曲りを減らすために、第２水平部４６は、動作中に半導体装置 ２０の発熱によってベース４２が到達する温度で熱膨張係数が小さい。典型的に は、この温度は約９０℃である。バイメタル的ベース構造は、加熱されると、図 ２に示すベースの曲り方向と反対方向に曲る。 第２部は、第１部より弾性率が高く、剛いのが好ましい。 一つの実施例では、第２水平部４６が銅または銅合金で、第１水平部４４がア ルミニウムまたはアルミニウム合金である。第１水平部４４は、第２水平部の厚 さに比べたとき、比較的薄い。第１水平部４４の最大厚さと第２水平部４６の最 大厚さ比は、約１：５ないし１：１０で、約１：６ないし約１：８が好ましい。 これら二つの部分は、張合せのような方法で一緒に接合される。 その代りに、第１水平部をプラズマ蒸気蒸着またはジェット蒸気蒸着のような 蒸着プロセスによって付けてもよい。典型的には、第２水平部が銅または銅合金 で、この実施例では、第１水平部がアルミニウムまたは、酸化アルミニウム、炭 化アルミニウム、窒化アルミニウム、炭化珪素、窒化珪素またはダイヤモンド状 皮膜のようなセラミックである。この実施例では、第１水平部の厚さが第２水平 部４６のそれより遥かに小さい。第１水平部４４の厚さと第２水平部４６の厚さ 比は、約１：１００ないし１：１０００で、約１：２００ないし約１：４００が 好ましい。 第１水平部４４がセラミック、ガラスまたはその他の絶縁性層であるとき、誘 電体層１４を設ける必要はない。また、セラミックおよびガラスは、大抵の金属 より剛いので、本実施例では、第２水平部４６の弾性率が第１水平部４４のそれ より高い必要はない。 図４に示す第２実施例では、金属ボール・グリッド・アレー電子パッケージ５ ０が、この半導体装置２０および金属化した回路トレース２４の内端をカプセル 封止するカバー部品５２を有する。曲げモーメントを減少するために、カバー部 品５２がプリント回路板３０のような外部構造体に接着されている。外部構造体 ３０へのカバー部品５２の接着は、ポリマー接着剤５４、またははんだ、または ろうのような普通の手段のどれによってもよい。 ポリマー接着剤５４、または代替接着手段は、カバー５２の全表面積に拡がる 必要はなく、このカバーを中央部、周辺部、またはその組合せで固定するだけで よい。 図５は、本発明の第３実施例を断面図で示す。金属ボール・グリッド・アレー 電子パッケージ６０の金属ベース６２が、中央部１６と周辺部１８の間に配置さ れたくぼみ部６４を含む。くぼみ部６４は、このパッケージの中央からはんだボ ール３６に伝達される力の量を減らすための応力緩和堀として機能する。くぼみ 部６４は、成形用樹脂で充填するのが好ましく、典型的には、この充填材がカバ ー部品６６の一部である。 その代りに、連続堀ではなく、中央部の周囲でベースの中へ貫入する一連の穴 またはスロットが応力緩和をする。 ガラス封止電子パッケージ用応力緩和堀は、オ’ドネリー氏外の米国特許第５ ，３１５，１５５号に開示されていて、ダイ接着剤がリードフレームの内リード 線に接触するのを防ぐための堀は、ホフマン氏外の米国特許第５，２３９，１３ １号に開示されている。 図６に断面図で示す実施例では、金属ボール・グリッド・アレー電子パッケー ジ７０に熱拡散器７２がある。金属ベース１２は、その第１側７４と一体の、複 数の回路トレース２４を有する。一つ以上の半導体装置２０も、第１側７４に接 着されている。熱拡散器７２は、金属ベース１２の対向する第２側７６に接着さ れている。熱拡散器７２は、少なくとも半導体装置２０が接着されている中央部 １６の反対の第２側７６の部分をカバーする。しかし、熱拡散器７２は、対向す る第２側７６全体に拡がってもよく、好適実施例では、金属ベース１２の側壁７ ８に拡がり下がって、例えば接着剤８０によって、プリント回路板３０のような 外部構造体３０に接着されている。 先の実施例は、カバー部品としてプラスチック成形用樹脂を開示するが、何か 適当なプラスチック、金属、セラミック、またはその合成若しくは複合の別個の カバー８１を含み、金属ベース１２に接着８２して半導体装置２０および金属化 した回路トレース２４の内端をカプセル封止することは、何れかの実施例に対す る本発明の範囲内にある。 本発明をボール・グリッド・アレー電子パッケージに関して説明したが、それ は、パッド・グリッド・アレー・パッケージおよびピン・グリッド・アレー・パ ッケージのような他のリードレス電子パッケージにも等しく適用可能である。 本発明の利点は、以下の例からより明白となろう。この例は、例示であって、 本発明の範囲を限定することを意図しない。 例 はんだボールに破損を生ずるに必要な熱サイクル数を、パッケージ部品および 外部構造体であるガラス充填エポキシのプリント回路板の熱膨張係数およびその 他の物理的特性を考慮して、有限要素モデルを使って計算した。鉛／錫はんだの 降伏強さおよび歪み硬化特性も考慮した。ボール・グリッド・アレー電子パッケ ージに於けるはんだボールの破損を計算するための有限要素モデルについての更 なる詳細は、１９９５年に刊行されたジョン・エッチ・ロー氏によるボール・グ リッド・アレー技術 の第１３章に書いてある。評価した四つのパッケージは、次 の通りである：パッケージＡ − このパッケージは、図１に示した金属ボール・グリッド・アレ ー電子パッケージ１０と同じで、アルミニウム合金５０８６（称呼成分、重量で 、４．０％マグネシウム、０．４％マンガン、０．１５％クロームおよび残りア ルミニウム）で作った厚さ１．０２ｍｍ（０．０４０″）のベースを有する。金 属ベースの中央部は、深さ０．７１ｍｍ（０．０２８″）の空洞の形をしていた 。この金属ベースは、正方形で、長さおよび幅が１３．５ｍｍ（０．５３１５″ ）であった。中央部を形成する空洞も正方形で、長さおよび幅が５．７４ｍｍ（ ０．２２５９″）であった。 周辺部に、中央部に最も近く、列１と称する最内列から、金属ベースの側壁に 最も近く、列４と称する最外列まで拡がる４列のはんだボールを配置した。パッケージＢ − このパッケージは、金属ベース１２をアルミニウム合金ではな く銅で作ったことを除いて、パッケージＡと同じであった。パッケージＣ − このパッケージは、図３に示した金属ボール・グリッド・アレ ー電子パッケージ４０と同じであった。第１水平部４４は、厚さ０．１３ｍｍ（ ０．００５″）のアルミニウムで、第２水平部４６は、厚さ０．８９ｍｍ（０． ０３５″）の銅であった。他のパッケージ寸法は、パッケージＡと同じであった 。パッケージＤ − このパッケージは、図４に示したように、成形プラスチックカ バーをガラス充填エポキシ樹脂のプリント回路板に接着したことを除いて、パッ ケージＡと同じであった。 各モデルに対して、これらのパッケージに以下のサイクルを含む熱サイクルを かけた： ● パッケージを５分間で１００℃まで加熱すること； ● パッケージを５分間、１００℃に維持すること； ● パッケージを５分間で０℃に冷却すること；および ● パッケージを５分間、０℃に維持すること。 このサイクルを繰返し、予想破損に対するサイクル数を有限要素モデルの結果 から計算した。各パッケージに対し、以下の計算をした：特性寿命 − はんだボールの直径に等しい亀裂を生ずるために必要なサイクル数 。無故障寿命 − 特性寿命の半分。列信頼性 − 列当りのはんだボール数を説明する、与えられた列のはんだボール が破損する前のサイクル数推定値。部品信頼性 − ４列の信頼度の最低値。 表１に示すように、パッケージＣとパッケージＤの両方が列１のはんだボール の特性寿命を延した。最も劇的な改善は、パッケージＤに関してであった。 本発明によれば、先に示した目的、特徴および利点を完全に満足する、はんだ 継手の信頼性が改善された金属ベースを有するボール・グリッド・アレー電子パ ッケージが提供されたことは明白である。本発明をその特定の実施態様および例 と組合わせて説明したが、前記の説明に照らせば、多くの代替案、修正形および 変形が当業者に明白であろうことは明らかである。従って、そのような代替案、 修正形および変形を全て添付の請求項の精神および広い範囲内に入るものとして 包含することを意図する。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，Ｋ Ｚ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，Ａ Ｕ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ， ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，Ｔ Ｍ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者 ホフマン，ポール アール. アメリカ合衆国 95336 カリフォルニア 州 モデスト，アメリカン アベニュー 5542

Claims (1)

  1. 【特許請求の範囲】 １． 電子パッケージ（４０）用部品であって： 第１水平部（４４）を有するバイメタル基板（４２）；および 上記第１水平部（４４）と一体の第２水平部（４６）を組合わせて含み、上記 第１水平部（４４）が複数の金属化した回路トレース（２４）を含み、上記第２ 水平部（４６）の熱膨張係数は、上記第１水平部（４４）のそれより小さいこと を特徴とする部品。 ２． 請求項１の部品に於いて、上記第１水平部（４４）の最大厚さと上記第 ２水平部（４６）の最大厚さ比が約１：５ないし１：１０であることを特徴とす る部品。 ３． 請求項２の部品に於いて、上記第１水平部品（４４）がアルミニウムま たはアルミニウム合金であり、上記第２水平部品（４６）が銅または銅合金であ ることを特徴とする部品。 ４． 請求項１から請求項３の何れか一項の部品に於いて、上記第１水平部品 （４４）が上記第２水平部品（４６）に張合わされていることを特徴とする部品 。 ５． 電子パッケージ（４０）用部品であって： 窒化アルミニウム、炭化アルミニウム、窒化珪素、炭化珪素、およびダイヤモ ンド状皮膜から成るグループから選択したセラミックの第１水平部（４４）；お よび 上記第１水平部（４４）と一体の金属の第２水平部（４６）を組合わせて含み 、上記第１水平部（４４）が複数の金属化した回路トレース（２４）を含むこと を特徴とする部品。 ６． 請求項５の部品に於いて、上記第２水平部（４６）がアルミニウムまた はアルミニウム合金であることを特徴とする部品。 ７． 電子パッケージ（４０）用部品であって： 酸化アルミニウム、窒化アルミニウム、炭化アルミニウム、窒化珪素、炭化珪 素、およびダイヤモンド状皮膜から成るグループから選択したセラミックの第１ 水平部（４４）；および 上記第１水平部と一体の銅または銅合金の第２水平部（４６）を組合わせて含 み、上記第１水平部（４４）が複数の金属化した回路トレース（２４）を含むこ とを特徴とする部品。 ８． 請求項６または請求項７のどちらかの部品に於いて、上記第１水平部（ ４４）の厚さと上記第２水平部（４６）の厚さ比が約１：１００ないし１：１０ ００であることを特徴とする部品。 ９． ボール・グリッド・アレー電子パッケージ（４０）であって： 第２水平部（４６）と一体の第１水平部（４４）を有するベース部品（４２） で、上記第１水平部（４４）が上記ベース（４４）の周辺部（１８）からその中 央部（１６）まで伸びる複数の金属化した回路トレース（２４）を含み、上記第 ２水平部（４６）の熱膨張係数が上記第１水平部（４４）のそれより小さいベー ス部品； 上記ベース（４２）の周辺部（１８）で上記金属化した回路トレース（２４） に接着された、複数のはんだボール（３６）； 上記金属化した回路トレース（２４）と電気的に相互接続され、上記ベース（ ４４）の中央部（１６）に接着された半導体装置（２０）；並びに 上記半導体装置（２０）および上記回路トレース（２４）に一部をカプセル封 止し、更に外部構造体（３０）に接着されているカバー部品（２６）； を組合わせて含むことを特徴とする電子パッケージ。 １０． 請求項９の電子パッケージ（４０）に於いて、上記第１水平部（４４ ）の最大厚さと上記第２水平部（４６）の最大厚さ比が約１：５ないし１：１０ であることを特徴とする電子パッケージ。 １１． 請求項１０の電子パッケージ（４０）に於いて、上記第１水平部（４ ４）がアルミニウムまたはアルミニウム合金であり、上記第２水平部（４６）が 銅または銅合金であることを特徴とする電子パッケージ。 １２． 請求項９の電子パッケージ（４０）に於いて、上記第１水平部（４４ ）がセラミックであり、上記第２水平部（４６）が金属または金属合金であるこ とを特徴とする電子パッケージ。 １３． ボール・グリッド・アレー電子パッケージ（６０）であって： 周辺部（１８）と中央部（１６）を有し、それらの間にくぼみ部（６４）が配 置されているベース部品（６２）； 周辺端と内端を有し、前記内端が上記くぼみ部（６４）に隣接する、複数の回 路トレース（２４）； 上記ベース部品（６２）の中央部（１６）に接着され、上記回路トレース（２ ４）の内端と電気的に相互接続された半導体装置（２０）； 上記回路トレース（２４）の上記周辺端に接着された、複数のはんだボール（ ３６）；並びに 上記中央部（１６）および上記ベース（６２）の上記くぼみ部（６４）および 上記回路トレース（２４）の上記内端をカプセル封止するカバー部品（２６）； を組合わせて含むことを特徴とする電子パッケージ。 １４． 請求項１３の電子パッケージ（６０）に於いて、上記カバー（２６） がポリマー樹脂であることを特徴とする電子パッケージ。 １５． 請求項１４の電子パッケージ（６０）に於いて、上記ポリマー樹脂が 上記くぼみ部（６４）に貫入することを特徴とする電子パッケージ。 １６． ボール・グリッド・アレー電子パッケージ（７０）であって： 周辺部（１８）と中央部（１６）を有するベース部品（１２）； 周辺端と内端を有し、上記ベース部品（１２）の第１側（７４）と一体の、複 数の回路トレース（２４）； 上記ベース部品（１２）の中央部（１６）に接着され、上記回路トレース（２ ４）の内端と電気的に相互接続された半導体装置（２０）； 上記回路トレース（２４）の周辺端に接着された、複数のはんだボール（３６ ）； 上記ベース部品（１２）の中央部（１６）、上記半導体装置（２０）および上 記回路トレース（２４）の上記内端をカプセル封止するカバー（２６）；並びに 上記ベース部品（１２）の対向する第２側（７６）と一体の補剛材（７２）； を組合わせて含むことを特徴とする電子パッケージ。 １７． 請求項１６の電子パッケージ（７０）に於いて、上記補剛材（７２） が上記ベース部品（１２）の第２側（７６）全体に拡がることを特徴とする電子 パッケージ。 １８． 請求項１７の電子パッケージ（７０）に於いて、上記補剛材（７２） が上記ベース部品（１２）の側壁（７８）に沿って拡がり、外部構造体（３０） に接着されていることを特徴とする電子パッケージ。 １９． 請求項１６から請求項１８の何れか一項の電子パッケージ（７０）に 於いて、上記補剛材（７２）が熱拡散器であることを特徴とする電子パッケージ 。 ２０． 請求項１６から請求項１８の何れか一項の電子パッケージ（７０）に 於いて、上記カバー（２６）が上記外部構造体（３０）にも接着されていること を特徴とする電子パッケージ。
JP9506725A 1995-07-14 1996-07-09 金属ボール・グリッド電子パッケージ Pending JPH11509372A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US50266295A 1995-07-14 1995-07-14
US502,662 1995-07-14
PCT/US1996/011461 WO1997004629A1 (en) 1995-07-14 1996-07-09 Metal ball grid electronic package

Publications (1)

Publication Number Publication Date
JPH11509372A true JPH11509372A (ja) 1999-08-17

Family

ID=23998815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9506725A Pending JPH11509372A (ja) 1995-07-14 1996-07-09 金属ボール・グリッド電子パッケージ

Country Status (7)

Country Link
US (1) US5952719A (ja)
EP (1) EP0882384A4 (ja)
JP (1) JPH11509372A (ja)
KR (1) KR19990028818A (ja)
AU (1) AU6450096A (ja)
TW (1) TW331660B (ja)
WO (1) WO1997004629A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349177A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2020086389A (ja) * 2018-11-30 2020-06-04 富士通株式会社 光部品、及びこれを用いた光モジュール

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6137174A (en) * 1999-05-26 2000-10-24 Chipmos Technologies Inc. Hybrid ASIC/memory module package
US6426686B1 (en) * 1999-06-16 2002-07-30 Microsubstrates Corporation Microwave circuit packages having a reduced number of vias in the substrate
US6633078B2 (en) * 2000-03-21 2003-10-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US6292367B1 (en) * 2000-06-22 2001-09-18 International Business Machines Corporation Thermally efficient semiconductor chip
TW457663B (en) * 2000-11-08 2001-10-01 Advanced Semiconductor Eng Substrate structure of heat spreader and its package
US6502926B2 (en) 2001-01-30 2003-01-07 Lexmark International, Inc. Ink jet semiconductor chip structure
DE10118384A1 (de) * 2001-04-12 2002-10-24 Siemens Ag Anordnung zur Kühlung eines Leistungs-Halbleiterelementes
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP2004104074A (ja) * 2002-07-17 2004-04-02 Sumitomo Electric Ind Ltd 半導体装置用部材
DE102004005030A1 (de) * 2004-01-30 2005-08-18 Robert Bosch Gmbh Elektronisches Bauelement auf einem Trägerelement
US7235880B2 (en) * 2004-09-01 2007-06-26 Intel Corporation IC package with power and signal lines on opposing sides
US7529095B2 (en) * 2007-09-28 2009-05-05 Visteon Global Technologies, Inc. Integrated electrical shield in a heat sink
US8338943B2 (en) * 2010-08-31 2012-12-25 Stmicroelectronics Asia Pacific Pte Ltd. Semiconductor package with thermal heat spreader
US8411444B2 (en) * 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
FR2984679B1 (fr) * 2011-12-15 2015-03-06 Valeo Sys Controle Moteur Sas Liaison thermiquement conductrice et electriquement isolante entre au moins un composant electronique et un radiateur en tout ou partie metallique
EP3253753A4 (en) 2015-01-20 2018-06-27 Xoc Pharmaceuticals, Inc Ergoline compounds and uses thereof
AU2016209490B2 (en) 2015-01-20 2020-09-03 Xoc Pharmaceuticals, Inc. Isoergoline compounds and uses thereof

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3248681A (en) * 1962-03-30 1966-04-26 Westinghouse Electric Corp Contacts for semiconductor devices
US3351700A (en) * 1963-08-19 1967-11-07 Texas Instruments Inc Header for a capsule for a semiconductor element or the like
US3399332A (en) * 1965-12-29 1968-08-27 Texas Instruments Inc Heat-dissipating support for semiconductor device
US4283464A (en) * 1979-05-08 1981-08-11 Norman Hascoe Prefabricated composite metallic heat-transmitting plate unit
US4491622A (en) * 1982-04-19 1985-01-01 Olin Corporation Composites of glass-ceramic to metal seals and method of making the same
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
US4500605A (en) * 1983-02-17 1985-02-19 Olin Corporation Electrical component forming process
US5001546A (en) * 1983-07-27 1991-03-19 Olin Corporation Clad metal lead frame substrates
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
US4603374A (en) * 1984-07-03 1986-07-29 Motorola, Inc. Packaging module for a semiconductor wafer
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4811166A (en) * 1986-07-02 1989-03-07 Texas Instruments Incorporated Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member
JPS63102326A (ja) * 1986-10-20 1988-05-07 Hitachi Cable Ltd クラツド材
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
JPH0795575B2 (ja) * 1987-04-09 1995-10-11 株式会社東芝 半導体整流素子
US4953173A (en) * 1987-08-08 1990-08-28 Kabushiki Kaisha Toshiba Semiconductor device
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4924590A (en) * 1988-01-08 1990-05-15 Siemens Aktiengesellschaft Method for making metal core printed circuit board
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US5073840A (en) * 1988-10-06 1991-12-17 Microlithics Corporation Circuit board with coated metal support structure and method for making same
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5213638A (en) * 1990-07-27 1993-05-25 Olin Corporation Surface modified copper alloys
EP0551395A4 (en) * 1990-09-27 1993-08-25 E.I. Du Pont De Nemours And Company Thermal stress-relieved composite microelectronic device
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
AU2231795A (en) * 1994-04-14 1995-11-10 Olin Corporation Electronic package having improved wire bonding capability
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
WO1997001866A1 (en) * 1995-06-29 1997-01-16 Minnesota Mining And Manufacturing Company Ball grid array package utilizing solder coated spheres

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349177A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2020086389A (ja) * 2018-11-30 2020-06-04 富士通株式会社 光部品、及びこれを用いた光モジュール

Also Published As

Publication number Publication date
KR19990028818A (ko) 1999-04-15
TW331660B (en) 1998-05-11
AU6450096A (en) 1997-02-18
WO1997004629A1 (en) 1997-02-06
US5952719A (en) 1999-09-14
EP0882384A1 (en) 1998-12-09
EP0882384A4 (en) 1999-03-24

Similar Documents

Publication Publication Date Title
JPH11509372A (ja) 金属ボール・グリッド電子パッケージ
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
US5483098A (en) Drop-in heat sink package with window frame flag
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
JPH0878574A (ja) 半導体装置及びその製造方法
WO2014117119A1 (en) Leadframe-based semiconductor package having terminals on top and bottom surfaces
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP3724954B2 (ja) 電子装置および半導体パッケージ
JPH06204285A (ja) 半導体装置及びその製造方法
US20060170080A1 (en) Semiconductor device having directly attached heat spreader
JP3052899B2 (ja) 半導体装置
US20050029658A1 (en) Circuit board and semiconductor device using the same
JP3125891B2 (ja) 半導体装置
KR19980070675A (ko) 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법
JP3561671B2 (ja) 半導体装置
JP3238906B2 (ja) 半導体装置
JP3127149B2 (ja) 半導体装置
JPH10125831A (ja) ヒートシンク放熱フィン
US10312186B2 (en) Heat sink attached to an electronic component in a packaged device
JPS6057957A (ja) 接続構造
JP2968704B2 (ja) 半導体装置
JP2779322B2 (ja) 半導体パッケージの製造方法
JP2569371B2 (ja) 半導体装置
JPS60200545A (ja) 実装基板