JP3238906B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3238906B2 JP3238906B2 JP07513399A JP7513399A JP3238906B2 JP 3238906 B2 JP3238906 B2 JP 3238906B2 JP 07513399 A JP07513399 A JP 07513399A JP 7513399 A JP7513399 A JP 7513399A JP 3238906 B2 JP3238906 B2 JP 3238906B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layers
- layer
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ック・ピン・グリッド・アレイ)構造のLSIなどの封
止技術、特に、信号伝播特性を損なうことなく空冷放熱
を行うために用いて効果のある技術に関するものであ
る。
部回路との接続のためのピン(或いはリード)数が多く
なる。多ピン化を可能にし、かつ従来からのプリント基
板に実装できるパッケージ構造を有するものにPGA
(ピン・グリッド・アレイ)がある。
ックが用いられ、また配線材料には焼結金属が用いられ
ている。しかし、セラミックはコストが高くかつ誘電率
が高いために配線に対しては線間の静電容量となる。ま
た、焼結金属は電気抵抗が高いため、電源や信号配線に
直列の抵抗分を含ませる。このため、電源系にあっては
抵抗分により損失が生じ、一方、信号系にあっては、セ
ラミックによる静電容量と配線の電気抵抗とにより信号
遅延を生じる。
2マイクロデバイセズ」1984.6.11、P160
〜P168に記載のように、セラミックに代えて低コス
ト化が可能なプラスチックPGAが注目され、ASIC
(Apllication Specific IC:特定用途向けIC)LSI
などに用途が広がりつつある。そのパッケージベース
は、プリント基板材料でもあるガラス繊維入りエポキ
シ、トリアジン、ポリイミドなどの誘電率の低い材料が
用いられ、また、配線には電気抵抗の低い銅が用いられ
る。
は、例えば、特開昭60−38841号及び特開昭60
−38842号がある。
プラスチックを用いたパッケージ技術においては、プラ
スチックの熱伝導度がセラミックに比べて悪く、高集積
に伴う半導体チップの高発熱に対する冷却、及び信号の
高速伝播を満足することができない。
として、特開昭60−136348号がある。すなわ
ち、有機プリント板材料のLSI取付部に穴を開け、熱
伝導度の良い板をプリント板の裏面に張り付け、その表
面の穴部を通してLSIを良熱伝導板に付ける構造とし
ている。しかし、この構造では、各部材の熱膨張差はセ
ラミックを用いる場合に比べて大きく、接合に何らかの
対策を講じないと破壊につながる。
にLSIを取り付けるプラスチック・ピン・グリッド・
アレイ・パッケージにおいて、各接合部間の接着剤に熱
膨張差を解消するためにエラストマを用いることが、特
開昭60−136345号に示されている。しかし、エ
ラストマは熱伝導性が悪く、放熱対策に問題がある。
ため、エポキシ系の接着剤に比べて水分が侵入し易く、
キャビティ内の配線が腐蝕する等の問題がある。
空冷、あるいは数m/Sの風速で行えることが望ましい
が、従来、半導体装置が数十ワットになると十分に放熱
が期待できなくなる。
性を保証しながら数十ワット級の半導体装置の冷却を可
能にする封止技術を提供することにある。
で作られたパッケージと安い材料で作られた熱拡散板を
組合せ、低コストで高信頼度かつ高性能を有するパッケ
ージ構造を提供することにある。
性からくる諸々の不整合を軟らかい材料で接合または覆
うことにより、材料特性関係を独立させることにより自
由な材料の組合せが可能となり、低コストで信頼度、性
能を犠牲にすることのない技術を提供するものである。
書の記述および添付図面から明らかになるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。
辺、第3の辺、第4の辺を有する四角形の半導体チップ
と、前記半導体チップの隣り合う第1及び第2の辺それ
ぞれに沿って形成された複数の配線層と、前記第1の辺
に沿う複数の配線層のうち前記第2の辺に沿う複数の配
線層に一番近い配線層と、前記第2の辺に沿う複数の配
線層のうち前記第1の辺に沿う複数の配線層に一番近い
配線層との間であって、前記半導体チップのコーナ部に
対向する領域に設けられたバイパスコンデンサとを有す
る構造としたものである。
これに隣り合う第2の辺と、前記第1の辺に向かい合う
第3の辺と、前記第2の辺に向かい合う第4の辺を有す
る四角形の半導体チップと、前記第1の辺、第2の辺、
第3の辺、第4の辺それぞれに沿って形成された複数の
配線層と、前記第1の辺に沿う複数の配線層のうち前記
第2の辺に沿う複数の配線層に一番近い配線層と、前記
第2の辺に沿う複数の配線層のうち前記第1の辺に沿う
複数の配線層に一番近い配線層との間であって、前記半
導体チップのコーナ部に対向する領域に設けられたバイ
パスコンデンサとを有する構造とするものである。
たプラスチック等の配線基板は線間容量、配線上のイン
ダクタンス及び抵抗を最小にし、信号伝播特性の劣化を
防止することができ、またバイパスコンデンサが半導体
チップのコーナ部に対向する領域に設けられていること
により、半導体装置の特性を向上させることができる。
よる半導体装置の一例を示す断面図である。
に形成された台座部に熱伝導度のよいフィラーの入った
ゴム状弾性を有するエラストマ3を介して接合されてい
る。熱拡散板2は銅材などを用いて方形もしくは長方形
に加工され、また台座部が他の部分より肉厚にされ、反
対側の面は平面にされている。
スエポキシなどが用いられ、かつ配線が多層にされてい
る配線基板4が、軟らかい材料、例えばその熱伝導度の
よいフィラーの入ったエラストマ5を介して熱拡散板2
に接合されている。配線基板4はその中央部分に開口を
有し、その開口部にチップ1及び熱拡散板2の台座部が
位置する。この熱拡散板2は、配線基板4とほぼ等しい
外形寸法を有し、チップ1の放熱面積を大きくしてい
る。この配線基板4には、一定間隔に多数のピン6(電
極)が埋設され、各々配線基板4内の配線に接続されて
いる。このピン6は、はんだ付け或いはかしめにより立
設加工され、その材料には弾性変形限界の高いBe−C
uなどを用いる。因みに、従来は42合金、リン青銅な
どが用いられていた。
り、各段の表面には配線が露出し、チップ1上のその配
線との間は、金、銅またはアルミニウム材によるボンデ
ィングワイヤ7で接続されている(ボンディングワイヤ
7に代えてTAB(テープ・オートメイテッド・ボンデ
ィング)を使用してもよい)。
いない面)には、軟らかい材料、例えばエラストマ8を
介してフィン9(ヒートシンク)が接合されている。フ
ィン9は、熱伝導性に優れるアルミニウム材が用いら
れ、さらに複数の深溝が形成され、放熱面積が広くなる
ようにされている。エラストマ8は後述する熱伝導度の
良いフィラーを含んだものにすれば、放熱効果がさらに
向上する。
線基板4の一部、すなわち配線基板4の内側端から露出
する電極を保護するためにキャップ10が軟らかい材
料、例えばエラストマ12を介して配線基板4に接合さ
れている。このエラストマ12を含めて、前記いずれの
エラストマも接合される部材相互の熱膨張差を吸収する
ために設けられている。
ら露出する電極およびボンディングワイヤ7を、配線基
板4とキャップ10とを接合するエラストマ12から侵
入する水分による影響を防ぐため、コーティングゲル1
1によって保護している。このコーティングゲル11
は、ワイヤ断線や水分の侵入を防ぐ材料が好ましい。熱
拡散板2と配線基板4間または配線基板4とキャップ1
0間をエラストマで接合した場合、チップ1表面だけで
なくチップ1側面まで耐湿性のシリコーンゲルで被って
おくと、水分の侵入によるボンディングパッドのAl腐
蝕を防止できる。これはエラストマのキュア時に気泡が
エラストマ内に残って、そこが水分の侵入経路となるこ
とがあるからである。
率が100kgf/mm2 以下の材料で、シリコーン,ポリ
ウレタン,他のゲル状の物質で、熱膨張係数20×10
-6/℃以下の溶融シリカやアルミナの充填を行った物
や、シリコン変成フェノール硬化型エポキシ樹脂を用い
ることができる。
数及び熱伝導度を示せば第1表の如くである。
べ熱拡散板2として考えられる材料である銅は、熱膨張
係数が大きい。また、フィン9の主要構造材であるアル
ミニウムは更に大きい。また、誘電率の低い材料と見な
されるガラス繊維入りエポキシ、ガラス繊維入りポリイ
ミド、ガラス繊維入りビスマレイドトリアジンなどは、
同様にシリコンに比べ熱膨張係数が大きい。仮に、熱拡
散板2にAlNやCu/Mo/Cuクラッド材を用いた
場合、シリコンとの整合は良好であるものの、他の構成
材料との整合に問題が残る。
互接合に、変形し易いエラストマを用いているので、上
記した整合の問題は解消する。ただし、軟らかい材料、
たとえばエラストマは熱伝導度が悪いので、できるだけ
薄い層になるように形成するか、あるいは第1表に示し
たように熱伝導度の良いフィラーを混入させるのが望ま
しい。
メチールフェニールシロキサンゴム(例えば、商品名
「東レSE−4400」)を用いた場合、引っ張り破壊
限界値の伸びは100%であり、安全率50%を見積も
ると設計歪量として50%が得られる。更に、大きな破
壊限界伸びを有するものにメチールフェニールシロキサ
ンゲル(例えば、商品名「東レJCR6110」)があ
り、その破壊限界伸びは200%であるため、設計歪量
として100%が得られる。この前提のもとに設計した
好ましいパッケージ材として得られたのが第2表及び第
3表に示すものである。ここでは共に図1に示した構成
を用い、チップサイズ14.5mm角のパッケージとし、フ
ィンサイズが60mm角で熱拡散板2の厚みを1mmにし
た。フィン形状は、高さ18mm、フィン間隔4mmとし、
風速1m/秒の風冷にした。また、変位は、−55℃〜
150℃(ΔT=205℃)のときの値である。
り、14.5mm角のシリコンチップとの間の温度サイクル
時の最大温度差205℃における変位は21μmであ
る。設計歪量をゲルの100%と見て、接着材厚みは2
1μm以上とし、実施の形態1では25μmに設定し
た。一方、60mm角の銅熱拡散板とアルミニウムフィン
の205℃における変位は40μmとなり、ゴムの50
%設計歪み量からゴム厚みは100μmになる。このよ
うな条件下で、夫々の熱抵抗を計算すると、第2表に示
すように合計は2.24℃/Wとなり、良好な値が得られ
る。
ム(AlN)を用いた場合であり、シリコンチップとA
lNの変位は小さく2μmであり、25μmの金−シリ
コン合金(重量8%)が使用できる。これにより、第1
表のゲル部熱抵抗の1/1000以下の値とすることが
できるが、AlNとアルミニウムフィンの接合に250
μmの厚いゴム材の挿入を必要とし、20倍の熱抵抗に
なる。しかし、総合的には、1.98℃/Wとなって第1
表の例より小さく、30W程度の半導体チップを十分に
冷却しうるものとなる。なお、Cu/Mo/Cuクラッ
ド板(例えば、CLYMAX:クライマックス社製)、
Cu含浸焼結タングステン、Fe−Niメッシュ入り銅
板(例えば、住友特殊金属社製)アルミニウムなども熱
拡散板として同様に扱うことができる。
6の詳細を示す拡大断面図である。図2はTTL(トラ
ンジスタ・トランジスタ・ロジック)インターフェース
に対応するものである。図2(b)は図2(a)のピン
配置を示す斜視図、図2(c), (d)は図2(a)の
一部拡大斜視図である。図3はECL(エミッタ・カッ
プルド・ロジック)インターフェースに対応するもので
ある。図3は、インピーダンス整合を行うために接地層
4aを電源層4bと信号層4cの間に設けたところに特
徴がある。本実施の形態1では、例えば、層間隔を10
0μmにして50Ωが得られた。
の配線層(接地層4a、電源層4b、信号層4c)が一
定間隔に積層されている。図2(a)及び図3では、ピ
ン6に接地層4aが接続される例を示しており、ピン6
は配線基板4に形成されたスルーホール4dに嵌入さ
れ、はんだ4eによって固定されている。この場合、ピ
ン6に接続しない配線層はスルーホール4dに接触しな
いように絶縁されている。また、ピン6は、曲げに対し
剛性を備えた材料を用いる。さらに、図2(b)に示す
ように、ピン6は配線基板4のほぼ全面に多数形成され
ている。
形状にされ、各段に配線層が露出している。接地層4a
の一部は図2(c)に示すように、基板側端および電源
層4bが形成されている面に側面導通部4fとして延長
され、電源層4bの面でチップとボンディングワイヤで
接続されている。また、側面導通部4fは、図2(d)
に示すように、配線基板4の側端全面に形成され、その
一部は電源層4bが形成されている面に延長してもよ
い。チップ1と配線層との接続は、各部材の相互接続に
軟らかい材料、例えばエラストマが用いられているた
め、各剛体の変位を吸収可能なように、ループ形状をし
たボンディングワイヤ7を用いて行う。
ポキシポッティングを使用できないので、近年高信頼の
封止材として注目されているシリコーンゲル(例えば、
信越シリコン社製のKJR9010又は東レダウコーニ
ングシリコーン社製のJCR6110)をコーティング
ゲル11として用い、ポッティングを行っている。
エラストマ12で封止されるが、キュア時の加熱で内圧
が上昇してブローホールが発生し、内外圧が同じとな
り、エラストマが硬化しないうちにそのブローホールが
再び閉じた後、エラストマ12が硬化するような硬化の
時間温度の制御が可能なエラストマを使用することによ
り高信頼度が得られる。
層4c、電源層4b及び接地層4aの各々の詳細を示す
もので、装置全体の約1/4を示している。ここでは、
従来からPGAパッケージで採用しているめっき導通線
を廃止し、配線の寄生容量が30〜40%を低減した構
造になっている。この実現は、チップ1の取付部を貫通
穴としたことが一助になっている。また、配線層のいず
れもが、銅配線を用いているため、電気抵抗を低くでき
る。したがって、従来と同一抵抗レベルとした場合に
は、配線、特に信号配線の微細幅設計が可能になる。
内側端まで延在している接地用(Gnd)配線4b’
と、その他の電源電圧用配線4b”とがある。この接地
用配線4b’は図2(c)又は(d)に示すように、配
線基板4の内側端の側面導通部4fを介して接地層4a
に接続されている。このような構造にすることにより、
電源用、接地用の配線層を同一面にすることができるの
で、ボンディングが簡単になり、かつ接地用電位の安定
化を図ることができる。
4bは多くの本数を並行状態に設けているが、これは合
体して幅広の配線にしてもよい。最近のLSIは、安定
な多数の異種電圧の電源ラインを必要とする傾向にあ
る。そこで、その要求に応じられるように中間に電源層
4bを配設する構造にしている。そして、チップ1の搭
載部13に対し最短距離となるように対向電極が設置さ
れ、接続点間をボンディングワイヤで接続している。な
お、1つの電源に対し、複数本のラインを用意すること
によって、インダクタンスを最小にすることができる。
チップ1からの導通は、図2及び図3に示す側面導通部
4fを介してボンディングワイヤ7で電源層4bに接続
する。
P(クワッド・フラット・パッケージ)型であれば、す
べての配線がパッケージの最外周まで導出させる必要が
あるが、ピン・グリッド・アレイ・パッケージでは内部
配線より延在するめっき線を廃止した構造にしたので、
ピン設置部での配線は終端のみとなり、相対的に短い配
線でピン6を介して外部の回路基板へ接続が可能とな
り、平均的な寄生容量、インダクタンス、及び抵抗を小
さくすることができる。
るバイパスコンデンサをパッケージに内蔵させたい場合
がある。これに対しては、図5に示すように、チップ型
のバイパスコンデンサ14の搭載スペース19を電源層
4bあるいは信号層4c上に確保する。そして、チップ
1のコーナ部に対向する電源層4bあるいは信号層4c
を無配線領域にしてバイパスコンデンサ14を配設し、
その両脇にボンディングワイヤ7を接続するための配線
層を平行集中させる。すなわち、チップ1の隣接する二
つの辺の一方の辺に沿って形成される複数の配線層のう
ち他方の辺に沿って形成される複数の配線層に一番近い
配線層と、他方の辺に沿って形成される複数の配線層の
うち一方の辺に沿って形成される複数の配線層に一番近
い配線層との間にバイパスコンデンサ14を配設するも
のである。各配線の先端はチップ1のパッド1aに対向
させ、バイパスコンデンサ14によってボンディング処
理が妨害されないようにする。無配線領域に設置したバ
イパスコンデンサ14は、その両端子を電源層4bと接
地層4a間に接続する。また、ボンディングワイヤ7
は、配線層の端部とチップ1のパッド1aとの間に接続
される。
ース構造と従来のパッケージ構造とを比較したものであ
る。
1/2、抵抗は約1/10に改善されていることがわか
る。この改善により、信号の高速伝送が可能になる。具
体的には、150MHz程度のクロック周波数を有する
LSIにも適用可能になる。これは、チップ搭載部を貫
通穴構造とし、その周辺に多層構造で銅配線及び低誘電
率有機物による配線基板を配設し、その層構造がLSI
活性面から見て信号/電源/接地、信号/接地/電源、
接地/信号/接地/信号/接地/電源/電源/接地など
の組合せにしていることによるもので、パルス高速伝播
を可能にしている。
ちエラストマ及びコーティングゲルは、いずれも弾性率
が0.001〜100kg/mm2 の範囲、好ましくは0.01
〜10kg/mm2 にある材料を用いる。更に、パッケージ
を構成する材料間の熱膨張の不整合を吸収できる厚み、
すなわち歪量として5〜1000%、好ましくは50〜
200%に制御された厚さにするのがよい。ここで、弾
性率0.001〜100kg/mm2 の軟らかい材料とは、0.
05〜0.5kgf/mm2 の弾性係数を有するシリコーンゴ
ム、例えばメチールフェニールシロキサン等(白金触媒
附加反応形)にAl2 O3 等の充填剤(入れなくてもよ
い)が入ったもの、例えばTSE322RTV(東芝シ
リコーン社)、信越化学社のKJR9022、ダウ東レ
シリコーン社のCY52−223等がある。さらに、シ
リコーンゴムも同様の基材(メチールフェニールシロキ
サン等)でKE110(信越化学社)やKJR901
0、ダウ東レシリコーン社のJCR6110等がある。
ゴム変性エポキシXNR3508(カーボンフィラー入
りジシアンジアミド硬化形)(チバガイギー社製)等が
ある。また、0.1〜50kgf/mm2 の弾性率を有するポ
リウレタンゴム、UE539やポリウレタンゲル等があ
る。要は、ゴム系、ゲル系材料であればよく、必要なら
ばフィラーを入れることができる。
ケージの大きさと接合部のゴム厚の関係を図7に示す。
板(Cu)あるいはガラス繊維入りエポキシ樹脂基板の
大きさである。また、ゴム厚はシリコーンゴム(商品名
「東レSE4400」)を接合剤として用いた場合を示
す。
態2を示す部分拡大断面図である。
ブル多層板15を用いたところに特徴がある。このフレ
キシブル多層板15は、ポリイミド、マレイミドなどの
フィルム上に薄膜配線層を多層化して得ることができ
る。この実施の形態2では、配線層の最上部に接地層4
aを配し、この接地層4aをピン16にはんだ接続して
いる。
がフレキシブルであるため、図1の実施の形態1のよう
にピンを配線基板4によって保持させることができな
い。そこで、ピン16の付け根部に鍔を設け、この鍔を
熱拡散板2に埋設し、はんだ17によって固定し、取付
強度を確保している。ここでは、ピンに鍔を設けるもの
としたが、鍔を有しない図1に示したピン6を熱拡散板
2に埋設するものとしてもよい。
なるため、平板状のキャップ10では配線基板4上に隙
間が生じる。そこで、周辺部に膨出部を設けて皿状にし
たキャップ18を用い、その周縁表面をエラストマ12
によってフレキシブル多層板15に接合するようにして
いる。
の形態1の側面導通部4fと同様に、フレキシブル多層
板15の必要箇所に層間導通部4gが設けられている。
形態1,2に基づき具体的に説明したが、本発明は前記
実施の形態1,2に限定されるものではなく、その要旨
を逸脱しない範囲で種々変更可能であることは言うまで
もない。
いて、各部材の組合せを第5表のようにすることが可能
である。
は、商品名「フロリナート」を冷却媒体とした液体ヒー
トシンクであり、袋状部材内に前記冷却媒体を封入し、
これを図1に示したフィン9に代えて用いるものであ
る。
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
ップのコーナ部に対向する領域に設けられていることに
より、半導体装置の特性を向上させることができる。
ある。
基板及びピンの詳細を示す拡大断面図である。
る。
びピンの詳細を示す拡大断面図である。
である。
である。
である。
図である。
ある。
ズと厚みの関係を示すものである。
板、3,5,8,12・・・エラストマ、4・・・配線
基板、4a・・・接地層、4b・・・電源層、4c・・
・信号層、4d・・・スルーホール、4e,17・・・
はんだ、4f・・・側面導通部、4g・・・層間導通
部、6,16・・・ピン、7・・・ボンディングワイ
ヤ、9・・・フィン、10,18・・・キャップ、11
・・・コーティングゲル、13・・・搭載部、14・・
・バイパスコンデンサ、15・・・フレキシブル多層
板。
Claims (7)
- 【請求項1】 第1の辺、第2の辺、第3の辺、第4の
辺を有する四角形の半導体チップと、前記半導体チップ
の隣り合う第1及び第2の辺それぞれに沿って形成され
た複数の配線層と、前記第1の辺に沿う複数の配線層の
うち前記第2の辺に沿う複数の配線層に一番近い配線層
と、前記第2の辺に沿う複数の配線層のうち前記第1の
辺に沿う複数の配線層に一番近い配線層との間であっ
て、前記半導体チップのコーナ部に対向する領域に設け
られたバイパスコンデンサとを有することを特徴とする
半導体装置。 - 【請求項2】 第1の辺及びこれに隣り合う第2の辺
と、前記第1の辺に向かい合う第3の辺と、前記第2の
辺に向かい合う第4の辺を有する四角形の半導体チップ
と、前記第1の辺、第2の辺、第3の辺、第4の辺それ
ぞれに沿って形成された複数の配線層と、前記第1の辺
に沿う複数の配線層のうち前記第2の辺に沿う複数の配
線層に一番近い配線層と、前記第2の辺に沿う複数の配
線層のうち前記第1の辺に沿う複数の配線層に一番近い
配線層との間であって、前記半導体チップのコーナ部に
対向する領域に設けられたバイパスコンデンサとを有す
ることを特徴とする半導体装置。 - 【請求項3】 前記複数の配線層は配線基板に形成され
ていることを特徴とする請求項1又は2に記載の半導体
装置。 - 【請求項4】 前記配線基板に形成されている複数の配
線層は、多層の配線層であることを特徴とする請求項3
に記載の半導体装置。 - 【請求項5】 前記配線基板はプラスチックの基板から
成ることを特徴とする請求項3又は4に記載の半導体装
置。 - 【請求項6】 前記バイパスコンデンサは電源層と接地
層との間に接続されていることを特徴とする請求項1又
は2に記載の半導体装置。 - 【請求項7】 前記半導体チップのコーナ部に対向する
領域は、電源層あるいは信号層の無い無配線領域である
ことを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07513399A JP3238906B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07513399A JP3238906B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2060600A Division JP2958380B2 (ja) | 1990-03-12 | 1990-03-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11317491A JPH11317491A (ja) | 1999-11-16 |
JP3238906B2 true JP3238906B2 (ja) | 2001-12-17 |
Family
ID=13567399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07513399A Expired - Lifetime JP3238906B2 (ja) | 1999-03-19 | 1999-03-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3238906B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4976688B2 (ja) * | 2005-12-15 | 2012-07-18 | 富士電機株式会社 | ヒートスプレッダと金属板との接合方法 |
US7705447B2 (en) * | 2008-09-29 | 2010-04-27 | Intel Corporation | Input/output package architectures, and methods of using same |
-
1999
- 1999-03-19 JP JP07513399A patent/JP3238906B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11317491A (ja) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621160B2 (en) | Semiconductor device and mounting board | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
JPH0878574A (ja) | 半導体装置及びその製造方法 | |
KR100606295B1 (ko) | 회로 모듈 | |
KR100372587B1 (ko) | 반도체 장치 | |
JP2591499B2 (ja) | 半導体装置 | |
JPH0777258B2 (ja) | 半導体装置 | |
JP2958380B2 (ja) | 半導体装置 | |
JP3238906B2 (ja) | 半導体装置 | |
JP3127149B2 (ja) | 半導体装置 | |
US20060197233A1 (en) | Die attach material for TBGA or flexible circuitry | |
JP2865496B2 (ja) | マルチチップモジュール | |
JP2620611B2 (ja) | 電子部品搭載用基板 | |
JP2002057238A (ja) | 集積回路パッケージ | |
JP2891426B2 (ja) | 半導体装置 | |
JP3372498B2 (ja) | 半導体装置 | |
JPH1126688A (ja) | 樹脂封止型電子回路装置 | |
KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
JPS61137349A (ja) | 半導体装置 | |
JPH0574985A (ja) | 半導体素子の実装構造 | |
JPH10256413A (ja) | 半導体パッケージ | |
JP4544724B2 (ja) | 半導体装置 | |
JP3216702B2 (ja) | 樹脂封止型電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |