JPH11502046A - バス導線及びバスインタフェース回路を具えている回路 - Google Patents
バス導線及びバスインタフェース回路を具えている回路Info
- Publication number
- JPH11502046A JPH11502046A JP9521106A JP52110697A JPH11502046A JP H11502046 A JPH11502046 A JP H11502046A JP 9521106 A JP9521106 A JP 9521106A JP 52110697 A JP52110697 A JP 52110697A JP H11502046 A JPH11502046 A JP H11502046A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- bus
- output
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.バス導線及び該バス導線に接続したインタフェース段を具えている回路であ って、過電圧状態における該回路がバス導線の電位を前記インタフェース段の電 源電圧範囲以外のバス電位にすることができ、前記インタフェース段が、 ‐前記バス導線と前記電源電圧範囲の一極性の電源端子との間に結合される主 電流チャネルを有している出力トランジスタと; ‐前記回路が過電圧状態にある際に、前記出力トランジスタがターン・オンさ れないように制御電極の制御電位を適合させる適合化手段と; ‐制御回路と; ‐前記制御回路の出力端子を前記出力トランジスタの制御電極に結合させるス ィッチング素子と; を具えている回路において、前記インタフェース段がバス電位に応じて過電圧 状態を検出する検出手段を具え、該検出手段が前記スイッチング素子の制御入力 端子に結合されて、前記過電圧状態の検出に応答して前記スイッチング素子をタ ーン・オフさせるようにしたことを特徴とする回路。 2.記制御回路の入力端子が前記バス導線に結合され、前記制御回路がその入力 と出力端子との間にて論理反転移行機能を有するようにしたことを特徴とする請 求の範囲1に記載の回路。 3.前記検出手段が前記出力トランジスタと同一極性の検出トランジスタを具え 、該検出トランジスタの制御電極が前記電源端子に結合され、前記検出トランジ スタの主電流チャネルが少なくとも過電圧状態において前記バス導線と前記スイ ッチング素子の制御入力端子との間に結合されるようにしたことを特徴とする請 求の範囲1又は2に記載の回路。 4.前記スイッチング素子が、前記出力トランジスタの極性とは相補的な極性の 接合トランジスタを具え、該接合トランジスタの主電流通路が前記制御回路の出 力端子と前記出力トランジスタの制御電極との間に結合され、且つ前記検出トラ ンジスタが反転回路を経て前記接合トランジスタの制御電極に結合されるように したことを特徴とする請求の範囲3に記載の回路。 5.前記インタフェース段が検出負荷トランジスタを具え、該トランジスタの主 電流チャネルが他方の電源端子と前記反転回路の入力端子との間に結合され、前 記検出負荷トランジスタの制御電極が前記反転回路の出力端子に結合されるよう にしたことを特徴とする請求の範囲4に記載の回路。 6.前記スイッチング素子が、前記出力トランジスタの極性と同一極性の他の接 合トランジスタを具え、該トランジスタの主電流チャネルが前記接合トランジス タの主電流チャネルに並列に接続され、且つ前記他の接合トランジスタの制御電 極が前記バス導線に結合されるようにしたことを特徴とする請求の範囲5に記載 の回路。 7.前記インタフェース回路がバックゲートバイアス回路を具え、該バイアス回 路の出力端子が出力トランジスタのバックゲートに結合され、前記バックゲート バイアス回路が第1バイアストランジスタを具え、該第1バイアストランジスタ の主電流チャネルが前記バス導線と前記バックゲートバイアス回路の出力端子と の間に結合され、且つ前記第1バイアストランジスタの制御電極が前記電源端子 に結合されるようにしたことを特徴とする請求の範囲1〜6のいずれか一項に記 載の回路。 8.前記バックゲートバイアス回路が第2バイアストランジスタを具え、該第2 バイアストランジスタの主電流チャネルが前記電源端子と前記バックゲートバイ アス回路の出力端子との間に結合され、且つ前記第2バイアストランジスタの制 御電極が、前記検出トランジスタの主電流チャネルと前記スイッチング素子の制 御入力端子との接続点に結合されるようにしたことを特徴とする請求の範囲7に 記載の回路。 9.前記制御回路の出力端子が論理処理回路の入力端子に結合されるようにした ことを特徴とする請求の範囲1〜8のいずれか一項に記載の回路。 10.請求の範囲1〜8のいずれか一項に記載の回路に用いるバスインタフェース 回路において、該バスインタフェース回路が、 ‐前記バス導線と前記電源電圧範囲の一極性の電源端子との間に結合される主 電流チャネルを有している出力トランジスタと; ー前記回路が過電圧状態にある際に、前記出力トランジスタがターン・オンさ れないように制御電極の制御電位を適合させる適合化手段と; ‐制御回路と; ‐前記制御回路の出力端子を前記出力トランジスタの制御電極に結合させるス イッチング素子と; を具え、前記インタフェース段がバス電位に応じて過電圧状態を検出する検出 手段を具え、該検出手段が前記スイッチング素子の制御入力端子に結合されて、 前記過電圧状態の検出に応答して前記スイッチング素子をターン・オフさせるよ うにしたことを特徴とするバスインタフェース回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95203314 | 1995-12-01 | ||
NL95203314.0 | 1995-12-01 | ||
PCT/IB1996/001269 WO1997021272A1 (en) | 1995-12-01 | 1996-11-21 | Circuit comprising a bus conductor and a bus interface circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11502046A true JPH11502046A (ja) | 1999-02-16 |
JP3865408B2 JP3865408B2 (ja) | 2007-01-10 |
Family
ID=8220899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52110697A Expired - Fee Related JP3865408B2 (ja) | 1995-12-01 | 1996-11-21 | バス導線及びバスインタフェース回路を具えている回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5764468A (ja) |
EP (1) | EP0807334A1 (ja) |
JP (1) | JP3865408B2 (ja) |
KR (1) | KR19980701948A (ja) |
TW (1) | TW318913B (ja) |
WO (1) | WO1997021272A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042980A (ja) * | 1999-06-01 | 2001-02-16 | Fairchild Semiconductor Corp | 過電圧耐性を備えたバス・ホールド回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064593B2 (en) * | 2004-09-20 | 2006-06-20 | Texas Instruments Incorporated | Bus-hold circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3916262A (en) * | 1974-07-23 | 1975-10-28 | Us Navy | Low voltage bus-operated overvoltage protection system |
US5019720A (en) * | 1990-03-12 | 1991-05-28 | Ncr Corporation | Integrated circuit driver for serial bus having output overvoltage protection |
US5387826A (en) * | 1993-02-10 | 1995-02-07 | National Semiconductor Corporation | Overvoltage protection against charge leakage in an output driver |
US5381061A (en) * | 1993-03-02 | 1995-01-10 | National Semiconductor Corporation | Overvoltage tolerant output buffer circuit |
DE69412891T2 (de) * | 1993-04-19 | 1999-04-01 | Koninklijke Philips Electronics N.V., Eindhoven | Überspannungsschutzschaltung |
KR100282287B1 (ko) * | 1993-06-07 | 2001-02-15 | 클라크 3세 존 엠. | 과전압에 대한 보호 |
US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
-
1996
- 1996-11-21 EP EP96935297A patent/EP0807334A1/en not_active Ceased
- 1996-11-21 KR KR1019970705345A patent/KR19980701948A/ko active IP Right Grant
- 1996-11-21 JP JP52110697A patent/JP3865408B2/ja not_active Expired - Fee Related
- 1996-11-21 WO PCT/IB1996/001269 patent/WO1997021272A1/en active IP Right Grant
- 1996-12-02 US US08/758,654 patent/US5764468A/en not_active Expired - Lifetime
- 1996-12-05 TW TW085115039A patent/TW318913B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001042980A (ja) * | 1999-06-01 | 2001-02-16 | Fairchild Semiconductor Corp | 過電圧耐性を備えたバス・ホールド回路 |
JP4582865B2 (ja) * | 1999-06-01 | 2010-11-17 | フェアチャイルド・セミコンダクター・コーポレーション | 過電圧耐性を備えたバス・ホールド回路 |
Also Published As
Publication number | Publication date |
---|---|
KR19980701948A (ko) | 1998-06-25 |
WO1997021272A1 (en) | 1997-06-12 |
JP3865408B2 (ja) | 2007-01-10 |
US5764468A (en) | 1998-06-09 |
TW318913B (ja) | 1997-11-01 |
EP0807334A1 (en) | 1997-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3698439B2 (ja) | データ通信バスを有する回路 | |
US5570043A (en) | Overvoltage tolerant intergrated circuit output buffer | |
JP3799341B2 (ja) | ゲート駆動回路及び半導体装置 | |
KR101638531B1 (ko) | 저전압 애플리케이션들에서 멀티모드 출력 구성을 가지는 셀프-바이어싱 차동 시그널링 회로를 위한 장치 및 방법 | |
KR100351530B1 (ko) | 언더슈트 억제 전계효과 트랜지스터 스위치 | |
US6753708B2 (en) | Driver circuit connected to pulse shaping circuitry and method of operating same | |
US7486127B2 (en) | Transistor switch with integral body connection to prevent latchup | |
JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
JP2001160743A (ja) | 能動アンダシュート強化fetスイッチ | |
JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
JP3566773B2 (ja) | パワーダウン機能を有する出力バッファ回路 | |
US6046617A (en) | CMOS level detection circuit with hysteresis having disable/enable function and method | |
US7724047B2 (en) | Semiconductor integrated circuit driving external FET and power supply incorporating the same | |
JPH08116250A (ja) | オフチップドライバ回路 | |
JPH11502046A (ja) | バス導線及びバスインタフェース回路を具えている回路 | |
JP3389291B2 (ja) | 高速電流感知増幅器 | |
US6268759B1 (en) | Low-power 5-volt input/output tolerant circuit with power-down control for a low voltage CMOS crossbar switch | |
JPH07236180A (ja) | 論理装置を活性化するための装置 | |
JPH06343034A (ja) | 相補形fetを用いたドライバ装置 | |
JP2958357B2 (ja) | プッシュプル出力回路 | |
JPH07297706A (ja) | プルアップ装置付きデータ出力ドライバ | |
JPH118928A (ja) | 短絡防止回路 | |
JP2957181B2 (ja) | 半導体集積回路 | |
JP3935266B2 (ja) | 電圧検知回路 | |
JPH05160692A (ja) | 電圧比較器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031118 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20031118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051110 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |