JPH1146123A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JPH1146123A JPH1146123A JP20206997A JP20206997A JPH1146123A JP H1146123 A JPH1146123 A JP H1146123A JP 20206997 A JP20206997 A JP 20206997A JP 20206997 A JP20206997 A JP 20206997A JP H1146123 A JPH1146123 A JP H1146123A
- Authority
- JP
- Japan
- Prior art keywords
- matching circuit
- input matching
- inductor
- frequency band
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】多重無線装置や携帯電話装置などに使用される
高周波増幅器に関し、所要周波数帯域外の低周波数領域
で発振条件が成立しないようにし、安定動作を確保す
る。 【解決手段】キャパシタ５とインダクタ７との接続点
と、インダクタ６との間に抵抗４７を接続した入力整合
回路４６を設け、所要周波数帯域外の低周波数領域で、
ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態とならな
いようにする。
高周波増幅器に関し、所要周波数帯域外の低周波数領域
で発振条件が成立しないようにし、安定動作を確保す
る。 【解決手段】キャパシタ５とインダクタ７との接続点
と、インダクタ６との間に抵抗４７を接続した入力整合
回路４６を設け、所要周波数帯域外の低周波数領域で、
ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態とならな
いようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、多重無線装置や携
帯電話装置などに使用して好適な高周波増幅器に関す
る。
帯電話装置などに使用して好適な高周波増幅器に関す
る。
【０００２】
【従来の技術】図６は第１従来例の高周波増幅器を示す
回路図である。図６中、１は高周波信号入力端子、２は
入力側の直流阻止用キャパシタ、３は入力整合回路であ
り、４、５はキャパシタ、６、７はインダクタである。
回路図である。図６中、１は高周波信号入力端子、２は
入力側の直流阻止用キャパシタ、３は入力整合回路であ
り、４、５はキャパシタ、６、７はインダクタである。
【０００３】また、８は増幅素子をなすＧaＡs ＦＥ
Ｔ、９は出力整合回路、１０は出力側の直流阻止用キャ
パシタ、１１は高周波信号出力端子である。
Ｔ、９は出力整合回路、１０は出力側の直流阻止用キャ
パシタ、１１は高周波信号出力端子である。
【０００４】また、１２はゲートバイアス用電圧ＶＧＧ
を入力するためのゲートバイアス用電圧入力端子、１３
はドレインバイアス電圧ＶＤＤを入力するためのドレイ
ンバイアス電圧入力端子である。
を入力するためのゲートバイアス用電圧入力端子、１３
はドレインバイアス電圧ＶＤＤを入力するためのドレイ
ンバイアス電圧入力端子である。
【０００５】また、１４、１５はチョークインダクタ、
１６、１７はλ／４ストリップ線路、１８、１９はゲー
トバイアス用電圧ＶＧＧを分圧してＧaＡs ＦＥＴ８の
ゲートバイアス電圧を生成するバイアス抵抗、２０、２
１は安定化抵抗、２２、２３は接地用キャパシタであ
る。
１６、１７はλ／４ストリップ線路、１８、１９はゲー
トバイアス用電圧ＶＧＧを分圧してＧaＡs ＦＥＴ８の
ゲートバイアス電圧を生成するバイアス抵抗、２０、２
１は安定化抵抗、２２、２３は接地用キャパシタであ
る。
【０００６】図７は第２従来例の高周波増幅器を示す回
路図である。図７中、２５は高周波信号入力端子、２６
は入力側の直流阻止用キャパシタ、２７は入力整合回路
であり、２８、２９はキャパシタ、３０、３１はインダ
クタである。
路図である。図７中、２５は高周波信号入力端子、２６
は入力側の直流阻止用キャパシタ、２７は入力整合回路
であり、２８、２９はキャパシタ、３０、３１はインダ
クタである。
【０００７】また、３２は増幅素子をなすＧaＡs ＦＥ
Ｔ、３３は出力整合回路、３４は出力側の直流阻止用キ
ャパシタ、３５は高周波信号出力端子である。
Ｔ、３３は出力整合回路、３４は出力側の直流阻止用キ
ャパシタ、３５は高周波信号出力端子である。
【０００８】また、３６はゲートバイアス用電圧ＶＧＧ
を入力するためのゲートバイアス電圧入力端子、３７は
ドレインバイアス電圧ＶＤＤを入力するためのドレイン
バイアス電圧入力端子である。
を入力するためのゲートバイアス電圧入力端子、３７は
ドレインバイアス電圧ＶＤＤを入力するためのドレイン
バイアス電圧入力端子である。
【０００９】また、３８はチョークインダクタ、３９は
λ／４ストリップ線路、４０、４１はゲートバイアス用
電圧ＶＧＧを分圧してＧaＡs ＦＥＴ３２のゲートバイ
アス電圧を生成するバイアス抵抗、４２は安定化抵抗、
４３、４４は接地用キャパシタである。
λ／４ストリップ線路、４０、４１はゲートバイアス用
電圧ＶＧＧを分圧してＧaＡs ＦＥＴ３２のゲートバイ
アス電圧を生成するバイアス抵抗、４２は安定化抵抗、
４３、４４は接地用キャパシタである。
【００１０】
【発明が解決しようとする課題】図６に示す第１従来例
の高周波増幅器においては、高周波増幅器として要求さ
れている所要周波数帯域（以下、単に所要周波数帯域と
いう）外での入力整合回路３のインピーダンスは考慮さ
れておらず、所要周波数帯域外の低周波数領域で入力整
合回路３の出力端３Ｂと接地とが短絡状態となり、即
ち、ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態とな
り、発振条件が成立して発振が発生してしまう場合があ
るという問題点があった。
の高周波増幅器においては、高周波増幅器として要求さ
れている所要周波数帯域（以下、単に所要周波数帯域と
いう）外での入力整合回路３のインピーダンスは考慮さ
れておらず、所要周波数帯域外の低周波数領域で入力整
合回路３の出力端３Ｂと接地とが短絡状態となり、即
ち、ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態とな
り、発振条件が成立して発振が発生してしまう場合があ
るという問題点があった。
【００１１】図７に示す第２従来例の高周波増幅器にお
いても、所要周波数帯域外での入力整合回路２７のイン
ピーダンスは考慮されておらず、所要周波数帯域外の低
周波数領域で、入力整合回路２７の出力端２７Ｂと接地
とが短絡状態となり、即ち、ＧaＡs ＦＥＴ３２のゲー
トと接地とが短絡状態となり、発振条件が成立して発振
が発生してしまう場合があるという問題点があった。
いても、所要周波数帯域外での入力整合回路２７のイン
ピーダンスは考慮されておらず、所要周波数帯域外の低
周波数領域で、入力整合回路２７の出力端２７Ｂと接地
とが短絡状態となり、即ち、ＧaＡs ＦＥＴ３２のゲー
トと接地とが短絡状態となり、発振条件が成立して発振
が発生してしまう場合があるという問題点があった。
【００１２】本発明は、かかる点に鑑み、所要周波数帯
域外の低周波数領域で発振条件が成立しないようにし、
安定動作を確保することができるようにした高周波増幅
器を提供することを目的とする。
域外の低周波数領域で発振条件が成立しないようにし、
安定動作を確保することができるようにした高周波増幅
器を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明中、第１の発明
は、所要周波数帯域外の低周波数領域で、出力端と接地
とが短絡状態とはならない入力整合回路と、入力電極を
入力整合回路の出力端に接続した増幅素子とを備えて構
成されているというものである。
は、所要周波数帯域外の低周波数領域で、出力端と接地
とが短絡状態とはならない入力整合回路と、入力電極を
入力整合回路の出力端に接続した増幅素子とを備えて構
成されているというものである。
【００１４】本発明中、第１の発明によれば、入力整合
回路として、所要周波数帯域外の低周波数領域で、出力
端と接地とが短絡状態とはならない入力整合回路を備え
ているので、所要周波数帯域外の低周波数領域で、増幅
素子の入力電極と接地とが短絡状態となることはなく、
発振条件が成立することはない。
回路として、所要周波数帯域外の低周波数領域で、出力
端と接地とが短絡状態とはならない入力整合回路を備え
ているので、所要周波数帯域外の低周波数領域で、増幅
素子の入力電極と接地とが短絡状態となることはなく、
発振条件が成立することはない。
【００１５】本発明中、第２の発明は、第１の発明にお
いて、入力整合回路は、一端を入力整合回路の入力端に
接続し、他端を接地した第１のキャパシタと、一端を入
力整合回路の入力端に接続した第１のインダクタと、一
端を第１のインダクタの他端に接続した抵抗と、一端を
抵抗の他端に接続し、他端を接地した第２のキャパシタ
と、一端を抵抗の他端に接続し、他端を入力整合回路の
出力端に接続した第２のインダクタとを備えて構成され
ているというものである。
いて、入力整合回路は、一端を入力整合回路の入力端に
接続し、他端を接地した第１のキャパシタと、一端を入
力整合回路の入力端に接続した第１のインダクタと、一
端を第１のインダクタの他端に接続した抵抗と、一端を
抵抗の他端に接続し、他端を接地した第２のキャパシタ
と、一端を抵抗の他端に接続し、他端を入力整合回路の
出力端に接続した第２のインダクタとを備えて構成され
ているというものである。
【００１６】本発明中、第２の発明によれば、第２のイ
ンダクタと第２のキャパシタとの接続点と、第１のイン
ダクタとの間に抵抗が接続されているので、入力整合回
路が所要周波数帯域外の低周波数領域に共振周波数を有
している場合であっても、第２のインダクタ及び第２の
キャパシタからなるＬＣ回路が所要周波数帯域外の高周
波数領域に共振周波数を有している場合には、所要周波
数帯域外の低周波数領域で、入力整合回路の出力端と接
地とが短絡状態となることはなく、発振条件が成立する
ことはない。
ンダクタと第２のキャパシタとの接続点と、第１のイン
ダクタとの間に抵抗が接続されているので、入力整合回
路が所要周波数帯域外の低周波数領域に共振周波数を有
している場合であっても、第２のインダクタ及び第２の
キャパシタからなるＬＣ回路が所要周波数帯域外の高周
波数領域に共振周波数を有している場合には、所要周波
数帯域外の低周波数領域で、入力整合回路の出力端と接
地とが短絡状態となることはなく、発振条件が成立する
ことはない。
【００１７】本発明中、第３の発明は、第１の発明にお
いて、入力整合回路は、一端を入力整合回路の入力端に
接続し、他端を接地した第１のキャパシタと、一端を入
力整合回路の入力端に接続した第１のインダクタと、一
端を第１のインダクタの他端に接続し、他端を接地した
第２のキャパシタと、一端を第１のインダクタの他端に
接続した第２のインダクタと、一端を第２のインダクタ
の他端に接続し、他端を入力整合回路の出力端に接続し
た抵抗とを備えて構成されているというものである。
いて、入力整合回路は、一端を入力整合回路の入力端に
接続し、他端を接地した第１のキャパシタと、一端を入
力整合回路の入力端に接続した第１のインダクタと、一
端を第１のインダクタの他端に接続し、他端を接地した
第２のキャパシタと、一端を第１のインダクタの他端に
接続した第２のインダクタと、一端を第２のインダクタ
の他端に接続し、他端を入力整合回路の出力端に接続し
た抵抗とを備えて構成されているというものである。
【００１８】本発明中、第３の発明によれば、第２のイ
ンダクタと入力整合回路の出力端との間に抵抗が接続さ
れているので、入力整合回路が所要周波数帯域外の低周
波数領域に共振周波数を有している場合であっても、所
要周波数帯域外の低周波数領域で、入力整合回路の出力
端と接地とが短絡状態となることはなく、発振条件が成
立することはない。
ンダクタと入力整合回路の出力端との間に抵抗が接続さ
れているので、入力整合回路が所要周波数帯域外の低周
波数領域に共振周波数を有している場合であっても、所
要周波数帯域外の低周波数領域で、入力整合回路の出力
端と接地とが短絡状態となることはなく、発振条件が成
立することはない。
【００１９】また、第２のインダクタ及び第２のキャパ
シタからなるＬＣ回路が所要周波数帯域外の高周波数領
域に共振周波数を有している場合であっても、第２のイ
ンダクタと入力整合回路の出力端との間に抵抗が接続さ
れているので、所要周波数帯域外の高周波数領域で、入
力整合回路の出力端と接地とが短絡状態となることもな
く、この場合にも、発振条件が成立することはない。
シタからなるＬＣ回路が所要周波数帯域外の高周波数領
域に共振周波数を有している場合であっても、第２のイ
ンダクタと入力整合回路の出力端との間に抵抗が接続さ
れているので、所要周波数帯域外の高周波数領域で、入
力整合回路の出力端と接地とが短絡状態となることもな
く、この場合にも、発振条件が成立することはない。
【００２０】本発明中、第４の発明は、第２又は３の発
明において、抵抗は、抵抗値を５〜５０［Ω］とする抵
抗であるというものである。
明において、抵抗は、抵抗値を５〜５０［Ω］とする抵
抗であるというものである。
【００２１】
第１実施形態・・図１ 図１は本発明の第１実施形態を示す回路図である。本発
明の第１実施形態は、図６に示す第１従来例が備える入
力整合回路３と回路構成の異なる入力整合回路４６を設
け、その他については、第１従来例と同様に構成したも
のである。
明の第１実施形態は、図６に示す第１従来例が備える入
力整合回路３と回路構成の異なる入力整合回路４６を設
け、その他については、第１従来例と同様に構成したも
のである。
【００２２】入力整合回路４６は、キャパシタ５とイン
ダクタ７との接続点と、インダクタ６との間に抵抗４７
を接続し、その他については、第１従来例が備える入力
整合回路３と同様に構成したものである。
ダクタ７との接続点と、インダクタ６との間に抵抗４７
を接続し、その他については、第１従来例が備える入力
整合回路３と同様に構成したものである。
【００２３】本発明の第１実施形態は、インダクタ７及
びキャパシタ５からなるＬＣ回路の共振周波数が所要周
波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ８の利得
が下がる周波数に設定され、インダクタ７及びキャパシ
タ５からなるＬＣ回路の共振による発振は起こりにくい
ことを前提としている。
びキャパシタ５からなるＬＣ回路の共振周波数が所要周
波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ８の利得
が下がる周波数に設定され、インダクタ７及びキャパシ
タ５からなるＬＣ回路の共振による発振は起こりにくい
ことを前提としている。
【００２４】ここに、本発明の第１実施形態において
は、キャパシタ５とインダクタ７との接続点と、インダ
クタ６との間に抵抗４７が接続されているので、入力整
合回路４６が所要周波数帯域外の低周波数領域に共振周
波数を有している場合であっても、所要周波数帯域外の
低周波数領域で、入力整合回路４６の出力端４６Ｂと接
地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥ
Ｔ８のゲートと接地とが短絡状態となることはなく、発
振条件が成立することはない。
は、キャパシタ５とインダクタ７との接続点と、インダ
クタ６との間に抵抗４７が接続されているので、入力整
合回路４６が所要周波数帯域外の低周波数領域に共振周
波数を有している場合であっても、所要周波数帯域外の
低周波数領域で、入力整合回路４６の出力端４６Ｂと接
地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥ
Ｔ８のゲートと接地とが短絡状態となることはなく、発
振条件が成立することはない。
【００２５】なお、抵抗４７は、入力整合回路４６に要
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
【００２６】以上のように、本発明の第１実施形態によ
れば、入力整合回路４６が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、インダ
クタ７及びキャパシタ５からなるＬＣ回路が所要周波数
帯域外の高周波数領域に共振周波数を有している場合に
は、所要周波数帯域外の低周波数領域で発振条件が成立
しないようにされているので、安定動作を確保すること
ができる。
れば、入力整合回路４６が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、インダ
クタ７及びキャパシタ５からなるＬＣ回路が所要周波数
帯域外の高周波数領域に共振周波数を有している場合に
は、所要周波数帯域外の低周波数領域で発振条件が成立
しないようにされているので、安定動作を確保すること
ができる。
【００２７】第２実施形態・・図２ 図２は本発明の第２実施形態を示す回路図である。本発
明の第２実施形態は、図１に示す本発明の第１実施形態
が設けるλ／４ストリップ線路１６、１７の代わりに、
所要周波数帯域接地用のキャパシタ１６Ａ、１７Ａを設
け、その他については、本発明の第１実施形態と同様に
構成したものである。
明の第２実施形態は、図１に示す本発明の第１実施形態
が設けるλ／４ストリップ線路１６、１７の代わりに、
所要周波数帯域接地用のキャパシタ１６Ａ、１７Ａを設
け、その他については、本発明の第１実施形態と同様に
構成したものである。
【００２８】本発明の第２実施形態においても、本発明
の第１実施形態と同様の作用効果を得ることができる。
の第１実施形態と同様の作用効果を得ることができる。
【００２９】第３実施形態・・図３ 図３は本発明の第３実施形態を示す回路図である。本発
明の第３実施形態は、図７に示す第２従来例が備える入
力整合回路２７と回路構成の異なる入力整合回路４９を
設け、その他については、第２従来例と同様に構成した
ものである。
明の第３実施形態は、図７に示す第２従来例が備える入
力整合回路２７と回路構成の異なる入力整合回路４９を
設け、その他については、第２従来例と同様に構成した
ものである。
【００３０】入力整合回路４９は、キャパシタ２９とイ
ンダクタ３１との接続点と、インダクタ３０との間に抵
抗５０を接続し、その他については、第２従来例が備え
る入力整合回路２７と同様に構成したものである。
ンダクタ３１との接続点と、インダクタ３０との間に抵
抗５０を接続し、その他については、第２従来例が備え
る入力整合回路２７と同様に構成したものである。
【００３１】本発明の第３実施形態は、インダクタ３１
及びキャパシタ２９からなるＬＣ回路の共振周波数が所
要周波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ３２
の利得が下がる周波数に設定され、インダクタ３１及び
キャパシタ２９からなるＬＣ回路の共振による発振は起
こりにくいことを前提としている。
及びキャパシタ２９からなるＬＣ回路の共振周波数が所
要周波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ３２
の利得が下がる周波数に設定され、インダクタ３１及び
キャパシタ２９からなるＬＣ回路の共振による発振は起
こりにくいことを前提としている。
【００３２】ここに、本発明の第３実施形態において
は、キャパシタ２９とインダクタ３１との接続点と、イ
ンダクタ３０との間に抵抗５０が接続されているので、
入力整合回路４９が所要周波数帯域外の低周波数領域に
共振周波数を有している場合であっても、所要周波数帯
域外の低周波数領域で、入力整合回路４９の出力端４９
Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs
ＦＥＴ３２のゲートと接地とが短絡状態となることは
なく、発振条件が成立することはない。
は、キャパシタ２９とインダクタ３１との接続点と、イ
ンダクタ３０との間に抵抗５０が接続されているので、
入力整合回路４９が所要周波数帯域外の低周波数領域に
共振周波数を有している場合であっても、所要周波数帯
域外の低周波数領域で、入力整合回路４９の出力端４９
Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs
ＦＥＴ３２のゲートと接地とが短絡状態となることは
なく、発振条件が成立することはない。
【００３３】なお、抵抗５０は、入力整合回路４９に要
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
【００３４】以上のように、本発明の第３実施形態によ
れば、入力整合回路４９が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、インダ
クタ３１及びキャパシタ２９からなるＬＣ回路が所要周
波数帯域外の高周波数領域に共振周波数を有している場
合には、所要周波数帯域外の低周波数領域で発振条件が
成立しないようにされているので、安定動作を確保する
ことができる。
れば、入力整合回路４９が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、インダ
クタ３１及びキャパシタ２９からなるＬＣ回路が所要周
波数帯域外の高周波数領域に共振周波数を有している場
合には、所要周波数帯域外の低周波数領域で発振条件が
成立しないようにされているので、安定動作を確保する
ことができる。
【００３５】なお、λ／４ストリップ線路３９の代わり
に、図２に示すような所要周波数帯域接地用のキャパシ
タ１７Ａを設けるようにしても良く、このようにした場
合においても、本発明の第３実施形態と同様の作用効果
を得ることができる。
に、図２に示すような所要周波数帯域接地用のキャパシ
タ１７Ａを設けるようにしても良く、このようにした場
合においても、本発明の第３実施形態と同様の作用効果
を得ることができる。
【００３６】第４実施形態・・図４ 図４は本発明の第４実施形態を示す回路図である。本発
明の第４実施形態は、図６に示す第１従来例が備える入
力整合回路３と回路構成の異なる入力整合回路５２を設
け、その他については、第１従来例と同様に構成したも
のである。
明の第４実施形態は、図６に示す第１従来例が備える入
力整合回路３と回路構成の異なる入力整合回路５２を設
け、その他については、第１従来例と同様に構成したも
のである。
【００３７】入力整合回路５２は、インダクタ７と出力
端５２Ｂとの間に抵抗５３を接続し、その他について
は、第１従来例が備える入力整合回路３と同様に構成し
たものである。
端５２Ｂとの間に抵抗５３を接続し、その他について
は、第１従来例が備える入力整合回路３と同様に構成し
たものである。
【００３８】ここに、本発明の第４実施形態において
は、インダクタ７と入力整合回路５２の出力端５２Ｂと
の間に抵抗５３が接続されているので、入力整合回路５
２が所要周波数帯域外の低周波数領域に共振周波数を有
している場合であっても、所要周波数帯域外の低周波数
領域で、入力整合回路５２の出力端５２Ｂと接地とが短
絡状態となることはなく、即ち、ＧaＡs ＦＥＴ８のゲ
ートと接地とが短絡状態となることはなく、発振条件が
成立することはない。
は、インダクタ７と入力整合回路５２の出力端５２Ｂと
の間に抵抗５３が接続されているので、入力整合回路５
２が所要周波数帯域外の低周波数領域に共振周波数を有
している場合であっても、所要周波数帯域外の低周波数
領域で、入力整合回路５２の出力端５２Ｂと接地とが短
絡状態となることはなく、即ち、ＧaＡs ＦＥＴ８のゲ
ートと接地とが短絡状態となることはなく、発振条件が
成立することはない。
【００３９】また、インダクタ７及びキャパシタ５から
なるＬＣ回路が所要周波数帯域外の高周波数領域に共振
周波数を有している場合であっても、インダクタ７と入
力整合回路５２の出力端５２Ｂとの間に抵抗５３が接続
されているので、所要周波数帯域外の高周波数領域で、
入力整合回路５２の出力端５２Ｂと接地とが短絡状態と
なることもなく、この場合にも、発振条件が成立するこ
とはない。
なるＬＣ回路が所要周波数帯域外の高周波数領域に共振
周波数を有している場合であっても、インダクタ７と入
力整合回路５２の出力端５２Ｂとの間に抵抗５３が接続
されているので、所要周波数帯域外の高周波数領域で、
入力整合回路５２の出力端５２Ｂと接地とが短絡状態と
なることもなく、この場合にも、発振条件が成立するこ
とはない。
【００４０】なお、抵抗５３は、入力整合回路５２に要
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
【００４１】以上のように、本発明の第４実施形態によ
れば、入力整合回路５２が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、所要周
波数帯域外の低周波数領域で発振条件が成立しないよう
にされていると共に、インダクタ７及びキャパシタ５か
らなるＬＣ回路が所要周波数帯域外の高周波数領域に共
振周波数を有している場合であっても、所要周波数帯域
外の高周波数領域で発振条件が成立しないようにされて
いるので、安定動作を確保することができる。
れば、入力整合回路５２が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、所要周
波数帯域外の低周波数領域で発振条件が成立しないよう
にされていると共に、インダクタ７及びキャパシタ５か
らなるＬＣ回路が所要周波数帯域外の高周波数領域に共
振周波数を有している場合であっても、所要周波数帯域
外の高周波数領域で発振条件が成立しないようにされて
いるので、安定動作を確保することができる。
【００４２】なお、λ／４ストリップ線路１６、１７の
代わりに、図２に示すような所要周波数帯域接地用のキ
ャパシタ１６Ａ、１７Ａを設けるようにしても良く、こ
のようにした場合においても、本発明の第４実施形態と
同様の作用効果を得ることができる。
代わりに、図２に示すような所要周波数帯域接地用のキ
ャパシタ１６Ａ、１７Ａを設けるようにしても良く、こ
のようにした場合においても、本発明の第４実施形態と
同様の作用効果を得ることができる。
【００４３】第５実施形態・・図５ 図５は本発明の第５実施形態を示す回路図である。本発
明の第５実施形態は、図７に示す第２従来例が備える入
力整合回路２７と回路構成の異なる入力整合回路５５を
設け、その他については、第２従来例と同様に構成した
ものである。
明の第５実施形態は、図７に示す第２従来例が備える入
力整合回路２７と回路構成の異なる入力整合回路５５を
設け、その他については、第２従来例と同様に構成した
ものである。
【００４４】入力整合回路５５は、インダクタ３１と出
力端５５Ｂとの間に抵抗５６を接続し、その他について
は、第２従来例が備える入力整合回路２７と同様に構成
したものである。
力端５５Ｂとの間に抵抗５６を接続し、その他について
は、第２従来例が備える入力整合回路２７と同様に構成
したものである。
【００４５】ここに、本発明の第５実施形態において
は、インダクタ３１と入力整合回路５５の出力端５５Ｂ
との間に抵抗５６が接続されているので、入力整合回路
５５が所要周波数帯域外の低周波数領域に共振周波数を
有している場合であっても、所要周波数帯域外の低周波
数領域で、入力整合回路５５の出力端５５Ｂと接地とが
短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ３２
のゲートと接地とが短絡状態となることはなく、発振条
件が成立することはない。
は、インダクタ３１と入力整合回路５５の出力端５５Ｂ
との間に抵抗５６が接続されているので、入力整合回路
５５が所要周波数帯域外の低周波数領域に共振周波数を
有している場合であっても、所要周波数帯域外の低周波
数領域で、入力整合回路５５の出力端５５Ｂと接地とが
短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ３２
のゲートと接地とが短絡状態となることはなく、発振条
件が成立することはない。
【００４６】また、インダクタ３１及びキャパシタ２９
からなるＬＣ回路が所要周波数帯域外の高周波数領域に
共振周波数を有している場合であっても、インダクタ３
１と入力整合回路５５の出力端５５Ｂとの間に抵抗５６
が接続されているので、所要周波数帯域外の高周波数領
域で、入力整合回路５５の出力端５５Ｂと接地とが短絡
状態となることもなく、この場合にも、発振条件が成立
することはない。
からなるＬＣ回路が所要周波数帯域外の高周波数領域に
共振周波数を有している場合であっても、インダクタ３
１と入力整合回路５５の出力端５５Ｂとの間に抵抗５６
が接続されているので、所要周波数帯域外の高周波数領
域で、入力整合回路５５の出力端５５Ｂと接地とが短絡
状態となることもなく、この場合にも、発振条件が成立
することはない。
【００４７】なお、抵抗５６は、入力整合回路５５に要
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
求されるインピーダンスに大きな影響を与えないように
するためには、その抵抗値を５〜５０［Ω］とすること
が好適である。
【００４８】以上のように、本発明の第５実施形態によ
れば、入力整合回路５５が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、所要周
波数帯域外の低周波数領域で発振条件が成立しないよう
にされていると共に、インダクタ３１及びキャパシタ２
９からなるＬＣ回路が所要周波数帯域外の高周波数領域
に共振周波数を有している場合であっても、所要周波数
帯域外の高周波数領域で発振条件が成立しないようにさ
れているので、安定動作を確保することができる。
れば、入力整合回路５５が所要周波数帯域外の低周波数
領域に共振周波数を有している場合であっても、所要周
波数帯域外の低周波数領域で発振条件が成立しないよう
にされていると共に、インダクタ３１及びキャパシタ２
９からなるＬＣ回路が所要周波数帯域外の高周波数領域
に共振周波数を有している場合であっても、所要周波数
帯域外の高周波数領域で発振条件が成立しないようにさ
れているので、安定動作を確保することができる。
【００４９】なお、λ／４ストリップ線路３９の代わり
に、図２に示すような所要周波数帯域接地用のキャパシ
タ１７Ａを設けるようにしても良く、このようにした場
合においても、本発明の第５実施形態と同様の作用効果
を得ることができる。
に、図２に示すような所要周波数帯域接地用のキャパシ
タ１７Ａを設けるようにしても良く、このようにした場
合においても、本発明の第５実施形態と同様の作用効果
を得ることができる。
【００５０】また、本発明の第１実施形態〜第５実施形
態においては、増幅素子としてＧaＡs ＦＥＴを使用し
た場合について説明したが、本発明は、バイポーラトラ
ンジスタ等、その他のトランジスタを使用する場合にも
適用することができる。
態においては、増幅素子としてＧaＡs ＦＥＴを使用し
た場合について説明したが、本発明は、バイポーラトラ
ンジスタ等、その他のトランジスタを使用する場合にも
適用することができる。
【００５１】
【発明の効果】本発明中、第１の発明（請求項１記載の
高周波増幅器）によれば、所要周波数帯域外の低周波数
領域で、出力端と接地とが短絡状態とはならない入力整
合回路を備えるとしたことにより、所要周波数帯域外の
低周波数領域で、増幅素子の入力電極と接地とが短絡状
態となることはなく、発振条件が成立することはないの
で、発振を回避し、安定動作を確保することができる。
高周波増幅器）によれば、所要周波数帯域外の低周波数
領域で、出力端と接地とが短絡状態とはならない入力整
合回路を備えるとしたことにより、所要周波数帯域外の
低周波数領域で、増幅素子の入力電極と接地とが短絡状
態となることはなく、発振条件が成立することはないの
で、発振を回避し、安定動作を確保することができる。
【００５２】本発明中、第２の発明（請求項２記載の高
周波増幅器）によれば、第２のインダクタと第２のキャ
パシタとの接続点と、第１のインダクタとの間に抵抗を
接続し、入力整合回路が所要周波数帯域外の低周波数領
域に共振周波数を有している場合であっても、第２のイ
ンダクタ及び第２のキャパシタからなるＬＣ回路が所要
周波数帯域外の高周波数領域に共振周波数を有している
場合には、所要周波数帯域外の低周波数領域で、入力整
合回路の出力端と接地とが短絡状態となることはなく、
所要周波数帯域外の低周波数領域で発振条件が成立しな
いようにされているので、安定動作を確保することがで
きる。
周波増幅器）によれば、第２のインダクタと第２のキャ
パシタとの接続点と、第１のインダクタとの間に抵抗を
接続し、入力整合回路が所要周波数帯域外の低周波数領
域に共振周波数を有している場合であっても、第２のイ
ンダクタ及び第２のキャパシタからなるＬＣ回路が所要
周波数帯域外の高周波数領域に共振周波数を有している
場合には、所要周波数帯域外の低周波数領域で、入力整
合回路の出力端と接地とが短絡状態となることはなく、
所要周波数帯域外の低周波数領域で発振条件が成立しな
いようにされているので、安定動作を確保することがで
きる。
【００５３】本発明中、第３の発明（請求項３記載の高
周波増幅器）によれば、第２のインダクタと入力整合回
路の出力端との間に抵抗を接続し、入力整合回路が所要
周波数帯域外の低周波数領域に共振周波数を有している
場合であっても、所要周波数帯域外の低周波数領域で、
入力整合回路の出力端と接地とが短絡状態となることは
なく、発振条件が成立しないようにされていると共に、
第２のインダクタ及び第２のキャパシタからなるＬＣ回
路が所要周波数帯域外の高周波数領域に共振周波数を有
している場合であっても、所要周波数帯域外の高周波数
領域で、入力整合回路の出力端と接地とが短絡状態とな
ることはなく、発振条件が成立しないようにされている
ので、安定動作を確保することができる。
周波増幅器）によれば、第２のインダクタと入力整合回
路の出力端との間に抵抗を接続し、入力整合回路が所要
周波数帯域外の低周波数領域に共振周波数を有している
場合であっても、所要周波数帯域外の低周波数領域で、
入力整合回路の出力端と接地とが短絡状態となることは
なく、発振条件が成立しないようにされていると共に、
第２のインダクタ及び第２のキャパシタからなるＬＣ回
路が所要周波数帯域外の高周波数領域に共振周波数を有
している場合であっても、所要周波数帯域外の高周波数
領域で、入力整合回路の出力端と接地とが短絡状態とな
ることはなく、発振条件が成立しないようにされている
ので、安定動作を確保することができる。
【００５４】本発明中、第４の発明（請求項４記載の高
周波増幅器）によれば、第２又は第３の発明と同様の効
果を得ることができると共に、入力整合回路に要求され
るインピーダンスに大きな影響を与えないようにするこ
とができる。
周波増幅器）によれば、第２又は第３の発明と同様の効
果を得ることができると共に、入力整合回路に要求され
るインピーダンスに大きな影響を与えないようにするこ
とができる。
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】本発明の第３実施形態を示す回路図である。
【図４】本発明の第４実施形態を示す回路図である。
【図５】本発明の第５実施形態を示す回路図である。
【図６】第１従来例の高周波増幅器を示す回路図であ
る。
る。
【図７】第２従来例の高周波増幅器を示す回路図であ
る。
る。
８、３２ ＧaＡs ＦＥＴ １４、１５、３８ チョークインダクタ １６、１７、３９ λ／４ストリップ線路
Claims (4)
- 【請求項１】所要周波数帯域外の低周波数領域で、出力
端と接地とが短絡状態とはならない入力整合回路と、 入力電極を前記入力整合回路の出力端に接続した増幅素
子とを備えて構成されていることを特徴とする高周波増
幅器。 - 【請求項２】前記入力整合回路は、一端を前記入力整合
回路の入力端に接続し、他端を接地した第１のキャパシ
タと、一端を前記入力整合回路の入力端に接続した第１
のインダクタと、一端を前記第１のインダクタの他端に
接続した抵抗と、一端を前記抵抗の他端に接続し、他端
を接地した第２のキャパシタと、一端を前記抵抗の他端
に接続し、他端を前記入力整合回路の出力端に接続した
第２のインダクタとを備えて構成されていることを特徴
とする請求項１記載の高周波増幅器。 - 【請求項３】前記入力整合回路は、一端を前記入力整合
回路の入力端に接続し、他端を接地した第１のキャパシ
タと、一端を前記入力整合回路の入力端に接続した第１
のインダクタと、一端を前記第１のインダクタの他端に
接続し、他端を接地した第２のキャパシタと、一端を前
記第１のインダクタの他端に接続した第２のインダクタ
と、一端を前記第２のインダクタの他端に接続し、他端
を前記入力整合回路の出力端に接続した抵抗とを備えて
構成されていることを特徴とする請求項１記載の高周波
増幅器。 - 【請求項４】前記抵抗は、抵抗値を５〜５０［Ω］とす
る抵抗であることを特徴とする請求項２又は３記載の高
周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20206997A JP3830235B2 (ja) | 1997-07-29 | 1997-07-29 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20206997A JP3830235B2 (ja) | 1997-07-29 | 1997-07-29 | 高周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1146123A true JPH1146123A (ja) | 1999-02-16 |
| JP3830235B2 JP3830235B2 (ja) | 2006-10-04 |
Family
ID=16451442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20206997A Expired - Fee Related JP3830235B2 (ja) | 1997-07-29 | 1997-07-29 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830235B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144560A (ja) * | 1999-11-15 | 2001-05-25 | Mitsubishi Electric Corp | マイクロ波増幅器 |
-
1997
- 1997-07-29 JP JP20206997A patent/JP3830235B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144560A (ja) * | 1999-11-15 | 2001-05-25 | Mitsubishi Electric Corp | マイクロ波増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3830235B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805023A (en) | High frequency amplifier, receiver, and transmitter system | |
| US20040085130A1 (en) | Simple self-biased cascode amplifier circuit | |
| JPH0677749A (ja) | 高周波増幅器の安定化回路 | |
| JPS6115426A (ja) | ミキサ装置 | |
| EP1137171A1 (en) | Microwave amplifier | |
| KR100377285B1 (ko) | 마이크로파 증폭기 | |
| JP2000013150A (ja) | 半導体増幅器 | |
| JPH1146123A (ja) | 高周波増幅器 | |
| JP3250314B2 (ja) | マイクロ波半導体集積回路 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JP2004072625A (ja) | 高周波電力増幅回路 | |
| JP3617377B2 (ja) | 入力切替型増幅器及びそれを用いた周波数切替型発振器 | |
| JP2633368B2 (ja) | マイクロ波集積回路 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JPH11346131A (ja) | 高周波利得可変増幅回路 | |
| JP2943333B2 (ja) | 自己発振周波数変換器 | |
| JP3176793B2 (ja) | 増幅回路 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JP3175421B2 (ja) | アンテナスイッチ共用器 | |
| JPH05291842A (ja) | 電力回路 | |
| JPH0993058A (ja) | マイクロ波利得制御増幅器 | |
| JPH0693576B2 (ja) | バイパスコンデンサ構造並びにこれを用いた電界効果トランジスタ回路およびトランジスタ回路 | |
| JP2001237654A (ja) | マイクロ波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041015 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |