JP3830235B2

JP3830235B2 - 高周波増幅器

Info

Publication number: JP3830235B2
Application number: JP20206997A
Authority: JP
Inventors: 長久古谷; 正和児島; 昌樹今川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-07-29
Filing date: 1997-07-29
Publication date: 2006-10-04
Anticipated expiration: 2017-07-29
Also published as: JPH1146123A

Description

【０００１】
【発明の属する技術分野】
本発明は、多重無線装置や携帯電話装置などに使用して好適な高周波増幅器に関する。
【０００２】
【従来の技術】
図６は第１従来例の高周波増幅器を示す回路図である。図６中、１は高周波信号入力端子、２は入力側の直流阻止用キャパシタ、３は入力整合回路であり、４、５はキャパシタ、６、７はインダクタである。
【０００３】
また、８は増幅素子をなすＧaＡs ＦＥＴ、９は出力整合回路、１０は出力側の直流阻止用キャパシタ、１１は高周波信号出力端子である。
【０００４】
また、１２はゲートバイアス用電圧ＶＧＧを入力するためのゲートバイアス用電圧入力端子、１３はドレインバイアス電圧ＶＤＤを入力するためのドレインバイアス電圧入力端子である。
【０００５】
また、１４、１５はチョークインダクタ、１６、１７はλ／４ストリップ線路、１８、１９はゲートバイアス用電圧ＶＧＧを分圧してＧaＡs ＦＥＴ８のゲートバイアス電圧を生成するバイアス抵抗、２０、２１は安定化抵抗、２２、２３は接地用キャパシタである。
【０００６】
図７は第２従来例の高周波増幅器を示す回路図である。図７中、２５は高周波信号入力端子、２６は入力側の直流阻止用キャパシタ、２７は入力整合回路であり、２８、２９はキャパシタ、３０、３１はインダクタである。
【０００７】
また、３２は増幅素子をなすＧaＡs ＦＥＴ、３３は出力整合回路、３４は出力側の直流阻止用キャパシタ、３５は高周波信号出力端子である。
【０００８】
また、３６はゲートバイアス用電圧ＶＧＧを入力するためのゲートバイアス電圧入力端子、３７はドレインバイアス電圧ＶＤＤを入力するためのドレインバイアス電圧入力端子である。
【０００９】
また、３８はチョークインダクタ、３９はλ／４ストリップ線路、４０、４１はゲートバイアス用電圧ＶＧＧを分圧してＧaＡs ＦＥＴ３２のゲートバイアス電圧を生成するバイアス抵抗、４２は安定化抵抗、４３、４４は接地用キャパシタである。
【００１０】
【発明が解決しようとする課題】
図６に示す第１従来例の高周波増幅器においては、高周波増幅器として要求されている所要周波数帯域（以下、単に所要周波数帯域という）外での入力整合回路３のインピーダンスは考慮されておらず、所要周波数帯域外の低周波数領域で入力整合回路３の出力端３Ｂと接地とが短絡状態となり、即ち、ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態となり、発振条件が成立して発振が発生してしまう場合があるという問題点があった。
【００１１】
図７に示す第２従来例の高周波増幅器においても、所要周波数帯域外での入力整合回路２７のインピーダンスは考慮されておらず、所要周波数帯域外の低周波数領域で、入力整合回路２７の出力端２７Ｂと接地とが短絡状態となり、即ち、ＧaＡs ＦＥＴ３２のゲートと接地とが短絡状態となり、発振条件が成立して発振が発生してしまう場合があるという問題点があった。
【００１２】
本発明は、かかる点に鑑み、所要周波数帯域外の低周波数領域で発振条件が成立しないようにし、安定動作を確保することができるようにした高周波増幅器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の高周波増幅器は、入力整合回路と、入力電極を入力整合回路の出力端に接続した増幅素子を備え、入力整合回路は、一端を入力整合回路の入力端に接続し、他端を接地した第１のキャパシタと、一端を入力整合回路の入力端に接続した第１のインダクタと、一端を第１のインダクタの他端に接続した抵抗と、一端を前記抵抗の他端に接続し、他端を接地した第２のキャパシタと、一端を前記抵抗の他端に接続し、他端を入力整合回路の出力端に接続した第２のインダクタを備え、入力整合回路が所要周波数帯域外の低周波数領域に発振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、前記増幅素子の入力電極と接地とが前記抵抗の存在により短絡状態とはならないようにされていると共に、第２のインダクタ及び第２のキャパシタからなるＬＣ回路は、その共振周波数が所要周波数帯域外の高周波数であって、前記増幅素子の利得が下がる周波数に設定されているというものである。
【００１４】
本発明によれば、入力整合回路が所要周波数帯域外の低周波数領域に発振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、前記増幅素子の入力電極と接地とが前記抵抗の存在により短絡状態とはならないようにされている。また、第２のインダクタ及び第２のキャパシタからなるＬＣ回路は、その共振周波数が所要周波数帯域外の高周波数であって、前記増幅素子の利得が下がる周波数に設定されているので、第２のインダクタ及び第２のキャパシタからなるＬＣ回路の共振による発振は起こりにくい。
【００１５】
【発明の実施の形態】
（第１実施形態・・図１）
図１は本発明の第１実施形態を示す回路図である。本発明の第１実施形態は、図６に示す第１従来例が備える入力整合回路３と回路構成の異なる入力整合回路４６を設け、その他については、第１従来例と同様に構成したものである。
【００１６】
入力整合回路４６は、キャパシタ５とインダクタ７との接続点と、インダクタ６との間に抵抗４７を接続し、その他については、第１従来例が備える入力整合回路３と同様に構成したものである。
【００１７】
本発明の第１実施形態は、インダクタ７及びキャパシタ５からなるＬＣ回路の共振周波数が所要周波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ８の利得が下がる周波数に設定され、インダクタ７及びキャパシタ５からなるＬＣ回路の共振による発振は起こりにくいことを前提としている。
【００１８】
ここに、本発明の第１実施形態においては、キャパシタ５とインダクタ７との接続点と、インダクタ６との間に抵抗４７が接続されているので、入力整合回路４６が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、入力整合回路４６の出力端４６Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態となることはなく、発振条件が成立することはない。
【００１９】
なお、抵抗４７は、入力整合回路４６に要求されるインピーダンスに大きな影響を与えないようにするためには、その抵抗値を５〜５０［Ω］とすることが好適である。
【００２０】
以上のように、本発明の第１実施形態によれば、入力整合回路４６が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、インダクタ７及びキャパシタ５からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合には、所要周波数帯域外の低周波数領域で発振条件が成立しないようにされているので、安定動作を確保することができる。
【００２１】
（第２実施形態・・図２）
図２は本発明の第２実施形態を示す回路図である。本発明の第２実施形態は、図１に示す本発明の第１実施形態が設けるλ／４ストリップ線路１６、１７の代わりに、所要周波数帯域接地用のキャパシタ１６Ａ、１７Ａを設け、その他については、本発明の第１実施形態と同様に構成したものである。
【００２２】
本発明の第２実施形態においても、本発明の第１実施形態と同様の作用効果を得ることができる。
【００２３】
（第３実施形態・・図３）
図３は本発明の第３実施形態を示す回路図である。本発明の第３実施形態は、図７に示す第２従来例が備える入力整合回路２７と回路構成の異なる入力整合回路４９を設け、その他については、第２従来例と同様に構成したものである。
【００２４】
入力整合回路４９は、キャパシタ２９とインダクタ３１との接続点と、インダクタ３０との間に抵抗５０を接続し、その他については、第２従来例が備える入力整合回路２７と同様に構成したものである。
【００２５】
本発明の第３実施形態は、インダクタ３１及びキャパシタ２９からなるＬＣ回路の共振周波数が所要周波数帯域外の高周波数、即ち、ＧaＡs ＦＥＴ３２の利得が下がる周波数に設定され、インダクタ３１及びキャパシタ２９からなるＬＣ回路の共振による発振は起こりにくいことを前提としている。
【００２６】
ここに、本発明の第３実施形態においては、キャパシタ２９とインダクタ３１との接続点と、インダクタ３０との間に抵抗５０が接続されているので、入力整合回路４９が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、入力整合回路４９の出力端４９Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ３２のゲートと接地とが短絡状態となることはなく、発振条件が成立することはない。
【００２７】
なお、抵抗５０は、入力整合回路４９に要求されるインピーダンスに大きな影響を与えないようにするためには、その抵抗値を５〜５０［Ω］とすることが好適である。
【００２８】
以上のように、本発明の第３実施形態によれば、入力整合回路４９が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、インダクタ３１及びキャパシタ２９からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合には、所要周波数帯域外の低周波数領域で発振条件が成立しないようにされているので、安定動作を確保することができる。
【００２９】
なお、λ／４ストリップ線路３９の代わりに、図２に示すような所要周波数帯域接地用のキャパシタ１７Ａを設けるようにしても良く、このようにした場合においても、本発明の第３実施形態と同様の作用効果を得ることができる。
【００３０】
（第１参考例・・図４）
図４は第１参考例を示す回路図である。第１参考例は、図６に示す第１従来例が備える入力整合回路３と回路構成の異なる入力整合回路５２を設け、その他については、第１従来例と同様に構成したものである。
【００３１】
入力整合回路５２は、インダクタ７と出力端５２Ｂとの間に抵抗５３を接続し、その他については、第１従来例が備える入力整合回路３と同様に構成したものである。
【００３２】
ここに、第１参考例においては、インダクタ７と入力整合回路５２の出力端５２Ｂとの間に抵抗５３が接続されているので、入力整合回路５２が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、入力整合回路５２の出力端５２Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ８のゲートと接地とが短絡状態となることはなく、発振条件が成立することはない。
【００３３】
また、インダクタ７及びキャパシタ５からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合であっても、インダクタ７と入力整合回路５２の出力端５２Ｂとの間に抵抗５３が接続されているので、所要周波数帯域外の高周波数領域で、入力整合回路５２の出力端５２Ｂと接地とが短絡状態となることもなく、この場合にも、発振条件が成立することはない。
【００３４】
なお、抵抗５３は、入力整合回路５２に要求されるインピーダンスに大きな影響を与えないようにするためには、その抵抗値を５〜５０［Ω］とすることが好適である。
【００３５】
以上のように、第１参考例によれば、入力整合回路５２が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で発振条件が成立しないようにされていると共に、インダクタ７及びキャパシタ５からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の高周波数領域で発振条件が成立しないようにされているので、安定動作を確保することができる。
【００３６】
なお、λ／４ストリップ線路１６、１７の代わりに、図２に示すような所要周波数帯域接地用のキャパシタ１６Ａ、１７Ａを設けるようにしても良く、このようにした場合においても、第１参考例と同様の作用効果を得ることができる。
【００３７】
（第２参考例・・図５）
図５は第２参考例を示す回路図である。第２参考例は、図７に示す第２従来例が備える入力整合回路２７と回路構成の異なる入力整合回路５５を設け、その他については、第２従来例と同様に構成したものである。
【００３８】
入力整合回路５５は、インダクタ３１と出力端５５Ｂとの間に抵抗５６を接続し、その他については、第２従来例が備える入力整合回路２７と同様に構成したものである。
【００３９】
ここに、第２参考例においては、インダクタ３１と入力整合回路５５の出力端５５Ｂとの間に抵抗５６が接続されているので、入力整合回路５５が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、入力整合回路５５の出力端５５Ｂと接地とが短絡状態となることはなく、即ち、ＧaＡs ＦＥＴ３２のゲートと接地とが短絡状態となることはなく、発振条件が成立することはない。
【００４０】
また、インダクタ３１及びキャパシタ２９からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合であっても、インダクタ３１と入力整合回路５５の出力端５５Ｂとの間に抵抗５６が接続されているので、所要周波数帯域外の高周波数領域で、入力整合回路５５の出力端５５Ｂと接地とが短絡状態となることもなく、この場合にも、発振条件が成立することはない。
【００４１】
なお、抵抗５６は、入力整合回路５５に要求されるインピーダンスに大きな影響を与えないようにするためには、その抵抗値を５〜５０［Ω］とすることが好適である。
【００４２】
以上のように、第２参考例によれば、入力整合回路５５が所要周波数帯域外の低周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で発振条件が成立しないようにされていると共に、インダクタ３１及びキャパシタ２９からなるＬＣ回路が所要周波数帯域外の高周波数領域に共振周波数を有している場合であっても、所要周波数帯域外の高周波数領域で発振条件が成立しないようにされているので、安定動作を確保することができる。
【００４３】
なお、λ／４ストリップ線路３９の代わりに、図２に示すような所要周波数帯域接地用のキャパシタ１７Ａを設けるようにしても良く、このようにした場合においても、第２参考例と同様の作用効果を得ることができる。
【００４４】
また、本発明の第１実施形態〜第３実施形態においては、増幅素子としてＧaＡs ＦＥＴを使用した場合について説明したが、本発明は、バイポーラトランジスタ等、その他のトランジスタを使用する場合にも適用することができる。
【００４５】
【発明の効果】
本発明によれば、入力整合回路が所要周波数帯域外の低周波数領域に発振周波数を有している場合であっても、所要周波数帯域外の低周波数領域で、増幅素子の入力電極と接地とが抵抗の存在により短絡状態とはならないようにされている。また、第２のインダクタ及び第２のキャパシタからなるＬＣ回路は、その共振周波数が所要周波数帯域外の高周波数であって、増幅素子の利得が下がる周波数に設定されているので、第２のインダクタ及び第２のキャパシタからなるＬＣ回路の共振による発振は起こりにくい。したがって、発振を回避し、安定動作を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】本発明の第３実施形態を示す回路図である。
【図４】第１参考例を示す回路図である。
【図５】第２参考例を示す回路図である。
【図６】第１従来例の高周波増幅器を示す回路図である。
【図７】第２従来例の高周波増幅器を示す回路図である。
【符号の説明】
８、３２ＧaＡs ＦＥＴ
１４、１５、３８チョークインダクタ
１６、１７、３９ λ／４ストリップ線路

Claims

入力整合回路と、
入力電極を前記入力整合回路の出力端に接続した増幅素子を備え、
前記入力整合回路は、一端を前記入力整合回路の入力端に接続し、他端を接地した第１のキャパシタと、一端を前記入力整合回路の入力端に接続した第１のインダクタと、一端を前記第１のインダクタの他端に接続した抵抗と、一端を前記抵抗の他端に接続し、他端を接地した第２のキャパシタと、一端を前記抵抗の他端に接続し、他端を前記入力整合回路の出力端に接続した第２のインダクタを備え、前記入力整合回路が高周波増幅器として要求されている所要周波数帯域外の低周波数領域に発振周波数を有している場合であっても、前記所要周波数帯域外の低周波数領域で、前記増幅素子の入力電極と接地とが前記抵抗の存在により短絡状態とはならないようにされていると共に、
前記第２のインダクタ及び前記第２のキャパシタからなるＬＣ回路は、その共振周波数が前記所要周波数帯域外の高周波数であって、前記増幅素子の利得が下がる周波数に設定されていることを特徴とする高周波増幅器。