JPH1140822A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1140822A JPH1140822A JP18991597A JP18991597A JPH1140822A JP H1140822 A JPH1140822 A JP H1140822A JP 18991597 A JP18991597 A JP 18991597A JP 18991597 A JP18991597 A JP 18991597A JP H1140822 A JPH1140822 A JP H1140822A
- Authority
- JP
- Japan
- Prior art keywords
- region
- main
- anode
- guard ring
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000015556 catabolic process Effects 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】耐圧構造を有する半導体装置において、より耐
圧を向上させる構造を提供する。 【解決手段】基板領域１０の厚さが一定ではなく、アノ
ード領域３の平坦部に対向する部分の方がガードリング
領域４に対向する部分よりも厚くなっている。したがっ
てアノード領域３の底部の平坦部と基板領域１０との間
隔よりもガードリング領域４の底部と基板領域１０との
間隔の方が大きくなっている。これにより、アノード領
域３の湾曲部の電界強度は平坦部の電界強度に比べて同
等以下になるため、アノード領域３とドリフト領域２の
平坦な接合面で期待される一次元の接合耐圧が得られ
る。
圧を向上させる構造を提供する。 【解決手段】基板領域１０の厚さが一定ではなく、アノ
ード領域３の平坦部に対向する部分の方がガードリング
領域４に対向する部分よりも厚くなっている。したがっ
てアノード領域３の底部の平坦部と基板領域１０との間
隔よりもガードリング領域４の底部と基板領域１０との
間隔の方が大きくなっている。これにより、アノード領
域３の湾曲部の電界強度は平坦部の電界強度に比べて同
等以下になるため、アノード領域３とドリフト領域２の
平坦な接合面で期待される一次元の接合耐圧が得られ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高耐圧の耐圧構造
に関する。
に関する。
【０００２】
【従来の技術】従来技術として、図２に、ガードリング
構造を持ったダイオードの断面図を示す。図２中、１は
ｎ+型の基板領域、２はｎ型のドリフト領域、３はｐ型
のアノード領域である。また、基板領域１はカソード電
極１１と接続されていて、アノード領域３はアノード電
極１３と接続されている。４はｐ型のガードリング領域
で、図２中、アノード領域３を囲むように、環状に配置
されている。このガードリング領域４は、どの電極とも
接続されていない。これらのアノード領域３およびガー
ドリング領域４は、素子表面の所定の領域からｐ型の不
純物を熱拡散させることで形成しているので、その断面
構造の端部は図２中のように丸くなっている。図２で
は、２本のガードリング領域を示したが、本数は必要と
する耐圧等によって決められる。また、５は層間絶縁膜
である。
構造を持ったダイオードの断面図を示す。図２中、１は
ｎ+型の基板領域、２はｎ型のドリフト領域、３はｐ型
のアノード領域である。また、基板領域１はカソード電
極１１と接続されていて、アノード領域３はアノード電
極１３と接続されている。４はｐ型のガードリング領域
で、図２中、アノード領域３を囲むように、環状に配置
されている。このガードリング領域４は、どの電極とも
接続されていない。これらのアノード領域３およびガー
ドリング領域４は、素子表面の所定の領域からｐ型の不
純物を熱拡散させることで形成しているので、その断面
構造の端部は図２中のように丸くなっている。図２で
は、２本のガードリング領域を示したが、本数は必要と
する耐圧等によって決められる。また、５は層間絶縁膜
である。
【０００３】なお、従来技術としては、ｐ型のアノード
領域３とｎ型のドリフト領域２の接合面に逆バイアスが
印加された場合、少なくともその接合面でアバランシェ
降伏が起こる電圧以下で、その接合面から伸びた空乏層
が基板領域に到達するようなリーチスルー型のガードリ
ング構造について説明する。一例を示すと、例えば６０
０Ｖ程度の耐圧を持たせるためには、ドリフト領域２の
厚さは約５０μｍ、不純物濃度は約１×１０14ｃｍ~3で
ある。
領域３とｎ型のドリフト領域２の接合面に逆バイアスが
印加された場合、少なくともその接合面でアバランシェ
降伏が起こる電圧以下で、その接合面から伸びた空乏層
が基板領域に到達するようなリーチスルー型のガードリ
ング構造について説明する。一例を示すと、例えば６０
０Ｖ程度の耐圧を持たせるためには、ドリフト領域２の
厚さは約５０μｍ、不純物濃度は約１×１０14ｃｍ~3で
ある。
【０００４】次に、その機能について説明する。アノー
ド電極１３は接地し、カソード電極１１に正の電位を印
加すると、ｐ型のアノード領域３とｎ型のドリフト領域
２の接合面に逆バイアスがかかり、高耐圧を得るために
低不純物濃度で形成されているドリフト領域２には空乏
層が広がる。アノード領域３とドリフト領域２の間に形
成される接合面は平坦な部分ばかりではなく、アノード
領域３の端部では図２のように湾曲している。そのた
め、平坦な接合面よりも湾曲している接合面のほうが電
界強度が高くなっている。よって、仮にガードリング領
域が無い場合、アノード領域３の平坦な接合面で期待さ
れる降伏電圧より相当低い電圧で、アノード領域３端部
の湾曲している接合面においてアバランシェ降伏が起こ
る。
ド電極１３は接地し、カソード電極１１に正の電位を印
加すると、ｐ型のアノード領域３とｎ型のドリフト領域
２の接合面に逆バイアスがかかり、高耐圧を得るために
低不純物濃度で形成されているドリフト領域２には空乏
層が広がる。アノード領域３とドリフト領域２の間に形
成される接合面は平坦な部分ばかりではなく、アノード
領域３の端部では図２のように湾曲している。そのた
め、平坦な接合面よりも湾曲している接合面のほうが電
界強度が高くなっている。よって、仮にガードリング領
域が無い場合、アノード領域３の平坦な接合面で期待さ
れる降伏電圧より相当低い電圧で、アノード領域３端部
の湾曲している接合面においてアバランシェ降伏が起こ
る。
【０００５】しかし、アノード領域３端部の隣にｐ型の
ガードリング領域４を配置した場合、カソード電極１１
に正の電位を印加してカソード電位を徐々に上昇させる
と、アノード領域３から伸びた空乏層が隣に配置したｐ
型のガードリング領域４に達した時点でガードリング領
域４にも電位分配されるため、アノード領域３の横方向
の電界の上昇（すなわちアノード領域３とガードリング
領域４との電位差の上昇）は緩和される。さらにカソー
ド電位を上昇させると、空乏層が達したガードリング領
域４の端部から空乏層が横方向に伸び始める。このよう
に、ガードリング領域４が存在すると、アノード領域３
端部への電界集中を防ぐことができ、耐圧を向上させる
ことができる。これがガードリング構造の機能である。
ガードリング領域４を配置した場合、カソード電極１１
に正の電位を印加してカソード電位を徐々に上昇させる
と、アノード領域３から伸びた空乏層が隣に配置したｐ
型のガードリング領域４に達した時点でガードリング領
域４にも電位分配されるため、アノード領域３の横方向
の電界の上昇（すなわちアノード領域３とガードリング
領域４との電位差の上昇）は緩和される。さらにカソー
ド電位を上昇させると、空乏層が達したガードリング領
域４の端部から空乏層が横方向に伸び始める。このよう
に、ガードリング領域４が存在すると、アノード領域３
端部への電界集中を防ぐことができ、耐圧を向上させる
ことができる。これがガードリング構造の機能である。
【０００６】また、上記の構造では、アノード領域３と
それに隣接するガードリング領域４との距離を狭くする
ほど、空乏層が早くガードリング領域４に到達するた
め、アノード領域３の湾曲した接合面の電界強度は緩和
されるので、アノード領域３における電界強度が最大と
なる領域は、湾曲した接合面でも平坦な接合に近い領域
へと移動する。よって、アノード領域３とドリフト領域
２の接合面の耐圧はより高くなる。したがってアノード
領域３と隣接するガードリング領域４との距離をさらに
狭めていけば、耐圧は向上するのであるが、それにも限
界がある。すなわち、ガードリング構造が機能するため
には、アノード領域３と隣接するガードリング領域４が
少なくとも接触しないような距離を保たなければならな
いため、最もアノード領域３と隣接するガードリング領
域４の距離を近づけた場合においても、アノード領域３
の平坦な接合面よりも湾曲した接合面の方が必ず電界が
高くなる。そのためアバランシェ降伏はアノード領域３
の平坦な接合面で起こるよりも低い電圧で必ず湾曲した
接合面で起こるからである。
それに隣接するガードリング領域４との距離を狭くする
ほど、空乏層が早くガードリング領域４に到達するた
め、アノード領域３の湾曲した接合面の電界強度は緩和
されるので、アノード領域３における電界強度が最大と
なる領域は、湾曲した接合面でも平坦な接合に近い領域
へと移動する。よって、アノード領域３とドリフト領域
２の接合面の耐圧はより高くなる。したがってアノード
領域３と隣接するガードリング領域４との距離をさらに
狭めていけば、耐圧は向上するのであるが、それにも限
界がある。すなわち、ガードリング構造が機能するため
には、アノード領域３と隣接するガードリング領域４が
少なくとも接触しないような距離を保たなければならな
いため、最もアノード領域３と隣接するガードリング領
域４の距離を近づけた場合においても、アノード領域３
の平坦な接合面よりも湾曲した接合面の方が必ず電界が
高くなる。そのためアバランシェ降伏はアノード領域３
の平坦な接合面で起こるよりも低い電圧で必ず湾曲した
接合面で起こるからである。
【０００７】このことから、従来のガードリング構造で
は、アノード領域３とガードリング領域４との距離を狭
く設定して耐圧を向上させるにしても、アノード領域３
の平坦な接合面とドリフト領域２の間の一次元の接合で
起こりうるアバランシェ降伏電圧値ほどは耐圧を向上さ
せることができない。なお、アノード領域３とガードリ
ング領域４から基板領域１までの距離を大きくすれば耐
圧は向上するが、その場合には素子導通時のオン抵抗が
大きくなってしまうという問題が生じる。
は、アノード領域３とガードリング領域４との距離を狭
く設定して耐圧を向上させるにしても、アノード領域３
の平坦な接合面とドリフト領域２の間の一次元の接合で
起こりうるアバランシェ降伏電圧値ほどは耐圧を向上さ
せることができない。なお、アノード領域３とガードリ
ング領域４から基板領域１までの距離を大きくすれば耐
圧は向上するが、その場合には素子導通時のオン抵抗が
大きくなってしまうという問題が生じる。
【０００８】
【発明が解決しようとする課題】上記のように、従来技
術のガードリング構造では、アノード領域の平坦な接合
面において期待される耐圧よりも低い耐圧しか得られな
かった。本発明は上記のような問題を解決するためにな
されたものであり、耐圧構造を有する半導体装置におい
て、より耐圧を向上させた半導体装置を提供することを
目的としている。
術のガードリング構造では、アノード領域の平坦な接合
面において期待される耐圧よりも低い耐圧しか得られな
かった。本発明は上記のような問題を解決するためにな
されたものであり、耐圧構造を有する半導体装置におい
て、より耐圧を向上させた半導体装置を提供することを
目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては特許請求の範囲に記載するような
構成とする。すなわち、請求項１に記載の発明において
は、一導電型（例えばｎ型）の膜状のドリフト領域の一
主面に不純物拡散によって形成された反対導電型（ｐ
型）の主領域を有し、前記主面に前記主領域を囲むよう
に環状に設けられた耐圧構造領域を有し、前記主領域及
び前記耐圧構造領域に対向する前記ドリフト領域の他面
に接して同一導電型（ｎ型）で高濃度の基板領域を有
し、前記主領域と前記ドリフト領域との間に形成される
接合面に逆バイアスを印加することで、前記接合面から
前記ドリフト領域内に広がる空乏層が、前記接合面でア
バランシェ降伏が生じる前に前記基板領域に到達すべ
く、前記主領域から前記基板領域までの距離並びに前記
ドリフト領域の不純物濃度が所定の範囲に設定されてい
る構成とし、さらに、前記耐圧構造領域の底部から前記
基板領域までの距離が、前記主領域の平坦部の底面から
前記基板領域までの距離よりも大きい構成とする。
め、本発明においては特許請求の範囲に記載するような
構成とする。すなわち、請求項１に記載の発明において
は、一導電型（例えばｎ型）の膜状のドリフト領域の一
主面に不純物拡散によって形成された反対導電型（ｐ
型）の主領域を有し、前記主面に前記主領域を囲むよう
に環状に設けられた耐圧構造領域を有し、前記主領域及
び前記耐圧構造領域に対向する前記ドリフト領域の他面
に接して同一導電型（ｎ型）で高濃度の基板領域を有
し、前記主領域と前記ドリフト領域との間に形成される
接合面に逆バイアスを印加することで、前記接合面から
前記ドリフト領域内に広がる空乏層が、前記接合面でア
バランシェ降伏が生じる前に前記基板領域に到達すべ
く、前記主領域から前記基板領域までの距離並びに前記
ドリフト領域の不純物濃度が所定の範囲に設定されてい
る構成とし、さらに、前記耐圧構造領域の底部から前記
基板領域までの距離が、前記主領域の平坦部の底面から
前記基板領域までの距離よりも大きい構成とする。
【００１０】前記請求項１の構成による作用について説
明する。前記接合面は平坦な接合面だけでなく、その端
部において湾曲した接合面が存在し、湾曲している接合
面は平坦な接合面よりも電界が集中しやすいのである
が、前記接合面の端部の湾曲した接合面の電界強度を緩
和するために、それを囲むように耐圧構造領域を配置し
ている。そのため、前記接合面における電界強度が最大
となる領域は湾曲した接合面でも平坦な接合面に近い領
域へと移るので、平坦な接合面において期待される耐圧
に近づく。さらに本構成では、前記接合面の湾曲した接
合面の電界強度を、前記接合面の平坦な接合面の電界強
度と同等以下にすべく、耐圧構造領域の底部から基板領
域までの距離を、主領域の平坦部の底面から基板領域ま
での距離よりも大きくすることによって、前記主接合の
平坦な接合面で期待される耐圧値で、前記主接合の平坦
な接合面でアバランシェ降伏が起こる。
明する。前記接合面は平坦な接合面だけでなく、その端
部において湾曲した接合面が存在し、湾曲している接合
面は平坦な接合面よりも電界が集中しやすいのである
が、前記接合面の端部の湾曲した接合面の電界強度を緩
和するために、それを囲むように耐圧構造領域を配置し
ている。そのため、前記接合面における電界強度が最大
となる領域は湾曲した接合面でも平坦な接合面に近い領
域へと移るので、平坦な接合面において期待される耐圧
に近づく。さらに本構成では、前記接合面の湾曲した接
合面の電界強度を、前記接合面の平坦な接合面の電界強
度と同等以下にすべく、耐圧構造領域の底部から基板領
域までの距離を、主領域の平坦部の底面から基板領域ま
での距離よりも大きくすることによって、前記主接合の
平坦な接合面で期待される耐圧値で、前記主接合の平坦
な接合面でアバランシェ降伏が起こる。
【００１１】また、請求項２に記載の発明においては、
請求項１の構成において、前記耐圧構造領域が、前記主
領域と所定の距離を隔てて環状に、前記主面から不純物
拡散によって前記主領域と同等の深さとなるように形成
された反対導電型（ｐ型）のガードリング領域である構
成とする。前記請求項２に記載された構成は前記請求項
１の構成を具体的に実現するための構成であり、前記耐
圧構造領域の例として前記主領域と同じ拡散深さのガー
ドリング領域としている。
請求項１の構成において、前記耐圧構造領域が、前記主
領域と所定の距離を隔てて環状に、前記主面から不純物
拡散によって前記主領域と同等の深さとなるように形成
された反対導電型（ｐ型）のガードリング領域である構
成とする。前記請求項２に記載された構成は前記請求項
１の構成を具体的に実現するための構成であり、前記耐
圧構造領域の例として前記主領域と同じ拡散深さのガー
ドリング領域としている。
【００１２】
【発明の効果】本発明によれば、例えば、高耐圧のダイ
オードやバイポーラトランジスタなどの周辺耐圧構造な
どにおいて、従来に比べてより高い耐圧を確保すること
ができる。さらに、アバランシェ降伏が主領域の平坦な
接合面、すなわちバルクで起こるため、湾曲した接合面
で降伏が起こるより破壊等に対する構造の信頼性が高
い、という効果が得られる。また、耐圧を従来と同等に
するように設計すれば、オン抵抗値を低下させることが
出来る。
オードやバイポーラトランジスタなどの周辺耐圧構造な
どにおいて、従来に比べてより高い耐圧を確保すること
ができる。さらに、アバランシェ降伏が主領域の平坦な
接合面、すなわちバルクで起こるため、湾曲した接合面
で降伏が起こるより破壊等に対する構造の信頼性が高
い、という効果が得られる。また、耐圧を従来と同等に
するように設計すれば、オン抵抗値を低下させることが
出来る。
【００１３】
【発明の実施の形態】図１は、本発明の一実施の形態を
示す断面図であり、素子の基本構造を示す。なお、この
実施の形態では半導体をシリコンとして説明する。図１
中、１０はｎ+型の基板領域、２はｎ型のドリフト領
域、３はｐ型のアノード領域である。基板領域１０はカ
ソード電極１１と接続されていて、アノード領域３はア
ノード電極１３と接続されている。４はｐ型のガードリ
ング領域で、図１中、アノード領域３を囲むように、環
状に配置されている。このガードリング領域４は、どの
電極とも接続されていない。アノード領域３およびガー
ドリング領域４は、素子表面の所定の領域からｐ型の不
純物を熱拡散させることで形成しているので、その断面
構造の端部は図１中のように丸くなっている。また、本
図では２本のガードリング領域４を示したが、必要とす
る耐圧等によって本数は決められる。また、５は層間絶
縁膜である。
示す断面図であり、素子の基本構造を示す。なお、この
実施の形態では半導体をシリコンとして説明する。図１
中、１０はｎ+型の基板領域、２はｎ型のドリフト領
域、３はｐ型のアノード領域である。基板領域１０はカ
ソード電極１１と接続されていて、アノード領域３はア
ノード電極１３と接続されている。４はｐ型のガードリ
ング領域で、図１中、アノード領域３を囲むように、環
状に配置されている。このガードリング領域４は、どの
電極とも接続されていない。アノード領域３およびガー
ドリング領域４は、素子表面の所定の領域からｐ型の不
純物を熱拡散させることで形成しているので、その断面
構造の端部は図１中のように丸くなっている。また、本
図では２本のガードリング領域４を示したが、必要とす
る耐圧等によって本数は決められる。また、５は層間絶
縁膜である。
【００１４】また、ｐ型のアノード領域３とｎ型のドリ
フト領域２の主接合面に逆バイアスが印加された場合、
少なくともその主接合面でアバランシェ降伏が起こる電
圧以下で、その主接合面から伸びた空乏層が基板領域１
０に到達するようなリーチスルー型のガードリング構造
となっている。例えば、６００Ｖの耐圧を確保する構造
であれば、ドリフト領域２の厚さは約５０μｍ、不純物
濃度は約１×１０14ｃｍ~3である。
フト領域２の主接合面に逆バイアスが印加された場合、
少なくともその主接合面でアバランシェ降伏が起こる電
圧以下で、その主接合面から伸びた空乏層が基板領域１
０に到達するようなリーチスルー型のガードリング構造
となっている。例えば、６００Ｖの耐圧を確保する構造
であれば、ドリフト領域２の厚さは約５０μｍ、不純物
濃度は約１×１０14ｃｍ~3である。
【００１５】上記の構造において、前記図２の従来例と
異なる点は、基板領域１０の厚さが一定ではなく、アノ
ード領域３の平坦部に対向する部分の方がガードリング
領域４に対向する部分よりも厚くなっていることであ
る。したがってドリフト領域２の表面（層間絶縁膜５の
面）から基板領域１０までの距離としては、アノード領
域３とガードリング領域４の深さが同じであれば、アノ
ード領域３の形成部分よりもガードリング領域４の形成
部分の方が距離が大きくなっている。
異なる点は、基板領域１０の厚さが一定ではなく、アノ
ード領域３の平坦部に対向する部分の方がガードリング
領域４に対向する部分よりも厚くなっていることであ
る。したがってドリフト領域２の表面（層間絶縁膜５の
面）から基板領域１０までの距離としては、アノード領
域３とガードリング領域４の深さが同じであれば、アノ
ード領域３の形成部分よりもガードリング領域４の形成
部分の方が距離が大きくなっている。
【００１６】以下、その機能について説明する。アノー
ド電極１３は接地し、カソード電極１１に正の電位を印
加すると、ｐ型のアノード領域３とｎ型のドリフト領域
２の接合面に逆バイアスがかかり、高耐圧を得るために
低不純物濃度で形成されているドリフト領域２には空乏
層が広がる。そして、アノード領域３から伸びた空乏層
が隣接するｐ型のガードリング領域４に伸びた時点でア
ノード領域３の横方向の電界の上昇は緩和されるため、
アノード領域３端部への電界集中を防ぐことができる。
ド電極１３は接地し、カソード電極１１に正の電位を印
加すると、ｐ型のアノード領域３とｎ型のドリフト領域
２の接合面に逆バイアスがかかり、高耐圧を得るために
低不純物濃度で形成されているドリフト領域２には空乏
層が広がる。そして、アノード領域３から伸びた空乏層
が隣接するｐ型のガードリング領域４に伸びた時点でア
ノード領域３の横方向の電界の上昇は緩和されるため、
アノード領域３端部への電界集中を防ぐことができる。
【００１７】アノード領域３と隣接するガードリング領
域４との距離を狭くするほど、アノード領域３の湾曲し
た接合面の電界強度は緩和されるため、アノード領域３
における電界強度が最大となる領域は湾曲した接合面で
も平坦な接合に近い領域へと移動する。よって、アノー
ド領域３とドリフト領域２の接合面の耐圧はより高くな
る。ただし、ガードリング構造が機能するためにはアノ
ード領域３と隣接するガードリング領域４が接触しない
範囲内で、アノード領域３と隣接するガードリング領域
４との距離を設定しなければならないため、アノード領
域３の湾曲した接合面の電界強度は平坦な接合面の電界
強度ほどは緩和されないのである。そのため本実施の形
態においては、さらにアノード領域３の湾曲した接合面
の電界強度を緩和するように、アノード領域３の湾曲し
た接合面の電界強度に影響を及ぼす、アノード領域３の
湾曲した接合面並びにガードリング領域から基板領域ま
での距離を、アノード領域３の平坦部から基板領域まで
の距離より広くしている。このことから、アノード領域
３の湾曲部の電界強度は平坦部の電界強度に比べて同等
以下になるため、アノード領域３とドリフト領域２の平
坦な接合面で期待される一次元の接合耐圧が得られる。
域４との距離を狭くするほど、アノード領域３の湾曲し
た接合面の電界強度は緩和されるため、アノード領域３
における電界強度が最大となる領域は湾曲した接合面で
も平坦な接合に近い領域へと移動する。よって、アノー
ド領域３とドリフト領域２の接合面の耐圧はより高くな
る。ただし、ガードリング構造が機能するためにはアノ
ード領域３と隣接するガードリング領域４が接触しない
範囲内で、アノード領域３と隣接するガードリング領域
４との距離を設定しなければならないため、アノード領
域３の湾曲した接合面の電界強度は平坦な接合面の電界
強度ほどは緩和されないのである。そのため本実施の形
態においては、さらにアノード領域３の湾曲した接合面
の電界強度を緩和するように、アノード領域３の湾曲し
た接合面の電界強度に影響を及ぼす、アノード領域３の
湾曲した接合面並びにガードリング領域から基板領域ま
での距離を、アノード領域３の平坦部から基板領域まで
の距離より広くしている。このことから、アノード領域
３の湾曲部の電界強度は平坦部の電界強度に比べて同等
以下になるため、アノード領域３とドリフト領域２の平
坦な接合面で期待される一次元の接合耐圧が得られる。
【００１８】また、アバランシェ降伏がアノード領域３
とドリフト領域２の平坦な接合面、すなわちバルクで起
こることにより、アノード領域３の湾曲した接合面のよ
うな極地的な部分でアバランシェ降伏が起こるよりも、
耐圧構造の破壊等に対する構造の信頼性が高い。
とドリフト領域２の平坦な接合面、すなわちバルクで起
こることにより、アノード領域３の湾曲した接合面のよ
うな極地的な部分でアバランシェ降伏が起こるよりも、
耐圧構造の破壊等に対する構造の信頼性が高い。
【００１９】もちろん、湾曲した接合面並びにガードリ
ング領域４から基板領域までの距離を大きくするだけで
なく、アノード領域３の平坦部から基板領域までの距離
も大きくすれば容易に耐圧は向上する。しかし、アノー
ド領域３の平坦部から基板領域までの距離を大きくする
と、アノード領域３とドリフト領域２の接合面に順バイ
アスが印加されて導通状態になったときに、オン抵抗が
大きくなってしまうという問題が生じる。本実施の形態
においては、他の素子特性を維持したまま耐圧を向上さ
せるところに特徴がある。
ング領域４から基板領域までの距離を大きくするだけで
なく、アノード領域３の平坦部から基板領域までの距離
も大きくすれば容易に耐圧は向上する。しかし、アノー
ド領域３の平坦部から基板領域までの距離を大きくする
と、アノード領域３とドリフト領域２の接合面に順バイ
アスが印加されて導通状態になったときに、オン抵抗が
大きくなってしまうという問題が生じる。本実施の形態
においては、他の素子特性を維持したまま耐圧を向上さ
せるところに特徴がある。
【００２０】ちなみに、ガードリング構造４が無い場合
について、上記に示すようにアノード領域３の湾曲した
接合面から基板領域までの距離を、アノード領域３の平
坦部から基板領域までの距離より広くすれば、アノード
領域３の平坦な接合面でアバランシェ降伏が起こり、一
次元接合の耐圧が得られかというとそうではない。なぜ
なら、耐圧構造が存在しないと、電界強度が最大となる
場所がアノード領域３の湾曲した接合面でも表面に近い
領域にあるからで、いくらアノード領域３の湾曲した接
合面から基板領域１０までの距離を広くしても、電界強
度が最大となる領域は平坦な接合面に移動しないからで
ある。よって、耐圧構造領域が備わって、はじめて本実
施の形態の効果が生まれるのである。
について、上記に示すようにアノード領域３の湾曲した
接合面から基板領域までの距離を、アノード領域３の平
坦部から基板領域までの距離より広くすれば、アノード
領域３の平坦な接合面でアバランシェ降伏が起こり、一
次元接合の耐圧が得られかというとそうではない。なぜ
なら、耐圧構造が存在しないと、電界強度が最大となる
場所がアノード領域３の湾曲した接合面でも表面に近い
領域にあるからで、いくらアノード領域３の湾曲した接
合面から基板領域１０までの距離を広くしても、電界強
度が最大となる領域は平坦な接合面に移動しないからで
ある。よって、耐圧構造領域が備わって、はじめて本実
施の形態の効果が生まれるのである。
【００２１】また、本実施の形態においては耐圧構造を
ガードリング構造として説明したが、アノード領域３の
湾曲した接合面における電界強度を緩和して、電界強度
が最大となる領域を平坦な接合面に近づけて、耐圧を向
上させるような他の耐圧構造についても同様の効果が得
られる。また、素子領域の構造は、縦型素子であればＢ
ＪＴでもＩＧＢＴでも全て適用できる。
ガードリング構造として説明したが、アノード領域３の
湾曲した接合面における電界強度を緩和して、電界強度
が最大となる領域を平坦な接合面に近づけて、耐圧を向
上させるような他の耐圧構造についても同様の効果が得
られる。また、素子領域の構造は、縦型素子であればＢ
ＪＴでもＩＧＢＴでも全て適用できる。
【図１】本発明の一実施の形態を示す断面図。
【図２】従来技術の一例の断面図。
１…基板領域 ２…ドリフト領域 ３…アノード領域 ４…ガードリング領域 ５…層間絶縁膜 １０…基板領域 １１…カソード電極 １３…アノード電極
Claims (2)
- 【請求項１】一導電型の膜状のドリフト領域の一主面に
不純物拡散によって形成された反対導電型の主領域を有
し、 前記主面に前記主領域を囲むように環状に設けられた耐
圧構造領域を有し、 前記主領域および前記耐圧構造領域に対向する前記ドリ
フト領域の他面に接して同一導電型で高濃度の基板領域
を有し、 前記主領域と前記ドリフト領域との間に形成される接合
面に逆バイアスを印加することで前記接合面から前記ド
リフト領域内に広がる空乏層が、前記接合面でアバラン
シェ降伏が生じる前に前記基板領域に到達すべく、前記
主領域から前記基板領域までの距離並びに前記ドリフト
領域の不純物濃度が所定の範囲に設定されている半導体
装置において、 前記耐圧構造領域の底部から前記基板領域までの距離
が、前記主領域の平坦部の底面から前記基板領域までの
距離よりも大きいことを特徴とする半導体装置。 - 【請求項２】前記耐圧構造領域が、前記主領域と所定の
距離を隔てて環状に、前記主面から不純物拡散によって
前記主領域と同等の深さとなるように形成された反対導
電型のガードリング領域であることを特徴とする請求項
１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18991597A JPH1140822A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18991597A JPH1140822A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140822A true JPH1140822A (ja) | 1999-02-12 |
Family
ID=16249346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18991597A Pending JPH1140822A (ja) | 1997-07-15 | 1997-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1140822A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246609A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Inter Electronics Corp | 半導体装置 |
| US6489666B1 (en) | 2000-02-23 | 2002-12-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved heat suppression in peripheral regions |
| JP2006303369A (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 定電圧ダイオード |
| US7518197B2 (en) | 2005-05-23 | 2009-04-14 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| US7973363B2 (en) | 2007-11-07 | 2011-07-05 | Toyota Jidosha Kabushiki Kaisha | IGBT semiconductor device |
| JP2011204935A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| US10128230B2 (en) | 2016-09-15 | 2018-11-13 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1997
- 1997-07-15 JP JP18991597A patent/JPH1140822A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489666B1 (en) | 2000-02-23 | 2002-12-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with improved heat suppression in peripheral regions |
| JP4614554B2 (ja) * | 2001-02-13 | 2011-01-19 | 日本インター株式会社 | 半導体装置 |
| JP2002246609A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Inter Electronics Corp | 半導体装置 |
| JP2006303369A (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 定電圧ダイオード |
| US7518197B2 (en) | 2005-05-23 | 2009-04-14 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US7973363B2 (en) | 2007-11-07 | 2011-07-05 | Toyota Jidosha Kabushiki Kaisha | IGBT semiconductor device |
| US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| DE112010005272B4 (de) * | 2010-02-16 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE112010005272T5 (de) | 2010-02-16 | 2013-01-17 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
| DE112010005278T5 (de) | 2010-02-17 | 2013-01-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| DE112010005278B4 (de) * | 2010-02-17 | 2014-12-24 | Sansha Electric Manufacturing Co., Ltd. | Pin-diode |
| JP2011204935A (ja) * | 2010-03-26 | 2011-10-13 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| US10128230B2 (en) | 2016-09-15 | 2018-11-13 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751463B2 (ja) | 高耐圧半導体素子 | |
| JP7030515B2 (ja) | 逆導通半導体装置 | |
| WO2017141998A1 (ja) | 半導体装置 | |
| JPH09283754A (ja) | 高耐圧半導体装置 | |
| US7307289B2 (en) | Pressed-contact type semiconductor device | |
| JP3632344B2 (ja) | 半導体装置 | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JP2003224273A (ja) | 半導体装置 | |
| JPH10209432A (ja) | 半導体デバイスの改良 | |
| JPH0357614B2 (ja) | ||
| JP2001185727A (ja) | 半導体装置およびその製造方法 | |
| US10355082B2 (en) | Semiconductor device including active and dummy cell regions | |
| JP2009176772A (ja) | 半導体装置 | |
| US8946817B2 (en) | Semiconductor device with compensation regions | |
| US20230106654A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS6362111B2 (ja) | ||
| JPH1140822A (ja) | 半導体装置 | |
| JP2001257366A (ja) | 半導体装置 | |
| JPH0766433A (ja) | 半導体整流素子 | |
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| CN110223980B (zh) | 半导体装置 | |
| KR102470681B1 (ko) | 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법 | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| US5093705A (en) | Thyristor with reduced central zone thickness |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20051028 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |