JPH11340272A - 半導体集積回路及び半導体集積回路装置 - Google Patents

半導体集積回路及び半導体集積回路装置

Info

Publication number
JPH11340272A
JPH11340272A JP14564898A JP14564898A JPH11340272A JP H11340272 A JPH11340272 A JP H11340272A JP 14564898 A JP14564898 A JP 14564898A JP 14564898 A JP14564898 A JP 14564898A JP H11340272 A JPH11340272 A JP H11340272A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
pad
circuit
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14564898A
Other languages
English (en)
Other versions
JP3646970B2 (ja
Inventor
Koji Konishi
孝治 小西
Yoshihisa Minami
善久 南
Masaru Yasuda
勝 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP14564898A priority Critical patent/JP3646970B2/ja
Publication of JPH11340272A publication Critical patent/JPH11340272A/ja
Application granted granted Critical
Publication of JP3646970B2 publication Critical patent/JP3646970B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高性能な半導体集積回路装置を提供する。 【解決手段】 第１の半導体集積回路１上のワイヤーボ
ンド用パッドとして、半導体集積回路１上の回路に接続
される第１のパッド２の他に、半導体集積回路１上の回
路に接続されることなく互いに接続される複数の第２の
パッド３と、半導体集積回路１上の回路及び他のパッド
のどちらにも接続されることなく単独で存在する第３の
パッド４との２種類を設ける。同一のコム６上に、第１
の半導体集積回路１と近接させた状態で第２の半導体集
積回路７を配置する。任意のリード１８から第１の半導
体集積回路１上の第２のパッド３の１つにワイヤーボン
ドし、他の第２のパッド３からさらに第２の半導体集積
回路７のパッドにリードを経由することなくワイヤーボ
ンドする。半導体集積回路１に、任意のリード１９から
第１の半導体集積回路１上の第３のパッド４にワイヤー
ボンドする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路と
それを組み込んだ半導体集積回路装置に関する。
【０００２】
【従来の技術】図６、図７に、従来技術における複数の
半導体集積回路が配置された半導体集積回路装置を示
す。
【０００３】図６に示す半導体集積回路装置において
は、第１の半導体集積回路１６と第２の半導体集積回路
８が一辺を近接させた状態で同一のコム１７の上に配置
されている。しかし、このような構成では、リード１１
とパッド１２との間の距離やリードフレームと半導体集
積回路の構造上の問題で、リード１１からのワイヤーボ
ンドが不可能なパッド群１３が生じてしまい、このよう
なパッドへの配線は、リードからのワイヤーボンドが可
能な他のパッドへ配線を変更する必要がある。このた
め、変更された側のパッドに接続されていた配線は使用
不可能となり、場合によっては使用不可能な回路ブロッ
クが発生してしまうことになる。
【０００４】また、上記のような使用不可能なパッド群
（回路ブロック）が発生するという不具合を解消するた
めに、図７に示すように、第１の半導体集積回路９と第
２の半導体集積回路１０のパッド１２のすべてを、リー
ド１１からワイヤーボンドが可能な位置に配置替えする
技術が提案されている。しかし、この技術では、マスク
の修正が必要となり、また、新規に作製するマスクに対
策を施すとしても、図６、図７から明らかなように、ワ
イヤーボンドが可能なリード１１が各々のチップが存在
する方面に偏ってしまい、ピン配置設計時に制約を受け
てしまうという問題が残る。また、このようなパッド１
２の配置替えが行われた半導体集積回路（例えば、図７
の第１の半導体集積回路９）を将来単独で使用するよう
な状況になった場合には、図８に示すように、パッド１
２が無い部分のリード群１４が余ってしまう。このた
め、最低の必要リード数よりもリード１１の多いコムを
使用することになり、コストアップに繋がってしまう。
また、従来、ピン間容量結合が問題となる場合、あるい
は図９に示す半導体集積回路装置においてリードＡと隣
に位置するリードＢ、Ｃとの結合が問題となるような場
合には、リードＢとリードＣを、ＮＣピンとすることに
よって、又はワイヤーボンドを行うことなくＶＣＣ又は
ＧＮＤ等のバイアスに接地することによって対応してい
たが、半導体集積回路上にワイヤーボンドされたワイヤ
ー間の容量結合１５は免れることができないという問題
が残る。
【０００５】
【発明が解決しようとする課題】上記したように、複数
の半導体集積回路を同一の半導体集積回路装置内に配置
する場合には、以下のような５つの問題が生じる。すな
わち、 （１）図６に示すように、リードと半導体集積回路のパ
ッドレイアウトとの関係上、ワイヤーボンドが不可能な
パッド群が生じてしまう。 （２）上記（１）の問題をできる限り解消するために
は、図７に示すように、半導体集積回路上のパッドレイ
アウトを変更する必要がある。 （３）上記（１）の問題を解消することができるように
最初からパッドレイアウトを設計したとしても、各々の
半導体集積回路へワイヤーボンドが可能なリードはその
各々の半導体集積回路の周辺に偏ってしまい、ピン配置
が制限されてしまう。 （４）図７に示すように、複数の半導体集積回路を配置
するパッドレイアウトに設計された場合、パッドが半導
体集積回路の４辺のうちほぼ３辺に集中してしまう。こ
のパッドレイアウトは、この半導体集積回路を別の用途
で単独の半導体集積回路として使用する場合には、非常
に不合理なレイアウトであり、場合によっては図８に示
すように逆にＮＣリードが発生し、必要リード数よりも
リードの多いコムを使用しなくてはならず、コストアッ
プに繋がってしまう。 （５）従来の技術においては、回路動作的に他の回路と
の容量結合による干渉を回避したい場合、ＮＣピンを図
９に示すように設けて対応しているが、ワイヤー間容量
結合及び半導体集積回路上の他の回路との配線間容量結
合を防止することはできない。
【０００６】本発明は、従来技術における前記課題を解
決するためになされたものであり、高性能な半導体集積
回路とそれを組み込んだ半導体集積回路装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路の構成は、複数のワイ
ヤーボンド用パッドを有する半導体集積回路であって、
半導体集積回路上の回路に接続される第１のパッドの他
に、前記半導体集積回路上の回路に接続されることなく
互いに接続される複数の第２のパッドと、前記半導体集
積回路上の回路及び他のパッドのどちらにも接続される
ことなく単独で存在する第３のパッドの少なくとも一方
を備えたことを特徴とする。
【０００８】また、本発明に係る半導体集積回路装置の
第１の構成は、複数のワイヤーボンド用パッドを有する
少なくとも１つの第１の半導体集積回路と、前記第１の
半導体集積回路と近接して設けられ、同じく複数のワイ
ヤーボンド用パッドを有する少なくとも１つの第２の半
導体集積回路とが同一のコム上に配置された半導体集積
回路装置であって、前記第１の半導体集積回路のワイヤ
ーボンド用パッドとして、前記第１の半導体集積回路上
の回路に接続される第１のパッドの他に、前記第１の半
導体集積回路上の回路に接続されることなく互いに接続
される複数の第２のパッドが備わったことを特徴とす
る。この半導体集積回路装置の第１の構成によれば、任
意のリードから第１の半導体集積回路上の第２のパッド
の１つにワイヤーボンドし、当該１つの第２のパッドと
互いに接続された他の第２のパッド３からさらに第２の
半導体集積回路のパッドにリードを経由することなくワ
イヤーボンドすることができる。その結果、第１及び第
２の半導体集積回路上にワイヤーボンドが不可能なパッ
ド群が生じることがないと共に、半導体集積回路上のパ
ッドレイアウトを変更する必要もない。また、ピン配置
が制限されてしまうことがないと共に、必要リード数よ
りもリードの多いコムを使用する必要がないので、コス
トの削減を図ることができる。また、本発明に係る半導
体集積回路装置の第２の構成は、複数のワイヤーボンド
用パッドを有する半導体集積回路を備えた半導体集積回
路装置であって、前記半導体集積回路のワイヤーボンド
用パッドとして、前記半導体集積回路上の回路に接続さ
れる第１のパッドの他に、前記半導体集積回路上の回路
に接続されることなく互いに接続される複数の第２のパ
ッドが備わったことを特徴とする。この半導体集積回路
装置の第２の構成によれば、任意のリードから半導体集
積回路上の第２のパッドの１つにワイヤーボンドし、当
該１つの第２のパッドと互いに接続された他の第２のパ
ッドに他の任意のリードからワイヤーボンドすることが
できる。その結果、一部の回路を他の回路からシールド
する上で、リード間、ワイヤー間及び配線間のすべてを
シールドすることによって完全なシールドを可能にする
ことができる。すなわち、従来技術においては、リード
間はシールドできてワイヤーボンドを行わなかった場合
にワイヤー間及び半導体集積回路間の結合が残ってしま
うが、半導体集積回路上の回路に接続されることなく互
いに接続される複数の第２のパッドを備えた半導体集積
回路を用いれば、この結合を取り除くことができる。
【０００９】また、本発明に係る半導体集積回路装置の
第３の構成は、複数のワイヤーボンド用パッドを有する
半導体集積回路を備えた半導体集積回路装置であって、
前記半導体集積回路のワイヤーボンド用パッドとして、
前記半導体集積回路上の回路に接続される第１のパッド
の他に、前記半導体集積回路上の回路及び他のパッドの
どちらにも接続されることなく単独で存在する第２のパ
ッドが備わったことを特徴とする。この半導体集積回路
装置の第３の構成によれば、任意のリードから半導体集
積回路上の回路及び他のパッドのどちらにも接続される
ことなく単独で存在する第２のパッドにワイヤーボンド
することができる。リード間容量結合が問題となる場合
にはＮＣリードが設けられるが、さらにワイヤー間の容
量結合が問題となる場合には、以上のような半導体集積
回路上の回路及び他のパッドのどちらにも接続されるこ
となく単独で存在する第２のパッドを備えた半導体集積
回路を用いることにより、これを防止することができ
る。
【００１０】また、本発明に係る半導体集積回路装置の
第４の構成は、複数のワイヤーボンド用パッドを有する
少なくとも１つの第１の半導体集積回路と、前記第１の
半導体集積回路と近接して設けられ、同じく複数のワイ
ヤーボンド用パッドを有する第２の半導体集積回路とが
同一のコム上に配置された半導体集積回路装置であっ
て、前記第１の半導体集積回路のワイヤーボンド用パッ
ドとして、前記第１の半導体集積回路上の回路に接続さ
れる第１のパッドの他に、前記第１の半導体集積回路上
の回路に接続されることなく互いに接続される複数の第
２のパッドと、前記第１の半導体集積回路上の回路及び
他のパッドのどちらにも接続されることなく単独で存在
する第３のパッドとが備わったことを特徴とする。この
半導体集積回路装置の第４の構成によれば、任意のリー
ドから第１の半導体集積回路上の第２のパッドの１つに
ワイヤーボンドし、当該１つの第２のパッドと互いに接
続された他の第２のパッドからさらに第２の半導体集積
回路のパッドにリードを経由することなくワイヤーボン
ドすることができる。さらに、第１の半導体集積回路
に、任意のリードから第１の半導体集積回路上の第３の
パッドにワイヤーボンドすることができる。その結果、
同一の半導体集積回路装置内に複数の半導体集積回路を
配置する場合に発生する、パッド配置設計上の問題、ピ
ン配置設計上の問題や回路の高性能化に問題となるワイ
ヤー間、配線間容量等の多くの問題を一度に解決するこ
とができる。
【００１１】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。 〈第１の実施の形態〉図１は本実施の形態における半導
体集積回路を示す平面図である。
【００１２】図１に示すように、半導体集積回路１にお
けるワイヤーボンド用パッドは、半導体集積回路１上の
回路に接続される第１のパッド２と、半導体集積回路１
上の回路に接続されることなく互いに接続される複数の
第２のパッド３と、半導体集積回路１上の回路及び他の
パッドのどちらにも接続されることなく単独で存在する
第３のパッド４との３種類からなっている。
【００１３】この半導体集積回路１は、以下の第２〜第
５の実施の形態における半導体集積回路装置の１つ半導
体集積回路として用いられるものであり、この半導体集
積回路１を半導体集積回路装置の１つの半導体集積回路
として用いることにより、前記した従来の諸課題を解決
するものであることができる。
【００１４】従って、本実施の形態においては、ワイヤ
ーボンド用パッドとして、半導体集積回路１上の回路に
接続される第１のパッド２の他に、半導体集積回路１上
の回路に接続されることなく互いに接続される複数の第
２のパッド３と、半導体集積回路１上の回路及び他のパ
ッドのどちらにも接続されることなく単独で存在する第
３のパッド４との２種類を設けているが、必ずしもこの
構成に限定されるものではなく、少なくともどちらか一
方のパッド（第２のパッド３又は第３のパッド４）が設
けられていればよい。
【００１５】〈第２の実施の形態〉図２は本実施の形態
における半導体集積回路装置を示す平面図である。図２
において、１は上記第１の実施の形態で示した半導体集
積回路（第１の半導体集積回路）であり、第１の半導体
集積回路１上のワイヤーボンド用パッドとして、半導体
集積回路１上の回路に接続される第１のパッド２の他
に、半導体集積回路１上の回路に接続されることなく互
いに接続される複数の第２のパッド３と、半導体集積回
路１上の回路及び他のパッドのどちらにも接続されるこ
となく単独で存在する第３のパッド４との２種類が設け
られている。また、７はその一辺が第１の半導体集積回
路１の一辺と近接した状態で同一のコム６上に配置され
た第２の半導体集積回路である。
【００１６】第１及び第２の半導体集積回路１、７に
は、リードから通常のワイヤーボンディングによってワ
イヤーボンドされる。また、任意のリード５から第１の
半導体集積回路１上の第２のパッド３（第１の半導体集
積回路１上の回路に接続されることなく互いに接続され
る複数のパッド）の１つにワイヤーボンドされ、当該１
つの第２のパッド３と互いに接続された他の第２のパッ
ド３からさらに第２の半導体集積回路７のパッドにリー
ドを経由することなくワイヤーボンドされる。
【００１７】以上のように、半導体集積回路上の回路に
接続されることなく互いに接続される複数の第２のパッ
ド３を備えた第１の半導体集積回路１を用いることによ
り、第１及び第２の半導体集積回路１、７上にワイヤー
ボンドが不可能なパッド群が生じることがないと共に、
半導体集積回路上のパッドレイアウトを変更する必要も
ない。また、ピン配置が制限されてしまうことがないと
共に、必要リード数よりもリードの多いコムを使用する
必要がないので、コストの削減を図ることができる。
【００１８】具体的には、第２の半導体集積回路７が既
に設計が完了した既存の半導体集積回路である場合で
も、第１の半導体集積回路１と複数チップ化するに当た
って、第２の半導体集積回路７のパッド位置を変更する
ことなく、第１の半導体集積回路１を設計する場合に第
２の半導体集積回路７へのワイヤーボンドを考慮してパ
ッドを配置すればよい。その結果、図６の従来例に示す
ようにワイヤーボンドが不可能なパッド群が生じること
はないと共に、図７の従来例に示すようにパッド位置を
変更する必要もない。また、第１の半導体集積回路１を
別途単独で使用する場合であっても、ＮＣリードが生じ
ることはない。
【００１９】尚、本実施の形態においては、第１の半導
体集積回路１上のワイヤーボンド用パッドとして、半導
体集積回路１上の回路に接続される第１のパッド２の他
に、半導体集積回路１上の回路に接続されることなく互
いに接続される複数の第２のパッド３と、半導体集積回
路１上の回路及び他のパッドのどちらにも接続されるこ
となく単独で存在する第３のパッド４との２種類を設け
ているが、必ずしもこの構成に限定されるものではな
く、半導体集積回路１上の回路に接続される第１のパッ
ド２の他に、半導体集積回路１上の回路に接続されるこ
となく互いに接続される複数の第２のパッド３が設けら
れていればよい。
【００２０】また、本実施の形態においては、第１の半
導体集積回路１と第２の半導体集積回路７がそれぞれ１
個の場合を例に挙げて説明しているが、必ずしもこの構
成に限定されるものではなく、それぞれ任意の数の半導
体集積回路を用いて半導体集積回路装置を構成してもよ
い。
【００２１】〈第３の実施の形態〉図３は本実施の形態
における半導体集積回路装置を示す平面図である。図３
において、１は上記第１の実施の形態で示した半導体集
積回路であり、半導体集積回路１上のワイヤーボンド用
パッドとして、半導体集積回路１上の回路に接続される
第１のパッド２の他に、半導体集積回路１上の回路に接
続されることなく互いに接続される複数の第２のパッド
３と、半導体集積回路１上の回路及び他のパッドのどち
らにも接続されることなく単独で存在する第３のパッド
４との２種類が設けられている。
【００２２】半導体集積回路１には、任意のリード５ａ
から半導体集積回路１上の第２のパッド３（半導体集積
回路１上の回路に接続されることなく互いに接続される
複数のパッド）の１つにワイヤーボンドされ、当該１つ
の第２のパッド３と互いに接続された他の第２のパッド
３には他の任意のリード５ｂからワイヤーボンドされ
る。
【００２３】以上のような半導体集積回路上の回路に接
続されることなく互いに接続される複数の第２のパッド
３を備えた半導体集積回路１を用いれば、一部の回路を
他の回路からシールドする上で、リード間、ワイヤー間
及び配線間のすべてをシールドすることによって完全な
シールドを可能にすることができる。すなわち、図９の
従来例に示すようにリード間はシールドできてワイヤー
ボンドを行わなかった場合にはワイヤー間及び半導体集
積回路間の結合が残ってしまうが、半導体集積回路上の
回路に接続されることなく互いに接続される複数の第２
のパッド３を備えた半導体集積回路１を用いれば、この
結合を取り除くことができる。
【００２４】尚、本実施の形態においては、半導体集積
回路１上のワイヤーボンド用パッドとして、半導体集積
回路１上の回路に接続される第１のパッド２の他に、半
導体集積回路１上の回路に接続されることなく互いに接
続される複数の第２のパッド３と、半導体集積回路１上
の回路及び他のパッドのどちらにも接続されることなく
単独で存在する第３のパッド４との２種類を設けている
が、必ずしもこの構成に限定されるものではなく、半導
体集積回路１上の回路に接続される第１のパッド２の他
に、半導体集積回路１上の回路に接続されることなく互
いに接続される複数の第２のパッド３が設けられていれ
ばよい。
【００２５】〈第４の実施の形態〉図４は本実施の形態
における半導体集積回路装置を示す平面図である。図４
において、１は上記第１の実施の形態で示した半導体集
積回路であり、半導体集積回路１上のワイヤーボンド用
パッドとして、半導体集積回路１上の回路に接続される
第１のパッド２の他に、半導体集積回路１上の回路に接
続されることなく互いに接続される複数の第２のパッド
３と、半導体集積回路１上の回路及び他のパッドのどち
らにも接続されることなく単独で存在する第３のパッド
４との２種類が設けられている。
【００２６】半導体集積回路１には、任意のリード５か
ら半導体集積回路１上の第３のパッド４（半導体集積回
路１上の回路及び他のパッドのどちらにも接続されるこ
となく単独で存在するパッド）にワイヤーボンドされ
る。
【００２７】図９の従来例に示すように、リード間容量
結合が問題となる場合にはＮＣリードが設けられるが、
さらにワイヤー間の容量結合が問題になる場合には、以
上のような半導体集積回路上の回路及び他のパッドのど
ちらにも接続されることなく単独で存在する第３のパッ
ド４を備えた半導体集積回路１を用いることにより、こ
れを防止することができる。
【００２８】尚、本実施の形態においては、半導体集積
回路１上のワイヤーボンド用パッドとして、半導体集積
回路１上の回路に接続される第１のパッド２の他に、半
導体集積回路１上の回路に接続されることなく互いに接
続される複数の第２のパッド３と、半導体集積回路１上
の回路及び他のパッドのどちらにも接続されることなく
単独で存在する第３のパッド４との２種類を設けている
が、必ずしもこの構成に限定されるものではなく、半導
体集積回路１上の回路に接続される第１のパッド２の他
に、半導体集積回路１上の回路及び他のパッドのどちら
にも接続されることなく単独で存在する第３のパッド４
が設けられていればよい。
【００２９】〈第５の実施の形態〉図５は本実施の形態
における半導体集積回路装置を示す平面図である。図５
において、１は上記第１の実施の形態で示した半導体集
積回路（第１の半導体集積回路）であり、第１の半導体
集積回路１上のワイヤーボンド用パッドとして、半導体
集積回路１上の回路に接続される第１のパッド２の他
に、半導体集積回路１上の回路に接続されることなく互
いに接続される複数の第２のパッド３と、半導体集積回
路１上の回路及び他のパッドのどちらにも接続されるこ
となく単独で存在する第３のパッド４との２種類が設け
られている。また、７はその一辺が第１の半導体集積回
路１の一辺と近接した状態で同一のコム６上に配置され
た第２の半導体集積回路である。
【００３０】第１及び第２の半導体集積回路１、７に
は、リードから通常のワイヤーボンディングによってワ
イヤーボンドされる。また、任意のリード１８から第１
の半導体集積回路１上の第２のパッド３（第１の半導体
集積回路１上の回路に接続されることなく互いに接続さ
れる複数のパッド）の１つにワイヤーボンドされ、当該
１つの第２のパッド３と互いに接続された他の第２のパ
ッド３からさらに第２の半導体集積回路７のパッドにリ
ードを経由することなくワイヤーボンドされる。さら
に、第１の半導体集積回路１には、任意のリード１９か
ら第１の半導体集積回路１上の第３のパッド４（半導体
集積回路１上の回路及び他のパッドのどちらにも接続さ
れることなく単独で存在するパッド）にワイヤーボンド
される。
【００３１】本実施の形態によれば、同一の半導体集積
回路装置内に複数の半導体集積回路を配置する場合に発
生する、パッド配置設計上の問題、ピン配置設計上の問
題や回路の高性能化に問題となるワイヤー間、配線間容
量等の多くの問題を一度に解決することができる。
【００３２】尚、本実施の形態においては、第１の半導
体集積回路１と第２の半導体集積回路７がそれぞれ１個
の場合を例に挙げて説明しているが、必ずしもこの構成
に限定されるものではなく、それぞれ任意の数の半導体
集積回路を用いて半導体集積回路装置を構成してもよ
い。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
同一の半導体集積回路装置内に複数の半導体集積回路を
配置する場合において発生する諸問題、集積回路上のパ
ッド配置の問題、それに伴うピン配置の問題や各種の容
量結合の問題を解決することができる。その結果、半導
体集積回路装置の大幅な性能の向上が可能となり、半導
体集積回路そのものの再利用時や他に派生使用する場合
の活用性を極めて増大させることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体集積
回路を示す平面図である。
【図２】本発明の第２の実施の形態における半導体集積
回路装置を示す平面図である。
【図３】本発明の第３の実施の形態における半導体集積
回路装置を示す平面図である。
【図４】本発明の第４の実施の形態における半導体集積
回路装置を示す平面図である。
【図５】本発明の第５の実施の形態における半導体集積
回路装置を示す平面図である。
【図６】従来技術における複数の半導体集積回路が配置
された半導体集積回路装置の一例を示す平面図である。
【図７】従来技術における複数の半導体集積回路が配置
された半導体集積回路装置の他の例を示す平面図であ
る。
【図８】従来技術における１個の複数の半導体集積回路
が配置された半導体集積回路装置の一例を示す平面図で
ある。
【図９】従来技術における１個の複数の半導体集積回路
が配置された半導体集積回路装置の他の例を示す平面図
である。
【符号の説明】
１、７ 半導体集積回路 ２ 第１のパッド ３ 第２のパッド ４ 第３のパッド ６ コム ５、５ａ、５ｂ、１８、１９ リード

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数のワイヤーボンド用パッドを有する
    半導体集積回路であって、半導体集積回路上の回路に接
    続される第１のパッドの他に、前記半導体集積回路上の
    回路に接続されることなく互いに接続される複数の第２
    のパッドと、前記半導体集積回路上の回路及び他のパッ
    ドのどちらにも接続されることなく単独で存在する第３
    のパッドの少なくとも一方を備えたことを特徴とする半
    導体集積回路。
  2. 【請求項２】 複数のワイヤーボンド用パッドを有する
    少なくとも１つの第１の半導体集積回路と、前記第１の
    半導体集積回路と近接して設けられ、同じく複数のワイ
    ヤーボンド用パッドを有する少なくとも１つの第２の半
    導体集積回路とが同一のコム上に配置された半導体集積
    回路装置であって、前記第１の半導体集積回路のワイヤ
    ーボンド用パッドとして、前記第１の半導体集積回路上
    の回路に接続される第１のパッドの他に、前記第１の半
    導体集積回路上の回路に接続されることなく互いに接続
    される複数の第２のパッドが備わったことを特徴とする
    半導体集積回路装置。
  3. 【請求項３】 複数のワイヤーボンド用パッドを有する
    半導体集積回路を備えた半導体集積回路装置であって、
    前記半導体集積回路のワイヤーボンド用パッドとして、
    前記半導体集積回路上の回路に接続される第１のパッド
    の他に、前記半導体集積回路上の回路に接続されること
    なく互いに接続される複数の第２のパッドが備わったこ
    とを特徴とする半導体集積回路装置。
  4. 【請求項４】 複数のワイヤーボンド用パッドを有する
    半導体集積回路を備えた半導体集積回路装置であって、
    前記半導体集積回路のワイヤーボンド用パッドとして、
    前記半導体集積回路上の回路に接続される第１のパッド
    の他に、前記半導体集積回路上の回路及び他のパッドの
    どちらにも接続されることなく単独で存在する第２のパ
    ッドが備わったことを特徴とする半導体集積回路装置。
  5. 【請求項５】 複数のワイヤーボンド用パッドを有する
    少なくとも１つの第１の半導体集積回路と、前記第１の
    半導体集積回路と近接して設けられ、同じく複数のワイ
    ヤーボンド用パッドを有する第２の半導体集積回路とが
    同一のコム上に配置された半導体集積回路装置であっ
    て、前記第１の半導体集積回路のワイヤーボンド用パッ
    ドとして、前記第１の半導体集積回路上の回路に接続さ
    れる第１のパッドの他に、前記第１の半導体集積回路上
    の回路に接続されることなく互いに接続される複数の第
    ２のパッドと、前記第１の半導体集積回路上の回路及び
    他のパッドのどちらにも接続されることなく単独で存在
    する第３のパッドとが備わったことを特徴とする半導体
    集積回路装置。
JP14564898A 1998-05-27 1998-05-27 半導体集積回路及び半導体集積回路装置 Expired - Fee Related JP3646970B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14564898A JP3646970B2 (ja) 1998-05-27 1998-05-27 半導体集積回路及び半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14564898A JP3646970B2 (ja) 1998-05-27 1998-05-27 半導体集積回路及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH11340272A true JPH11340272A (ja) 1999-12-10
JP3646970B2 JP3646970B2 (ja) 2005-05-11

Family

ID=15389882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14564898A Expired - Fee Related JP3646970B2 (ja) 1998-05-27 1998-05-27 半導体集積回路及び半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP3646970B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072520A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
EP3343607A1 (en) * 2016-12-28 2018-07-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
EP3703123A1 (en) * 2019-02-27 2020-09-02 Infineon Technologies Austria AG Semiconductor component and semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072520A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
EP3343607A1 (en) * 2016-12-28 2018-07-04 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN108364939A (zh) * 2016-12-28 2018-08-03 瑞萨电子株式会社 半导体装置及其制造方法
US10643930B2 (en) 2016-12-28 2020-05-05 Renesas Electronics Corporation Semiconductor device with semiconductor chips of different sizes and manufacturing method threreof
CN108364939B (zh) * 2016-12-28 2023-01-06 瑞萨电子株式会社 半导体装置及其制造方法
EP3703123A1 (en) * 2019-02-27 2020-09-02 Infineon Technologies Austria AG Semiconductor component and semiconductor package
US11158569B2 (en) 2019-02-27 2021-10-26 Infineon Technologies Austria Ag Semiconductor component and semiconductor package

Also Published As

Publication number Publication date
JP3646970B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
JPH0650761B2 (ja) 半導体装置
US6130484A (en) Semiconductor device
US7414300B2 (en) Molded semiconductor package
GB2422485A (en) IC die with rows of staggered I/O pads with each row having a different pad shape
JPH05308136A (ja) マスタスライス集積回路
JP2859223B2 (ja) 半導体装置
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
US6013924A (en) Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit
KR100359591B1 (ko) 반도체 장치
JP2681427B2 (ja) 半導体装置
JP2674553B2 (ja) 半導体装置
EP0817264A2 (en) Semiconductor device
JPH02267947A (ja) 半導体装置
JPH05343525A (ja) 半導体集積回路
JP3971025B2 (ja) 半導体装置及び半導体装置のレイアウト方法
KR20040076361A (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JPH05190674A (ja) 半導体集積回路装置
US6459157B1 (en) Semiconductor device and double-sided multi-chip package
KR940003377B1 (ko) 반도체 집적회로장치
JPH023259A (ja) マスタスライス型半導体装置の製造方法
KR0172418B1 (ko) 신호 보호를 위한 브랜치형 리드 프레임을 구비한 반도체 메모리 장치
JPH02306650A (ja) 半導体装置
JP3062158B2 (ja) 半導体集積回路用リードフレーム
JP4229086B2 (ja) 半導体装置
JPH0513582A (ja) 半導体装置の電源配線

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees