JPH11317666A - デジタル自動利得制御回路 - Google Patents
デジタル自動利得制御回路Info
- Publication number
- JPH11317666A JPH11317666A JP11019409A JP1940999A JPH11317666A JP H11317666 A JPH11317666 A JP H11317666A JP 11019409 A JP11019409 A JP 11019409A JP 1940999 A JP1940999 A JP 1940999A JP H11317666 A JPH11317666 A JP H11317666A
- Authority
- JP
- Japan
- Prior art keywords
- minimum
- maximum
- converter
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 自動利得制御機能がデジタル域で完全に実行
される自動利得制御回路を提供する。 【解決手段】 イメージセンサからのアナログ電気信号
を対応するデジタルコードに変換するＡＤＣ１０４を有
する、イメージセンサのためのデジタル自動利得制御回
路は、イメージの各フレームについて、ＡＤＣのデジタ
ルコードから、最小および最大の電気信号値を決定する
最小／最大ディテクタ１０６を備えている。このディテ
クタに接続されたフィルタ１０８は、フィルタリングに
よって最小および最大の電気信号値の瞬時変化を抑制し
て、フィルタリングされた最小値および最大値を与え
る。ＤＡＣ１１０が、フィルタリングされた最小値およ
び最大値のそれぞれに相当する最小および最大のアナロ
グ基準電圧を発生し、ＡＤＣに供給されて、ＡＤＣによ
り与えられるデジタルコードの関連する振幅を制御す
る。
される自動利得制御回路を提供する。 【解決手段】 イメージセンサからのアナログ電気信号
を対応するデジタルコードに変換するＡＤＣ１０４を有
する、イメージセンサのためのデジタル自動利得制御回
路は、イメージの各フレームについて、ＡＤＣのデジタ
ルコードから、最小および最大の電気信号値を決定する
最小／最大ディテクタ１０６を備えている。このディテ
クタに接続されたフィルタ１０８は、フィルタリングに
よって最小および最大の電気信号値の瞬時変化を抑制し
て、フィルタリングされた最小値および最大値を与え
る。ＤＡＣ１１０が、フィルタリングされた最小値およ
び最大値のそれぞれに相当する最小および最大のアナロ
グ基準電圧を発生し、ＡＤＣに供給されて、ＡＤＣによ
り与えられるデジタルコードの関連する振幅を制御す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、自動利得制御回路
に関する。特に本発明は、画像装置のためのデジタル自
動利得制御回路および方法に関する。
に関する。特に本発明は、画像装置のためのデジタル自
動利得制御回路および方法に関する。
【０００２】
【従来の技術】マルチメディア通信の出現によって、通
信装置およびコンピュータを補足するための低価格の固
体撮像装置の必要性が生じてきた。画像入力装置は、テ
レビ会議およびマルチメディア・アプリケーションの必
要不可欠な部品である。相補形金属酸化物半導体（ＣＭ
ＯＳ）イメージセンサの重要な利点は、信号処理回路を
撮像装置と同じチップ上に容易に集積でき、したがって
スマートなシングルチップ・カメラ装置の設計を可能に
することである。ＣＭＯＳ撮像装置は、本来、従来の電
荷結合装置（ＣＣＤ）よりも低コストである。というの
は、ＣＭＯＳ撮像装置は、従来の一般的なＣＭＯＳ製造
ラインで、プロセスを変更することなしに製造できるか
らである。
信装置およびコンピュータを補足するための低価格の固
体撮像装置の必要性が生じてきた。画像入力装置は、テ
レビ会議およびマルチメディア・アプリケーションの必
要不可欠な部品である。相補形金属酸化物半導体（ＣＭ
ＯＳ）イメージセンサの重要な利点は、信号処理回路を
撮像装置と同じチップ上に容易に集積でき、したがって
スマートなシングルチップ・カメラ装置の設計を可能に
することである。ＣＭＯＳ撮像装置は、本来、従来の電
荷結合装置（ＣＣＤ）よりも低コストである。というの
は、ＣＭＯＳ撮像装置は、従来の一般的なＣＭＯＳ製造
ラインで、プロセスを変更することなしに製造できるか
らである。
【０００３】
【発明が解決しようとする課題】今日の電子カメラは、
次のような自動利得制御（ＡＧＣ）回路を用いている。
すなわち、光誘起された電気信号の増幅利得（すなわ
ち、ダイナミックレンジ）をダイナミックに調整して、
比較的“暗い”画像をユーザに“明るい”画像として見
せるようにする自動利得制御回路である。自動利得制御
回路は、光誘起された電気信号がアナログであるので、
アナログ回路で実現されている。ＣＭＯＳイメージセン
サでは、アナログ／デジタル変換機能を、イメージセン
サと同じチップ上で実現することができる。したがっ
て、光誘起された電気信号は、信号処理チェーンにおい
て早い段階で対応するデジタルに変換することができ
る。この方法は、１９９７年１月１２日に出願された米
国特許出願第０８／８７６，６９４号明細書“Ｉｍａｇ
ｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇｉ
ｔａｌ Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍ
ｐｌｉｎｇ”に開示されている。この米国特許出願明細
書の内容は、本願明細書に含まれるものとする。したが
って、完全なデジタル手段を用いて自動利得制御回路を
実現することが望まれている。撮像装置からアナログ回
路を排除することは、回路設計を容易にし、および従来
のデジタルＣＭＯＳ製造技術をさらにコンパチブルにす
ることがわかる。
次のような自動利得制御（ＡＧＣ）回路を用いている。
すなわち、光誘起された電気信号の増幅利得（すなわ
ち、ダイナミックレンジ）をダイナミックに調整して、
比較的“暗い”画像をユーザに“明るい”画像として見
せるようにする自動利得制御回路である。自動利得制御
回路は、光誘起された電気信号がアナログであるので、
アナログ回路で実現されている。ＣＭＯＳイメージセン
サでは、アナログ／デジタル変換機能を、イメージセン
サと同じチップ上で実現することができる。したがっ
て、光誘起された電気信号は、信号処理チェーンにおい
て早い段階で対応するデジタルに変換することができ
る。この方法は、１９９７年１月１２日に出願された米
国特許出願第０８／８７６，６９４号明細書“Ｉｍａｇ
ｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇｉ
ｔａｌ Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍ
ｐｌｉｎｇ”に開示されている。この米国特許出願明細
書の内容は、本願明細書に含まれるものとする。したが
って、完全なデジタル手段を用いて自動利得制御回路を
実現することが望まれている。撮像装置からアナログ回
路を排除することは、回路設計を容易にし、および従来
のデジタルＣＭＯＳ製造技術をさらにコンパチブルにす
ることがわかる。
【０００４】
【課題を解決するための手段】本発明は、自動利得制御
機能がデジタル域で完全に実行される自動利得制御装置
および方法に関する。一実施例では、イメージセンサか
らのアナログ電気信号を対応するデジタルコードに変換
するアナログ／デジタルコンバータ（ＡＤＣ）を有す
る、イメージセンサのためのデジタル自動利得制御回路
は、イメージの各フレームについて、ＡＤＣのデジタル
コードから、最小および最大の電気信号値を決定する最
小／最大ディテクタを備えている。デジタルフィルタ、
例えばローパスフィルタが、最小／最大ディテクタに接
続され、最小および最大の電気信号値の瞬時変化を抑制
して、フィルタリングされた最小値および最大値を与え
る。ローパスフィルタに接続されたデジタル／アナログ
・コンバータ（ＤＡＣ）が、フィルタリングされた最小
値および最大値のそれぞれに相当する最小および最大の
アナログ基準電圧を発生する。アナログ基準電圧は、Ａ
ＤＣに供給されて、ＡＤＣにより与えられるデジタルコ
ードの関連する振幅を制御する。
機能がデジタル域で完全に実行される自動利得制御装置
および方法に関する。一実施例では、イメージセンサか
らのアナログ電気信号を対応するデジタルコードに変換
するアナログ／デジタルコンバータ（ＡＤＣ）を有す
る、イメージセンサのためのデジタル自動利得制御回路
は、イメージの各フレームについて、ＡＤＣのデジタル
コードから、最小および最大の電気信号値を決定する最
小／最大ディテクタを備えている。デジタルフィルタ、
例えばローパスフィルタが、最小／最大ディテクタに接
続され、最小および最大の電気信号値の瞬時変化を抑制
して、フィルタリングされた最小値および最大値を与え
る。ローパスフィルタに接続されたデジタル／アナログ
・コンバータ（ＤＡＣ）が、フィルタリングされた最小
値および最大値のそれぞれに相当する最小および最大の
アナログ基準電圧を発生する。アナログ基準電圧は、Ａ
ＤＣに供給されて、ＡＤＣにより与えられるデジタルコ
ードの関連する振幅を制御する。
【０００５】イメージセンサは、イメージセンサアレイ
に近接して設けられたＡＤＣ回路を有するＣＭＯＳセン
サとすることができる。また、ＤＡＣとＡＤＣとの間に
アナログ・ローパスフィルタを用いて、基準電圧の瞬時
変化をさらに抑制することができる。さらに最小／最大
ディテクタは、コード化されたアルゴリズムを有するこ
とができる。アルゴリズムで実施される機能は、平均化
（ローパス・フィルタリング）、および／または、非常
に大きいまたは小さい最大および最小の各電気信号値の
検出および補正を含むことができる。特に、非常に大き
いかまたは小さい電気信号値が検出されると、最小／最
大デォティタは、ＤＡＣに特殊なコードを与えて、ＡＤ
Ｃに与えられる基準電圧をインクリメントまたはデクリ
メントし、ＡＤＣに与えられる基準電圧の瞬時変化に影
響を及ぼすようにする。
に近接して設けられたＡＤＣ回路を有するＣＭＯＳセン
サとすることができる。また、ＤＡＣとＡＤＣとの間に
アナログ・ローパスフィルタを用いて、基準電圧の瞬時
変化をさらに抑制することができる。さらに最小／最大
ディテクタは、コード化されたアルゴリズムを有するこ
とができる。アルゴリズムで実施される機能は、平均化
（ローパス・フィルタリング）、および／または、非常
に大きいまたは小さい最大および最小の各電気信号値の
検出および補正を含むことができる。特に、非常に大き
いかまたは小さい電気信号値が検出されると、最小／最
大デォティタは、ＤＡＣに特殊なコードを与えて、ＡＤ
Ｃに与えられる基準電圧をインクリメントまたはデクリ
メントし、ＡＤＣに与えられる基準電圧の瞬時変化に影
響を及ぼすようにする。
【０００６】
【発明の実施の形態】図１は、本発明によるデータ自動
利得制御回路を有するイメージセンサの実施例１００を
示す。ピクセルのアレイ（Ｍ行×Ｎ列）を有するイメー
ジセンサ１０２は、アナログ電気信号出力を与える。各
出力は、ある時刻にピクセルの１つに入射した光の量を
示している。これらの電気信号は、アナログ／デジタル
・コンバータ（ＡＤＣ）１０４に供給される。コンバー
タは、電気信号を、上側基準電圧（ＶＨref ）および下
側基準電圧（ＶＬref ）に基づいて、対応するデジタル
値に変換する。本発明の実施例では、１個のイメージセ
ンサ・チップに対して１個のＡＤＣを示しているが、当
業者には、同じ機能を、例えば、１列に対し１個のＡＤ
Ｃを、１ピクセルに対して１個のＡＤＣを、１列に対し
て数個のＡＤＣを、または１ピクセルに対して数個のＡ
ＤＣのように、いかなるＡＤＣ方式を用いても実現でき
ることがわかるであろう。したがって、本発明は特定の
ＡＤＣ方式に限定されるものではない。
利得制御回路を有するイメージセンサの実施例１００を
示す。ピクセルのアレイ（Ｍ行×Ｎ列）を有するイメー
ジセンサ１０２は、アナログ電気信号出力を与える。各
出力は、ある時刻にピクセルの１つに入射した光の量を
示している。これらの電気信号は、アナログ／デジタル
・コンバータ（ＡＤＣ）１０４に供給される。コンバー
タは、電気信号を、上側基準電圧（ＶＨref ）および下
側基準電圧（ＶＬref ）に基づいて、対応するデジタル
値に変換する。本発明の実施例では、１個のイメージセ
ンサ・チップに対して１個のＡＤＣを示しているが、当
業者には、同じ機能を、例えば、１列に対し１個のＡＤ
Ｃを、１ピクセルに対して１個のＡＤＣを、１列に対し
て数個のＡＤＣを、または１ピクセルに対して数個のＡ
ＤＣのように、いかなるＡＤＣ方式を用いても実現でき
ることがわかるであろう。したがって、本発明は特定の
ＡＤＣ方式に限定されるものではない。
【０００７】ＡＤＣ１０４からのデジタル値は、さらな
る処理のために、あるいはデジタル出力ライン１０５を
経てディスプレイに表示するために、出力される。ＡＤ
Ｃ１０４からのデジタル値は、さらに画像の各フレーム
に対し最小値および最大値を決定するＭＩＮ／ＭＡＸデ
ィテクタ１０６にも供給される。ＭＩＮ／ＭＡＸディテ
クタ１０６は、例えば、電気的に消去できるプログラマ
ブル・リードオンリメモリ（ＥＥＰＲＯＭ）を用いてプ
ログラムでき、あるいはパワーアップ時にダイナミック
に負荷されるリードオンリメモリ（ＲＯＭ）を有する論
理回路とすることができる。ＶＨref およびＶＬref の
初期値は、イメージセンサ信号チェーンの回路構成によ
って決定される。一例として、３．３ＶのＤＣ電源を用
いると、イメージセンサの初期出力値、したがってＶＬ
refおよびＶＨrefの境界は、ＤＣで約０．５〜１．０Ｖ
である。いずれにしても、基準電圧は、電源の電圧範囲
によって制限される。
る処理のために、あるいはデジタル出力ライン１０５を
経てディスプレイに表示するために、出力される。ＡＤ
Ｃ１０４からのデジタル値は、さらに画像の各フレーム
に対し最小値および最大値を決定するＭＩＮ／ＭＡＸデ
ィテクタ１０６にも供給される。ＭＩＮ／ＭＡＸディテ
クタ１０６は、例えば、電気的に消去できるプログラマ
ブル・リードオンリメモリ（ＥＥＰＲＯＭ）を用いてプ
ログラムでき、あるいはパワーアップ時にダイナミック
に負荷されるリードオンリメモリ（ＲＯＭ）を有する論
理回路とすることができる。ＶＨref およびＶＬref の
初期値は、イメージセンサ信号チェーンの回路構成によ
って決定される。一例として、３．３ＶのＤＣ電源を用
いると、イメージセンサの初期出力値、したがってＶＬ
refおよびＶＨrefの境界は、ＤＣで約０．５〜１．０Ｖ
である。いずれにしても、基準電圧は、電源の電圧範囲
によって制限される。
【０００８】ＭＩＮ／ＭＡＸディテクタ１０６からの最
小値および最大値は、デジタル・ローパスフィルタ１０
８に送られ、最小値／最大値の瞬時変化を抑制する。実
際には、デジタル・ローパスフィルタ１０８を、前のｍ
個のフレームに対する最小値／最大値を平均化する簡単
な平均化回路を用いて実現できる。あるいはまた、より
高性能なデジタル・ローパスフィルタ技術を用いること
もできる。いずれにしても、平均化された最大デジタル
値は、デジタル／アナログ・コンバータ（ＤＡＣ）１１
０によって、対応するアナログ信号Ｖmax に変換され、
このアナログＶ max 値は、上側基準値ＶＨref としてＡ
ＤＣ１０４にフィードバックされる。また、平均化され
た最小デジタル値は、対応するアナログ信号Ｖmin に変
換され、このアナログ値は、下側基準値ＶＬref として
ＡＤＣ１０４にフィードバックされる。
小値および最大値は、デジタル・ローパスフィルタ１０
８に送られ、最小値／最大値の瞬時変化を抑制する。実
際には、デジタル・ローパスフィルタ１０８を、前のｍ
個のフレームに対する最小値／最大値を平均化する簡単
な平均化回路を用いて実現できる。あるいはまた、より
高性能なデジタル・ローパスフィルタ技術を用いること
もできる。いずれにしても、平均化された最大デジタル
値は、デジタル／アナログ・コンバータ（ＤＡＣ）１１
０によって、対応するアナログ信号Ｖmax に変換され、
このアナログＶ max 値は、上側基準値ＶＨref としてＡ
ＤＣ１０４にフィードバックされる。また、平均化され
た最小デジタル値は、対応するアナログ信号Ｖmin に変
換され、このアナログ値は、下側基準値ＶＬref として
ＡＤＣ１０４にフィードバックされる。
【０００９】ＤＡＣ１１０の出力は、また、任意の追加
のローパスフィルタ１１２に送ることができる。ＤＡＣ
１１０および任意のローパスフィルタ１１２は共に、Ｍ
ＩＮ／ＭＡＸ基準発生器１１４を構成する。アナログ値
Ｖmax およびＶmin は、変換のためにＡＤＣ１０４に供
給される実際の最大および最小アナログ基準電圧（それ
ぞれＶＨref およびＶＬref に相当している）を定め
る。ＶＨＨは、ＡＤＣ１０４により受け入れられる上側
基準電圧ＶＨref の最大可能値である。同様に、ＶＬＬ
は、ＡＤＣ１０４により受け入れられる下側基準電圧Ｖ
Ｌref の最小可能値である。
のローパスフィルタ１１２に送ることができる。ＤＡＣ
１１０および任意のローパスフィルタ１１２は共に、Ｍ
ＩＮ／ＭＡＸ基準発生器１１４を構成する。アナログ値
Ｖmax およびＶmin は、変換のためにＡＤＣ１０４に供
給される実際の最大および最小アナログ基準電圧（それ
ぞれＶＨref およびＶＬref に相当している）を定め
る。ＶＨＨは、ＡＤＣ１０４により受け入れられる上側
基準電圧ＶＨref の最大可能値である。同様に、ＶＬＬ
は、ＡＤＣ１０４により受け入れられる下側基準電圧Ｖ
Ｌref の最小可能値である。
【００１０】図２は、数個のフレームにわたる基準電圧
（Ｖmax およびＶmin ）のリフレッシュを示す図であ
る。イメージセンサが、ビデオ信号（一定のフレーム速
度での連続イメージフレーム）を取り込んでいるとき、
現在のフレームのためのリフレッシュされた基準電圧範
囲（Ｖmax 〜Ｖmin ）が、次のフレーム変換のためにＡ
ＤＣ１０４に与えられる。したがって、本発明のデジタ
ル自動利得制御（ＡＧＣ）回路は、フレームの輝度を徐
々に（フレームからフレームへ）調整することにより、
およびフレームのダイナミックレンジをダイナミックに
調整することによって、自動的なコントラスト制御を行
う。図２の例では、Ｖmin およびＶmax ウィンドウは、
フレーム０からｍの間で小さくなるが、フレームｍから
ｍ＋２の間では大きくなる。
（Ｖmax およびＶmin ）のリフレッシュを示す図であ
る。イメージセンサが、ビデオ信号（一定のフレーム速
度での連続イメージフレーム）を取り込んでいるとき、
現在のフレームのためのリフレッシュされた基準電圧範
囲（Ｖmax 〜Ｖmin ）が、次のフレーム変換のためにＡ
ＤＣ１０４に与えられる。したがって、本発明のデジタ
ル自動利得制御（ＡＧＣ）回路は、フレームの輝度を徐
々に（フレームからフレームへ）調整することにより、
およびフレームのダイナミックレンジをダイナミックに
調整することによって、自動的なコントラスト制御を行
う。図２の例では、Ｖmin およびＶmax ウィンドウは、
フレーム０からｍの間で小さくなるが、フレームｍから
ｍ＋２の間では大きくなる。
【００１１】ＡＤＣ１０４のフルダイナミックレンジを
用いるためには、ＡＤＣから出力されるデジタルコード
の割合は、オール・デジタル１（例えば、８ビットデジ
タルワードに対しては、１１１１１１１１）、およびオ
ール・デジタル０（例えば、００００００００）でなけ
ればならない。出力コードがオール１またはオール０に
等しくないならば、ＡＤＣ１０４のフルダイナミックレ
ンジは、用いられていない。逆に、非常に多くのオール
１およびオール０がＡＤＣ１０４から出力されているな
らば、ＡＤＣは飽和している。しかし、ここで考察して
いる回路に対しては、高バンドおよび低バンドにおける
バッファレンジが用いられる。したがって、以下に定義
される“オーバフロー（ＯＶＥＲＦＬＯＷ）”およびア
ンダフロー（ＵＮＤＥＲＦＬＯＷ）状態を検出するため
には、デジタルｈｉｇｈ値およびデジタルｌｏｗ値の組
が、定められる。例えば、デジタルｈｉｇｈ値の組（す
なわち、バッファレンジ）は、１１１１１１００〜１１
１１１１１１とすることができ、デジタルｌｏｗ値の組
は、００００００００〜００００００１１とすることが
できる。
用いるためには、ＡＤＣから出力されるデジタルコード
の割合は、オール・デジタル１（例えば、８ビットデジ
タルワードに対しては、１１１１１１１１）、およびオ
ール・デジタル０（例えば、００００００００）でなけ
ればならない。出力コードがオール１またはオール０に
等しくないならば、ＡＤＣ１０４のフルダイナミックレ
ンジは、用いられていない。逆に、非常に多くのオール
１およびオール０がＡＤＣ１０４から出力されているな
らば、ＡＤＣは飽和している。しかし、ここで考察して
いる回路に対しては、高バンドおよび低バンドにおける
バッファレンジが用いられる。したがって、以下に定義
される“オーバフロー（ＯＶＥＲＦＬＯＷ）”およびア
ンダフロー（ＵＮＤＥＲＦＬＯＷ）状態を検出するため
には、デジタルｈｉｇｈ値およびデジタルｌｏｗ値の組
が、定められる。例えば、デジタルｈｉｇｈ値の組（す
なわち、バッファレンジ）は、１１１１１１００〜１１
１１１１１１とすることができ、デジタルｌｏｗ値の組
は、００００００００〜００００００１１とすることが
できる。
【００１２】Ｖmin およびＶmax ウィンドウが大きくな
る場合には、ＡＤＣ１０４はオーバフローまたはアンダ
フロー状態を検出する。オーバフロー状態は、イメージ
センサ１０２から変換のためにＡＤＣ１０４へ出力され
たアナログ信号が、ＡＤＣ１０４の基準電圧Ｖmax によ
り大きく、ＡＤＣ１０４からｈｉｇｈレンジ（例えば、
１１１１１１００〜１１１１１１１１）の出力を発生す
る場合に相当している。対照的にアンダロー状態は、イ
メージセンサ１０２から変換のためにＡＤＣ１０４へ出
力されたアナログ信号が、ＡＤＣ１０４の基準電圧Ｖ
min より小さく、ＡＤＣ１０４からｌｏｗレンジ（例え
ば、００００００００〜００００００１１）の出力を発
生する場合に相当する。これらの状態のいずれかが発生
すると、ＭＩＮ／ＭＡＸディテクタ１０６が、特定のコ
ードをＤＡＣ１１０に与えて、Ｖma x およびＶmin をイ
ンクリメントまたはデクリメントし、オーバフローまた
はアンダフロー状態がもはや存在しなくなるまで、Ｖ
max およびＶmin をそれぞれＶＨＨおよびＶＬＬに徐々
に変化させる。理想的には、基準電圧範囲がＶＨＨ〜Ｖ
ＬＬ（ＶＨref 〜ＶＬref ）であれば、ＡＤＣのフルダ
イナミックレンジが、使用可能な信号範囲に用いられ
る。基準電圧がそれらの最大（ＶＨＨ）値または最小
（ＶＬＬ）値に変化する量は、ＭＩＮ／ＭＡＸディテク
タにおいて実現されるアルゴリズムによって設定するこ
とができる。
る場合には、ＡＤＣ１０４はオーバフローまたはアンダ
フロー状態を検出する。オーバフロー状態は、イメージ
センサ１０２から変換のためにＡＤＣ１０４へ出力され
たアナログ信号が、ＡＤＣ１０４の基準電圧Ｖmax によ
り大きく、ＡＤＣ１０４からｈｉｇｈレンジ（例えば、
１１１１１１００〜１１１１１１１１）の出力を発生す
る場合に相当している。対照的にアンダロー状態は、イ
メージセンサ１０２から変換のためにＡＤＣ１０４へ出
力されたアナログ信号が、ＡＤＣ１０４の基準電圧Ｖ
min より小さく、ＡＤＣ１０４からｌｏｗレンジ（例え
ば、００００００００〜００００００１１）の出力を発
生する場合に相当する。これらの状態のいずれかが発生
すると、ＭＩＮ／ＭＡＸディテクタ１０６が、特定のコ
ードをＤＡＣ１１０に与えて、Ｖma x およびＶmin をイ
ンクリメントまたはデクリメントし、オーバフローまた
はアンダフロー状態がもはや存在しなくなるまで、Ｖ
max およびＶmin をそれぞれＶＨＨおよびＶＬＬに徐々
に変化させる。理想的には、基準電圧範囲がＶＨＨ〜Ｖ
ＬＬ（ＶＨref 〜ＶＬref ）であれば、ＡＤＣのフルダ
イナミックレンジが、使用可能な信号範囲に用いられ
る。基準電圧がそれらの最大（ＶＨＨ）値または最小
（ＶＬＬ）値に変化する量は、ＭＩＮ／ＭＡＸディテク
タにおいて実現されるアルゴリズムによって設定するこ
とができる。
【００１３】Ｖmin およびＶmax ウィンドウが小さくな
る場合には、ＭＩＮ／ＭＡＸディテクタ１０６は、アン
ダフローまたはオーバフロー状態が存在するようになる
まで、Ｖmax およびＶmin をインクリメントまたはデク
リメントする。したがって、Ｖmax およびＶmin がそれ
ぞれ調整されて（インクリメントまたはデクリメントさ
れて）オーバフローまたはアンダフロー状態がもはや存
在しなくなるまで、Ｖ max およびＶmin がそれぞれＶＨ
ＨおよびＶＬＬに徐々に変化する。
る場合には、ＭＩＮ／ＭＡＸディテクタ１０６は、アン
ダフローまたはオーバフロー状態が存在するようになる
まで、Ｖmax およびＶmin をインクリメントまたはデク
リメントする。したがって、Ｖmax およびＶmin がそれ
ぞれ調整されて（インクリメントまたはデクリメントさ
れて）オーバフローまたはアンダフロー状態がもはや存
在しなくなるまで、Ｖ max およびＶmin がそれぞれＶＨ
ＨおよびＶＬＬに徐々に変化する。
【００１４】静止画像を取り込むには、イメージの２つ
のフレームを得ることが必要である。最初のフレーム
（ｍ＝１）は、次のフレーム（ｍ＝２）のための基準値
としてＡＤＣ１０４によって用いられるＶmin およびＶ
max を決定する。このことは、取り込まれる対象シーン
は、最初のフレームが得られた時刻と、次のフレームの
取り込み（典型的には、１／６０秒内）との間に、変化
しないものと仮定している。ＡＤＣ基準電圧を設定する
最初のフレームの取り込みは、従来のフィルムカメラに
おける光計測に似ている。
のフレームを得ることが必要である。最初のフレーム
（ｍ＝１）は、次のフレーム（ｍ＝２）のための基準値
としてＡＤＣ１０４によって用いられるＶmin およびＶ
max を決定する。このことは、取り込まれる対象シーン
は、最初のフレームが得られた時刻と、次のフレームの
取り込み（典型的には、１／６０秒内）との間に、変化
しないものと仮定している。ＡＤＣ基準電圧を設定する
最初のフレームの取り込みは、従来のフィルムカメラに
おける光計測に似ている。
【００１５】本発明の自動利得制御回路は、従来装置の
アナログ・ローパスフィルタにおいて大面積キャパシタ
の使用を排除することによって、必要なチップ面積およ
び複雑さを軽減することがわかる。さらに、アナログＡ
ＧＣ回路が回路構成に組み込まれている自動利得制御の
従来の方法とは対照的に、本発明は、自動制御機能に、
デジタル回路で実現されるアルゴリズムの使用を可能に
する。アルゴリズムは、デジタルＭＩＮ／ＭＡＸディテ
クタでエンコードされ、ダイナミックに変更でき、ある
いは工場でセットすることができる。本発明は、電荷結
合装置（ＣＤＤ），相補形金属酸化物半導体（ＣＭＯ
Ｓ）イメージセンサ，電荷注入装置（ＣＩＤ），および
それらのハイブリッドを利用する撮像装置に用いること
ができる。しかし、イメージセンサがデジタル信号を出
力する場合には、アナログＡＧＣ回路の使用は、デジタ
ル／アナログ変換の追加のステップ（製造コストおよび
回路面積の増大をもたらす）を必要とする。したがっ
て、本発明は、共に１９９７年１月１２日に出願された
米国特許出願第０８／８７６，６９４号明細書“Ｉｍａ
ｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇ
ｉｔａｌ Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａ
ｍｐｌｉｎｇ”，米国特許出願第０８／８７３，５３７
号明細書“Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａ
ｍｐｌｉｎｇ ｗｉｔｈ Ｕｐ／Ｄｏｗｎ Ｃｏｕｎｔ
ｅｒ”，米国特許出願第０８／８７３，５３９号明細書
“Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｕｍｍｙ
Ｐｉｘｅｌｏｒ Ｄｕｍｍｙ Ｐｉｘｅｌ Ａｒｒａ
ｙ”に開示された撮像装置のような、デジタル化された
信号出力を与える撮像装置に用いるのに適したＡＧＣ回
路を提供する。なお、上記米国特許出願の内容は、本願
明細書に含まれる。
アナログ・ローパスフィルタにおいて大面積キャパシタ
の使用を排除することによって、必要なチップ面積およ
び複雑さを軽減することがわかる。さらに、アナログＡ
ＧＣ回路が回路構成に組み込まれている自動利得制御の
従来の方法とは対照的に、本発明は、自動制御機能に、
デジタル回路で実現されるアルゴリズムの使用を可能に
する。アルゴリズムは、デジタルＭＩＮ／ＭＡＸディテ
クタでエンコードされ、ダイナミックに変更でき、ある
いは工場でセットすることができる。本発明は、電荷結
合装置（ＣＤＤ），相補形金属酸化物半導体（ＣＭＯ
Ｓ）イメージセンサ，電荷注入装置（ＣＩＤ），および
それらのハイブリッドを利用する撮像装置に用いること
ができる。しかし、イメージセンサがデジタル信号を出
力する場合には、アナログＡＧＣ回路の使用は、デジタ
ル／アナログ変換の追加のステップ（製造コストおよび
回路面積の増大をもたらす）を必要とする。したがっ
て、本発明は、共に１９９７年１月１２日に出願された
米国特許出願第０８／８７６，６９４号明細書“Ｉｍａ
ｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇ
ｉｔａｌ Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａ
ｍｐｌｉｎｇ”，米国特許出願第０８／８７３，５３７
号明細書“Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａ
ｍｐｌｉｎｇ ｗｉｔｈ Ｕｐ／Ｄｏｗｎ Ｃｏｕｎｔ
ｅｒ”，米国特許出願第０８／８７３，５３９号明細書
“Ｉｍａｇｅ Ｓｅｎｓｏｒ ｗｉｔｈ Ｄｕｍｍｙ
Ｐｉｘｅｌｏｒ Ｄｕｍｍｙ Ｐｉｘｅｌ Ａｒｒａ
ｙ”に開示された撮像装置のような、デジタル化された
信号出力を与える撮像装置に用いるのに適したＡＧＣ回
路を提供する。なお、上記米国特許出願の内容は、本願
明細書に含まれる。
【００１６】相関ダブルサンプリングは、２つの信号が
サンプルされ、一方の信号は、他方の信号から減算され
て、データからノイズ，オフセット，または他のエラー
を除去することを示している。ＣＭＯＳイメージセンサ
に用いられる場合、リセットレベルが信号レベルから減
算され、および相関ダブルサンプリング技術は、製造の
際のトランジスタ不整合によるオフセットエラーから生
ずるイメージセンサの一定パターンノイズを効果的に除
去する。従来技術のＣＭＯＳイメージセンサは、典型的
に、１対のアナログキャパシタを用いて、リセットサン
プルおよび信号サンプルを記憶する。しかし、アナログ
キャパシタは、信号サンプルにノイズを付加し、イメー
ジデータの精度を低下させる。
サンプルされ、一方の信号は、他方の信号から減算され
て、データからノイズ，オフセット，または他のエラー
を除去することを示している。ＣＭＯＳイメージセンサ
に用いられる場合、リセットレベルが信号レベルから減
算され、および相関ダブルサンプリング技術は、製造の
際のトランジスタ不整合によるオフセットエラーから生
ずるイメージセンサの一定パターンノイズを効果的に除
去する。従来技術のＣＭＯＳイメージセンサは、典型的
に、１対のアナログキャパシタを用いて、リセットサン
プルおよび信号サンプルを記憶する。しかし、アナログ
キャパシタは、信号サンプルにノイズを付加し、イメー
ジデータの精度を低下させる。
【００１７】アナログ手法に対して、イメージデータの
精度を改善する方法は、前述した米国特許出願第０８／
８７５，６９４号明細書“Ｉｍａｇｅ Ｓｅｎｓｏｒ
ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｃｏｒｒｅ
ｌａｔｅｄ ＤｏｕｂｌｅＳａｍｐｌｉｎｇ”に開示さ
れているように、デジタル域において相関デジタルサン
プリングを完全に実行することである。この米国出願明
細書には、次のような実施例が開示されている。すなわ
ち、ＡＤＣは、行および列に配列された複数のイメージ
セルを有する典型的なイメージセンサ構造に対して各列
の底部での各列データラインに直接に接続されている。
ＡＤＣは、列データライン上のリセットサンプルを、第
１のデジタルコードワードに変換し、このコードワード
を一時的記憶のためのレジスタに出力する。レジスタ
は、第１のコードワードを、次の動作のための、信号処
理回路に転送する。次にＡＤＣは、信号サンプルを第２
のコードワードに変換する。ここでは、リセットレベル
に対する信号サンプルのレベルは、ピクセルに入力した
光の量に相当する。次に、第２のコードワードは、信号
処理回路への転送のために、レジスタへ送られる。信号
処理回路は、信号レベルからリセットレベルを、あるい
はリセットレベルから信号レベルを減算して、リセット
レベルおよび関連ノイズの除去されたイメージデータを
得る。本発明に適用されるように、Ｖmin およびＶmax
は、最小アナログ値および最大アナログ値に、それぞ
れ、あるマージンを加えたものである。
精度を改善する方法は、前述した米国特許出願第０８／
８７５，６９４号明細書“Ｉｍａｇｅ Ｓｅｎｓｏｒ
ｗｉｔｈ Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｃｏｒｒｅ
ｌａｔｅｄ ＤｏｕｂｌｅＳａｍｐｌｉｎｇ”に開示さ
れているように、デジタル域において相関デジタルサン
プリングを完全に実行することである。この米国出願明
細書には、次のような実施例が開示されている。すなわ
ち、ＡＤＣは、行および列に配列された複数のイメージ
セルを有する典型的なイメージセンサ構造に対して各列
の底部での各列データラインに直接に接続されている。
ＡＤＣは、列データライン上のリセットサンプルを、第
１のデジタルコードワードに変換し、このコードワード
を一時的記憶のためのレジスタに出力する。レジスタ
は、第１のコードワードを、次の動作のための、信号処
理回路に転送する。次にＡＤＣは、信号サンプルを第２
のコードワードに変換する。ここでは、リセットレベル
に対する信号サンプルのレベルは、ピクセルに入力した
光の量に相当する。次に、第２のコードワードは、信号
処理回路への転送のために、レジスタへ送られる。信号
処理回路は、信号レベルからリセットレベルを、あるい
はリセットレベルから信号レベルを減算して、リセット
レベルおよび関連ノイズの除去されたイメージデータを
得る。本発明に適用されるように、Ｖmin およびＶmax
は、最小アナログ値および最大アナログ値に、それぞ
れ、あるマージンを加えたものである。
【００１８】上述した方法についてのさらなる改良は、
相関ダブルサンプリングを実施するのに必要とされるオ
ンチップ回路を縮小させる。この方法は、１９９７年1
月12日に出願された米国特許出願第０８／８７３，５３
７号明細書“Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓ
ａｍｐｌｉｎｇ ｗｉｔｈ Ｕｐ／Ｄｏｗｎ Ｃｏｕｎ
ｔｅｒ”に開示されている。この米国出願明細書には、
信号サンプルからのリセットサンプルの減算は、ＡＤＣ
において自動的に行われ、したがって減算処理を実行す
る信号プロセッサの必要性を排除する。アップ／ダウン
・カウンタは、加算器なしにデジタル減算機能を実行
し、アナログ値に影響を与えない。本発明に適用される
ように、Ｖmin およびＶmax は、最小アナログ値および
最大アナログ値にそれぞれ相当している。特に、Ｖmin
は、アップ／ダウン・カウンタによる減算の前に、ＭＩ
Ｎ／ＭＡＸディテクタ１０６に与えられるリセットレベ
ルに相当している。
相関ダブルサンプリングを実施するのに必要とされるオ
ンチップ回路を縮小させる。この方法は、１９９７年1
月12日に出願された米国特許出願第０８／８７３，５３
７号明細書“Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓ
ａｍｐｌｉｎｇ ｗｉｔｈ Ｕｐ／Ｄｏｗｎ Ｃｏｕｎ
ｔｅｒ”に開示されている。この米国出願明細書には、
信号サンプルからのリセットサンプルの減算は、ＡＤＣ
において自動的に行われ、したがって減算処理を実行す
る信号プロセッサの必要性を排除する。アップ／ダウン
・カウンタは、加算器なしにデジタル減算機能を実行
し、アナログ値に影響を与えない。本発明に適用される
ように、Ｖmin およびＶmax は、最小アナログ値および
最大アナログ値にそれぞれ相当している。特に、Ｖmin
は、アップ／ダウン・カウンタによる減算の前に、ＭＩ
Ｎ／ＭＡＸディテクタ１０６に与えられるリセットレベ
ルに相当している。
【００１９】本発明の好適な実施例を説明したが、当業
者には、本発明の範囲および趣旨から逸脱することな
く、種々の変形，付加，置換が可能なことがわかるであ
ろう。
者には、本発明の範囲および趣旨から逸脱することな
く、種々の変形，付加，置換が可能なことがわかるであ
ろう。
【００２０】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）撮像装置からのアナログ電気信号を対応するデジ
タルコードに変換するアナログ／デジタル（Ａ／Ｄ）コ
ンバータを有する、撮像装置のためのデジタル自動利得
制御回路において、前記Ａ／Ｄコンバータのデジタルコ
ードから、最小および最大の電気信号値を決定する決定
手段と、前記決定手段に接続され、前記最小および最大
の電気信号値の瞬時変化を抑制して、フィルタリングさ
れた最小値および最大値を与えるデジタルフィルタと、
前記デジタルフィルタと前記Ａ／Ｄコンバータとの間に
接続され、前記フィルタリングされた最小値および最大
値のそれぞれに相当する最小および最大のアナログ基準
電圧を発生する最小／最大基準発生器とを備え、前記ア
ナログ基準電圧は、前記Ａ／Ｄコンバータに供給され
て、前記Ａ／Ｄコンバータにより与えられるデジタルコ
ードの関連する振幅を制御することを特徴とするデジタ
ル自動利得制御回路。 （２）前記最小／最大基準発生器は、デジタル／アナロ
グ（Ｄ／Ａ）コンバータを有することを特徴とする上記
（１）に記載のデジタル自動利得制御回路。 （３）前記最小／最大基準発生器は、前記Ｄ／Ａコンバ
ータと前記Ａ／Ｄコンバータとの間に接続され、フィル
タリングによって前記アナログ基準電圧の瞬時変化を抑
制して、前記Ａ／Ｄコンバータにフィルタリングされた
最小および最大のアナログ基準電圧を与える追加のフィ
ルタをさらに有することを特徴とする上記（２）に記載
のデジタル自動利得制御回路。 （４）前記決定手段は、最小／最大ディテクタであり、
前記デジタルフィルタはローパスフィルタであることを
特徴とする上記（１）に記載のデジタル自動利得制御回
路。 （５）前記決定手段は、前記撮像装置からの最大アナロ
グ電気信号が、前記最小／最大基準発生器からの最大ア
ナログ基準電圧よりも大きいことを示す出力コードを、
前記最小／最大基準発生器に与え、前記最小／最大基準
発生器は、前記出力コードに応じて、前記Ａ／Ｄコンバ
ータへの最大アナログ基準電圧を調整することを特徴と
する上記（１）に記載のデジタル自動利得制御回路。 （６）前記決定手段は、前記Ａ／Ｄコンバータへの前記
最大アナログ基準電圧の調整を決定するアルゴリズムを
利用し、前記最小／最大基準発生器に対する決定を、前
記出力コードで与えることを特徴とする上記（５）に記
載のデジタル自動利得制御回路。 （７）前記決定手段は、前記撮像装置からの最小アナロ
グ電気信号が、前記最小／最大基準発生器からの最小ア
ナログ基準電圧よりも小さいことを示す出力コードを、
前記最小／最大基準発生器に与え、前記最小／最大基準
発生器は、前記出力コードに対応して、前記Ａ／Ｄコン
バータへの最小アナログ基準電圧を調整することを特徴
とする上記（１）に記載のデジタル自動利得制御回路。 （８）前記決定手段は、前記Ａ／Ｄコンバータへの前記
最小アナログ基準電圧の調整を決定するアルゴリズムを
利用し、前記最小／最大基準発生器に対する決定を、前
記出力コードで与えることを特徴とする上記（７）に記
載のデジタル自動利得制御回路。 （９）前記フィルタは、所定数のフレームについて最小
値および最大値を平均化する平均化回路であることを特
徴とする上記（１）に記載のデジタル自動利得制御回
路。 （１０）前記撮像装置は、電荷結合装置（ＣＣＤ），相
補形金属酸化物半導体（ＣＭＯＳ）イメージセンサ，電
荷注入装置（ＣＩＤ），およびそれらのハイブリッドよ
りなる群から選択されたことを特徴とする上記（１）に
記載のデジタル自動利得制御回路。 （１１）前記決定手段によって決定される前記最小およ
び最大の電気信号値は、イメージのフレームに対応して
いることを特徴とする上記（１）に記載のデジタル自動
利得制御回路。 （１２）相補形金属酸化物半導体（ＣＭＯＳ）イメージ
センサからのアナログ電気信号を対応するデジタルコー
ドに変換するアナログ／デジタル（Ａ／Ｄ）コンバータ
を有するＣＭＯＳイメージセンサのためのデジタル自動
利得制御回路において、イメージの各フレームについ
て、前記Ａ／Ｄコンバータのデジタルコードから、最小
および最大の電気信号値を決定する決定手段と、前記決
定手段に接続され、前記最小および最大の電気信号値の
瞬時変化をフィルタリングによって抑制して、フィルタ
リングされた最小値および最大値を与えるフィルタと、
前記フィルタに接続され、フィルタリングされた最小値
および最大値のそれぞれに相当する最小および最大のア
ナログ基準電圧を発生するデジタル／アナログ（Ｄ／
Ａ）コンバータとを備え、前記アナログ基準電圧は、前
記Ａ／Ｄコンバータに供給されて、前記Ａ／Ｄコンバー
タにより与えられるデジタルコードの関連する振幅を制
御することを特徴とするデジタル自動利得制御回路。 （１３）前記フィルタによるフィルタリングは、イメー
ジの所定数のフレームについて最小値および最大値を平
均化することを含むことを特徴とする上記（１２）に記
載のデジタル自動利得制御回路。 （１４）前記決定手段は、最小／最大ディテクタである
ことを特徴とする上記（１２）に記載のデジタル自動利
得制御回路。 （１５）前記Ｄ／Ａコンバータと前記Ａ／Ｄコンバータ
との間に接続され、フィルタリングによって前記アナロ
グ基準電圧の瞬時変化を抑制して、前記Ａ／Ｄコンバー
タにフィルタリングされた最小および最大のアナログ基
準電圧を与える追加のフィルタをさらに備えることを特
徴とする上記（１２）に記載のデジタル自動利得制御回
路。 （１６）前記決定手段は、前記イメージセンサからの最
大アナログ電気信号が、前記Ｄ／Ａコンバータからの最
大アナログ基準電圧よりも大きいことを示す出力コード
を、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコンバー
タは、前記出力コードに対応して、前記Ａ／Ｄコンバー
タへの最大アナログ基準電圧を調整することを特徴とす
る上記（１２）に記載のデジタル自動利得制御回路。 （１７）前記決定手段は、前記Ａ／Ｄコンバータへの前
記最大アナログ基準電圧の調整を決定し、前記Ｄ／Ａコ
ンバータに対する決定を、前記出力コードで与えること
を特徴とする上記（１６）に記載のデジタル自動利得制
御回路。 （１８）前記決定手段は、前記イメージセンサからの最
小アナログ電気信号が、前記Ｄ／Ａコンバータからの最
小アナログ基準電圧よりも小さいことを示す出力コード
を、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコンバー
タは、前記出力コードに応じて、前記Ａ／Ｄコンバータ
への最小アナログ基準電圧を調整することを特徴とする
上記（１２）に記載のデジタル自動利得制御回路。 （１９）前記決定手段は、前記Ａ／Ｄコンバータへの前
記最小アナログ基準電圧の調整を決定するアルゴリズム
を利用し、前記Ｄ／Ａコンバータに対する決定を、前記
出力コードで与えることを特徴とする上記（１８）に記
載のデジタル自動利得制御回路。 （２０）静止画像に対してイメージの２つのフレームが
取り込まれ、最初のフレームは、次のフレームのための
基準値として、前記Ａ／Ｄコンバータによって用いられ
る前記最小および最大のアナログ基準電圧を決定するこ
とを特徴とする上記（１２）に記載のデジタル自動利得
制御回路。 （２１）イメージの前記２つのフレームは、互いの１／
１６秒以内に取り込まれることを特徴とする上記（２
０）に記載のデジタル自動利得制御回路。
の事項を開示する。 （１）撮像装置からのアナログ電気信号を対応するデジ
タルコードに変換するアナログ／デジタル（Ａ／Ｄ）コ
ンバータを有する、撮像装置のためのデジタル自動利得
制御回路において、前記Ａ／Ｄコンバータのデジタルコ
ードから、最小および最大の電気信号値を決定する決定
手段と、前記決定手段に接続され、前記最小および最大
の電気信号値の瞬時変化を抑制して、フィルタリングさ
れた最小値および最大値を与えるデジタルフィルタと、
前記デジタルフィルタと前記Ａ／Ｄコンバータとの間に
接続され、前記フィルタリングされた最小値および最大
値のそれぞれに相当する最小および最大のアナログ基準
電圧を発生する最小／最大基準発生器とを備え、前記ア
ナログ基準電圧は、前記Ａ／Ｄコンバータに供給され
て、前記Ａ／Ｄコンバータにより与えられるデジタルコ
ードの関連する振幅を制御することを特徴とするデジタ
ル自動利得制御回路。 （２）前記最小／最大基準発生器は、デジタル／アナロ
グ（Ｄ／Ａ）コンバータを有することを特徴とする上記
（１）に記載のデジタル自動利得制御回路。 （３）前記最小／最大基準発生器は、前記Ｄ／Ａコンバ
ータと前記Ａ／Ｄコンバータとの間に接続され、フィル
タリングによって前記アナログ基準電圧の瞬時変化を抑
制して、前記Ａ／Ｄコンバータにフィルタリングされた
最小および最大のアナログ基準電圧を与える追加のフィ
ルタをさらに有することを特徴とする上記（２）に記載
のデジタル自動利得制御回路。 （４）前記決定手段は、最小／最大ディテクタであり、
前記デジタルフィルタはローパスフィルタであることを
特徴とする上記（１）に記載のデジタル自動利得制御回
路。 （５）前記決定手段は、前記撮像装置からの最大アナロ
グ電気信号が、前記最小／最大基準発生器からの最大ア
ナログ基準電圧よりも大きいことを示す出力コードを、
前記最小／最大基準発生器に与え、前記最小／最大基準
発生器は、前記出力コードに応じて、前記Ａ／Ｄコンバ
ータへの最大アナログ基準電圧を調整することを特徴と
する上記（１）に記載のデジタル自動利得制御回路。 （６）前記決定手段は、前記Ａ／Ｄコンバータへの前記
最大アナログ基準電圧の調整を決定するアルゴリズムを
利用し、前記最小／最大基準発生器に対する決定を、前
記出力コードで与えることを特徴とする上記（５）に記
載のデジタル自動利得制御回路。 （７）前記決定手段は、前記撮像装置からの最小アナロ
グ電気信号が、前記最小／最大基準発生器からの最小ア
ナログ基準電圧よりも小さいことを示す出力コードを、
前記最小／最大基準発生器に与え、前記最小／最大基準
発生器は、前記出力コードに対応して、前記Ａ／Ｄコン
バータへの最小アナログ基準電圧を調整することを特徴
とする上記（１）に記載のデジタル自動利得制御回路。 （８）前記決定手段は、前記Ａ／Ｄコンバータへの前記
最小アナログ基準電圧の調整を決定するアルゴリズムを
利用し、前記最小／最大基準発生器に対する決定を、前
記出力コードで与えることを特徴とする上記（７）に記
載のデジタル自動利得制御回路。 （９）前記フィルタは、所定数のフレームについて最小
値および最大値を平均化する平均化回路であることを特
徴とする上記（１）に記載のデジタル自動利得制御回
路。 （１０）前記撮像装置は、電荷結合装置（ＣＣＤ），相
補形金属酸化物半導体（ＣＭＯＳ）イメージセンサ，電
荷注入装置（ＣＩＤ），およびそれらのハイブリッドよ
りなる群から選択されたことを特徴とする上記（１）に
記載のデジタル自動利得制御回路。 （１１）前記決定手段によって決定される前記最小およ
び最大の電気信号値は、イメージのフレームに対応して
いることを特徴とする上記（１）に記載のデジタル自動
利得制御回路。 （１２）相補形金属酸化物半導体（ＣＭＯＳ）イメージ
センサからのアナログ電気信号を対応するデジタルコー
ドに変換するアナログ／デジタル（Ａ／Ｄ）コンバータ
を有するＣＭＯＳイメージセンサのためのデジタル自動
利得制御回路において、イメージの各フレームについ
て、前記Ａ／Ｄコンバータのデジタルコードから、最小
および最大の電気信号値を決定する決定手段と、前記決
定手段に接続され、前記最小および最大の電気信号値の
瞬時変化をフィルタリングによって抑制して、フィルタ
リングされた最小値および最大値を与えるフィルタと、
前記フィルタに接続され、フィルタリングされた最小値
および最大値のそれぞれに相当する最小および最大のア
ナログ基準電圧を発生するデジタル／アナログ（Ｄ／
Ａ）コンバータとを備え、前記アナログ基準電圧は、前
記Ａ／Ｄコンバータに供給されて、前記Ａ／Ｄコンバー
タにより与えられるデジタルコードの関連する振幅を制
御することを特徴とするデジタル自動利得制御回路。 （１３）前記フィルタによるフィルタリングは、イメー
ジの所定数のフレームについて最小値および最大値を平
均化することを含むことを特徴とする上記（１２）に記
載のデジタル自動利得制御回路。 （１４）前記決定手段は、最小／最大ディテクタである
ことを特徴とする上記（１２）に記載のデジタル自動利
得制御回路。 （１５）前記Ｄ／Ａコンバータと前記Ａ／Ｄコンバータ
との間に接続され、フィルタリングによって前記アナロ
グ基準電圧の瞬時変化を抑制して、前記Ａ／Ｄコンバー
タにフィルタリングされた最小および最大のアナログ基
準電圧を与える追加のフィルタをさらに備えることを特
徴とする上記（１２）に記載のデジタル自動利得制御回
路。 （１６）前記決定手段は、前記イメージセンサからの最
大アナログ電気信号が、前記Ｄ／Ａコンバータからの最
大アナログ基準電圧よりも大きいことを示す出力コード
を、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコンバー
タは、前記出力コードに対応して、前記Ａ／Ｄコンバー
タへの最大アナログ基準電圧を調整することを特徴とす
る上記（１２）に記載のデジタル自動利得制御回路。 （１７）前記決定手段は、前記Ａ／Ｄコンバータへの前
記最大アナログ基準電圧の調整を決定し、前記Ｄ／Ａコ
ンバータに対する決定を、前記出力コードで与えること
を特徴とする上記（１６）に記載のデジタル自動利得制
御回路。 （１８）前記決定手段は、前記イメージセンサからの最
小アナログ電気信号が、前記Ｄ／Ａコンバータからの最
小アナログ基準電圧よりも小さいことを示す出力コード
を、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコンバー
タは、前記出力コードに応じて、前記Ａ／Ｄコンバータ
への最小アナログ基準電圧を調整することを特徴とする
上記（１２）に記載のデジタル自動利得制御回路。 （１９）前記決定手段は、前記Ａ／Ｄコンバータへの前
記最小アナログ基準電圧の調整を決定するアルゴリズム
を利用し、前記Ｄ／Ａコンバータに対する決定を、前記
出力コードで与えることを特徴とする上記（１８）に記
載のデジタル自動利得制御回路。 （２０）静止画像に対してイメージの２つのフレームが
取り込まれ、最初のフレームは、次のフレームのための
基準値として、前記Ａ／Ｄコンバータによって用いられ
る前記最小および最大のアナログ基準電圧を決定するこ
とを特徴とする上記（１２）に記載のデジタル自動利得
制御回路。 （２１）イメージの前記２つのフレームは、互いの１／
１６秒以内に取り込まれることを特徴とする上記（２
０）に記載のデジタル自動利得制御回路。
【図１】本発明の実施例のブロック図である。
【図２】本発明の実施例による、数個のフレームにわた
る基準電圧のリフレッシュを示す図である。
る基準電圧のリフレッシュを示す図である。
１０２ イメージセンサ １０４ ＡＤＣ １０５ デジタル出力ライン １０６ ＭＩＮ／ＭＡＸディテクタ １０８ デジタル・ローパスフィルタ １１０ ＤＡＣ １１２ ローパスフィルタ １１４ ＭＩＮ／ＭＡＸ基準発生器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヒュン・ヨング・シン アメリカ合衆国 06877 コネティカット 州 リッジフィールド ホビー ドライブ 42 (72)発明者 ホン−サム・フィリップ・ウォング アメリカ合衆国 10514 ニューヨーク州 チャッパカ ヴァレイ ビュー ロード 15 (72)発明者 ピーター・ホング・キシャオ アメリカ合衆国 95131 カリフォルニア 州 サンノゼ ウィンストン ストリート 1705 (72)発明者 ジャングーク・ヤング アメリカ合衆国 10994 ニューヨーク州 ウェスト ナイアック ストーンヘッジ ドライブ 22
Claims (21)
- 【請求項１】撮像装置からのアナログ電気信号を対応す
るデジタルコードに変換するアナログ／デジタル（Ａ／
Ｄ）コンバータを有する、撮像装置のためのデジタル自
動利得制御回路において、 前記Ａ／Ｄコンバータのデジタルコードから、最小およ
び最大の電気信号値を決定する決定手段と、 前記決定手段に接続され、前記最小および最大の電気信
号値の瞬時変化を抑制して、フィルタリングされた最小
値および最大値を与えるデジタルフィルタと、 前記デジタルフィルタと前記Ａ／Ｄコンバータとの間に
接続され、前記フィルタリングされた最小値および最大
値のそれぞれに相当する最小および最大のアナログ基準
電圧を発生する最小／最大基準発生器とを備え、前記ア
ナログ基準電圧は、前記Ａ／Ｄコンバータに供給され
て、前記Ａ／Ｄコンバータにより与えられるデジタルコ
ードの関連する振幅を制御することを特徴とするデジタ
ル自動利得制御回路。 - 【請求項２】前記最小／最大基準発生器は、デジタル／
アナログ（Ｄ／Ａ）コンバータを有することを特徴とす
る請求項１記載のデジタル自動利得制御回路。 - 【請求項３】前記最小／最大基準発生器は、前記Ｄ／Ａ
コンバータと前記Ａ／Ｄコンバータとの間に接続され、
フィルタリングによって前記アナログ基準電圧の瞬時変
化を抑制して、前記Ａ／Ｄコンバータにフィルタリング
された最小および最大のアナログ基準電圧を与える追加
のフィルタをさらに有することを特徴とする請求項２記
載のデジタル自動利得制御回路。 - 【請求項４】前記決定手段は、最小／最大ディテクタで
あり、前記デジタルフィルタはローパスフィルタである
ことを特徴とする請求項１記載のデジタル自動利得制御
回路。 - 【請求項５】前記決定手段は、前記撮像装置からの最大
アナログ電気信号が、前記最小／最大基準発生器からの
最大アナログ基準電圧よりも大きいことを示す出力コー
ドを、前記最小／最大基準発生器に与え、前記最小／最
大基準発生器は、前記出力コードに応じて、前記Ａ／Ｄ
コンバータへの最大アナログ基準電圧を調整することを
特徴とする請求項１記載のデジタル自動利得制御回路。 - 【請求項６】前記決定手段は、前記Ａ／Ｄコンバータへ
の前記最大アナログ基準電圧の調整を決定するアルゴリ
ズムを利用し、前記最小／最大基準発生器に対する決定
を、前記出力コードで与えることを特徴とする請求項５
記載のデジタル自動利得制御回路。 - 【請求項７】前記決定手段は、前記撮像装置からの最小
アナログ電気信号が、前記最小／最大基準発生器からの
最小アナログ基準電圧よりも小さいことを示す出力コー
ドを、前記最小／最大基準発生器に与え、前記最小／最
大基準発生器は、前記出力コードに対応して、前記Ａ／
Ｄコンバータへの最小アナログ基準電圧を調整すること
を特徴とする請求項１記載のデジタル自動利得制御回
路。 - 【請求項８】前記決定手段は、前記Ａ／Ｄコンバータへ
の前記最小アナログ基準電圧の調整を決定するアルゴリ
ズムを利用し、前記最小／最大基準発生器に対する決定
を、前記出力コードで与えることを特徴とする請求項７
記載のデジタル自動利得制御回路。 - 【請求項９】前記フィルタは、所定数のフレームについ
て最小値および最大値を平均化する平均化回路であるこ
とを特徴とする請求項１記載のデジタル自動利得制御回
路。 - 【請求項１０】前記撮像装置は、電荷結合装置（ＣＣ
Ｄ），相補形金属酸化物半導体（ＣＭＯＳ）イメージセ
ンサ，電荷注入装置（ＣＩＤ），およびそれらのハイブ
リッドよりなる群から選択されたことを特徴とする請求
項１記載のデジタル自動利得制御回路。 - 【請求項１１】前記決定手段によって決定される前記最
小および最大の電気信号値は、イメージのフレームに対
応していることを特徴とする請求項１記載のデジタル自
動利得制御回路。 - 【請求項１２】相補形金属酸化物半導体（ＣＭＯＳ）イ
メージセンサからのアナログ電気信号を対応するデジタ
ルコードに変換するアナログ／デジタル（Ａ／Ｄ）コン
バータを有するＣＭＯＳイメージセンサのためのデジタ
ル自動利得制御回路において、 イメージの各フレームについて、前記Ａ／Ｄコンバータ
のデジタルコードから、最小および最大の電気信号値を
決定する決定手段と、 前記決定手段に接続され、前記最小および最大の電気信
号値の瞬時変化をフィルタリングによって抑制して、フ
ィルタリングされた最小値および最大値を与えるフィル
タと、 前記フィルタに接続され、フィルタリングされた最小値
および最大値のそれぞれに相当する最小および最大のア
ナログ基準電圧を発生するデジタル／アナログ（Ｄ／
Ａ）コンバータとを備え、前記アナログ基準電圧は、前
記Ａ／Ｄコンバータに供給されて、前記Ａ／Ｄコンバー
タにより与えられるデジタルコードの関連する振幅を制
御することを特徴とするデジタル自動利得制御回路。 - 【請求項１３】前記フィルタによるフィルタリングは、
イメージの所定数のフレームについて最小値および最大
値を平均化することを含むことを特徴とする請求項１２
記載のデジタル自動利得制御回路。 - 【請求項１４】前記決定手段は、最小／最大ディテクタ
であることを特徴とする請求項１２記載のデジタル自動
利得制御回路。 - 【請求項１５】前記Ｄ／Ａコンバータと前記Ａ／Ｄコン
バータとの間に接続され、フィルタリングによって前記
アナログ基準電圧の瞬時変化を抑制して、前記Ａ／Ｄコ
ンバータにフィルタリングされた最小および最大のアナ
ログ基準電圧を与える追加のフィルタをさらに備えるこ
とを特徴とする請求項１２記載のデジタル自動利得制御
回路。 - 【請求項１６】前記決定手段は、前記イメージセンサか
らの最大アナログ電気信号が、前記Ｄ／Ａコンバータか
らの最大アナログ基準電圧よりも大きいことを示す出力
コードを、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコ
ンバータは、前記出力コードに対応して、前記Ａ／Ｄコ
ンバータへの最大アナログ基準電圧を調整することを特
徴とする請求項１２記載のデジタル自動利得制御回路。 - 【請求項１７】前記決定手段は、前記Ａ／Ｄコンバータ
への前記最大アナログ基準電圧の調整を決定し、前記Ｄ
／Ａコンバータに対する決定を、前記出力コードで与え
ることを特徴とする請求項１６記載のデジタル自動利得
制御回路。 - 【請求項１８】前記決定手段は、前記イメージセンサか
らの最小アナログ電気信号が、前記Ｄ／Ａコンバータか
らの最小アナログ基準電圧よりも小さいことを示す出力
コードを、前記Ｄ／Ａコンバータに与え、前記Ｄ／Ａコ
ンバータは、前記出力コードに応じて、前記Ａ／Ｄコン
バータへの最小アナログ基準電圧を調整することを特徴
とする請求項１２記載のデジタル自動利得制御回路。 - 【請求項１９】前記決定手段は、前記Ａ／Ｄコンバータ
への前記最小アナログ基準電圧の調整を決定するアルゴ
リズムを利用し、前記Ｄ／Ａコンバータに対する決定
を、前記出力コードで与えることを特徴とする請求項１
８記載のデジタル自動利得制御回路。 - 【請求項２０】静止画像に対してイメージの２つのフレ
ームが取り込まれ、最初のフレームは、次のフレームの
ための基準値として、前記Ａ／Ｄコンバータによって用
いられる前記最小および最大のアナログ基準電圧を決定
することを特徴とする請求項１２記載のデジタル自動利
得制御回路。 - 【請求項２１】イメージの前記２つのフレームは、互い
の１／１６秒以内に取り込まれることを特徴とする請求
項２０記載のデジタル自動利得制御回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/017,094 US6275259B1 (en) | 1998-02-02 | 1998-02-02 | Digital automatic gain control circuit for image system |
| US09/017094 | 1998-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317666A true JPH11317666A (ja) | 1999-11-16 |
| JP3290964B2 JP3290964B2 (ja) | 2002-06-10 |
Family
ID=21780681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01940999A Expired - Fee Related JP3290964B2 (ja) | 1998-02-02 | 1999-01-28 | デジタル自動利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6275259B1 (ja) |
| JP (1) | JP3290964B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057581A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | サンプリング処理装置及びこれを用いた撮像装置 |
| WO2001065699A3 (en) * | 2000-03-02 | 2002-03-21 | Adc Telecommunications Inc | Automatic gain control for input to analog to digital converter |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
| EP1383331A4 (en) * | 2001-04-24 | 2010-03-31 | Panasonic Corp | METHOD AND DEVICE FOR SYNTHETIZING AND DISPLAYING IMAGES OF CAMERAS INSTALLED IN A VEHICLE |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6816200B1 (en) * | 1998-08-31 | 2004-11-09 | Neostar, Inc. | Method and apparatus for detecting camera sensor intensity saturation |
| US6757018B1 (en) * | 1998-12-18 | 2004-06-29 | Agilent Technologies, Inc. | CMOS image sensor with pixel level gain control |
| US6625692B1 (en) * | 1999-04-14 | 2003-09-23 | Micron Technology, Inc. | Integrated semiconductor memory chip with presence detect data capability |
| DE19933199C1 (de) * | 1999-07-15 | 2001-01-25 | Daimler Chrysler Ag | Verfahren zur Erfassung von Helligkeitssignalen einer Mehrzahl lichtempfindlicher Sensorelemente |
| US6518910B2 (en) * | 2000-02-14 | 2003-02-11 | Canon Kabushiki Kaisha | Signal processing apparatus having an analog/digital conversion function |
| US7088390B2 (en) * | 2000-06-19 | 2006-08-08 | Olympus Optical Co., Ltd. | Imaging apparatus in which exposure control is performed to suppress changes in sensitivity due to changes in gradation mode |
| US7098957B2 (en) * | 2000-12-20 | 2006-08-29 | Samsung Electronics Co., Ltd. | Method and apparatus for detecting repetitive motion in an interlaced video sequence apparatus for processing interlaced video signals |
| KR100505502B1 (ko) | 2000-12-30 | 2005-07-29 | 매그나칩 반도체 유한회사 | 감마 보정 기능을 갖는 아날로그-디지탈 컨버터 |
| US7492394B2 (en) * | 2001-04-06 | 2009-02-17 | Aptina Imaging Corporation | System and method for correcting erroneous image signals from defective photosensitive pixels during analog-to-digital conversion |
| US6924841B2 (en) * | 2001-05-02 | 2005-08-02 | Agilent Technologies, Inc. | System and method for capturing color images that extends the dynamic range of an image sensor using first and second groups of pixels |
| US6870358B2 (en) * | 2001-12-31 | 2005-03-22 | Baes Systems Information And Electronic Systems Integration Inc. | Methods and apparatuses for peak detection among multiple signals |
| DE10235682A1 (de) * | 2002-08-03 | 2004-02-19 | Deutsche Thomson-Brandt Gmbh | Analog/Digitalwandlung mit Offset-Kompensation und Aussteuerbereichsanpassung |
| US7031409B2 (en) * | 2002-08-23 | 2006-04-18 | Samsung Electronics Co., Ltd. | Fully digital AGC circuit with wide dynamic range and method of operation |
| US7480010B2 (en) * | 2002-09-04 | 2009-01-20 | Denace Enterprise Co., L.L.C. | Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats |
| US7202908B2 (en) * | 2002-09-04 | 2007-04-10 | Darien K. Wallace | Deinterlacer using both low angle and high angle spatial interpolation |
| US7782398B2 (en) * | 2002-09-04 | 2010-08-24 | Chan Thomas M | Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions |
| US20040252209A1 (en) * | 2003-06-11 | 2004-12-16 | Innovative Technology Licensing,Llc | Digital programmable gain stage with high resolution for CMOS image sensors |
| TW200704154A (en) * | 2005-07-12 | 2007-01-16 | Pixart Imaging Inc | Reading circuit of image sensor and analog/digital conversion method thereof |
| US7382298B1 (en) | 2007-01-17 | 2008-06-03 | Analog Devices, Inc. | Code-correction structures and methods for digital displays |
| JP4943171B2 (ja) * | 2007-01-30 | 2012-05-30 | 東芝機械株式会社 | 振幅検出装置 |
| JP5831282B2 (ja) * | 2012-02-16 | 2015-12-09 | 株式会社ソシオネクスト | アナログデジタル変換装置 |
| US10256833B2 (en) * | 2013-01-23 | 2019-04-09 | Forza Silicon Corporation | Dual reset branch analog-to-digital conversion |
| US9774343B1 (en) * | 2016-07-13 | 2017-09-26 | The Boeing Company | Method and apparatus for improving the resolution of digitally sampled analog data |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872434A (en) | 1973-12-05 | 1975-03-18 | Recognition Equipment Inc | Dynamic sample-by-sample automatic gain control |
| US4157533A (en) | 1977-11-25 | 1979-06-05 | Recognition Equipment Incorporated | Independent channel automatic gain control for self-scanning photocell array |
| US4540974A (en) | 1981-10-30 | 1985-09-10 | Rca Corporation | Adaptive analog-to-digital converter |
| US4403253A (en) | 1981-12-28 | 1983-09-06 | General Electric Company | Uniform distribution video processor with controlled reference voltages |
| US4439756A (en) * | 1982-01-20 | 1984-03-27 | International Telephone And Telegraph Corporation | Delta-Sigma modulator with switch capacitor implementation |
| US4642694A (en) * | 1984-05-22 | 1987-02-10 | Casio Computer Co., Ltd. | Television video signal A/D converter |
| GB8521019D0 (en) | 1985-08-22 | 1986-10-01 | Rank Pullin Controls Ltd | Imaging apparatus |
| US4989074A (en) | 1988-09-27 | 1991-01-29 | Matsushita Electric Industrial Co., Ltd. | Digital automatic gain control apparatus |
| US5048054A (en) * | 1989-05-12 | 1991-09-10 | Codex Corporation | Line probing modem |
| US5012245A (en) * | 1989-10-04 | 1991-04-30 | At&T Bell Laboratories | Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio |
| US5087914A (en) * | 1990-08-22 | 1992-02-11 | Crystal Semiconductor Corp. | DC calibration system for a digital-to-analog converter |
| US5343200A (en) | 1990-08-31 | 1994-08-30 | Canon Kabushiki Kaisha | Analog/digital converter with digital automatic gain control |
| US5245344A (en) * | 1991-01-15 | 1993-09-14 | Crystal Semiconductor | High order switched-capacitor filter with dac input |
| JPH04301968A (ja) | 1991-03-29 | 1992-10-26 | Fuji Xerox Co Ltd | 画像信号処理装置 |
| JPH05244006A (ja) | 1992-02-28 | 1993-09-21 | Sony Corp | Ａ／ｄコンバータおよびレベル制御装置 |
| JP3113476B2 (ja) | 1993-12-21 | 2000-11-27 | 旭化成マイクロシステム株式会社 | ピーク値検出保持回路 |
| KR970002949B1 (ko) * | 1994-05-25 | 1997-03-13 | 삼성전자 주식회사 | 디지탈 통신시스템의 클럭발생방법 및 그 회로 |
| JP3091084B2 (ja) | 1994-06-22 | 2000-09-25 | シャープ株式会社 | 信号処理回路 |
| JP3000915B2 (ja) | 1995-02-24 | 2000-01-17 | 日本電気株式会社 | 適応型ａ／ｄ変換装置 |
| US5548253A (en) * | 1995-04-17 | 1996-08-20 | Omnipoint Corporation | Spectrally efficient quadrature amplitude modulator |
| JPH08340255A (ja) | 1995-06-14 | 1996-12-24 | Matsushita Electric Ind Co Ltd | 映像信号変換装置 |
-
1998
- 1998-02-02 US US09/017,094 patent/US6275259B1/en not_active Expired - Lifetime
-
1999
- 1999-01-28 JP JP01940999A patent/JP3290964B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065699A3 (en) * | 2000-03-02 | 2002-03-21 | Adc Telecommunications Inc | Automatic gain control for input to analog to digital converter |
| JP2002057581A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | サンプリング処理装置及びこれを用いた撮像装置 |
| EP1182668A1 (en) * | 2000-08-10 | 2002-02-27 | Sony Corporation | Sampling processing device and imaging apparatus using it |
| EP1383331A4 (en) * | 2001-04-24 | 2010-03-31 | Panasonic Corp | METHOD AND DEVICE FOR SYNTHETIZING AND DISPLAYING IMAGES OF CAMERAS INSTALLED IN A VEHICLE |
| KR100750100B1 (ko) * | 2001-06-13 | 2007-08-17 | 삼성전자주식회사 | 아날로그/디지털 변환기를 구비한 영상처리장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3290964B2 (ja) | 2002-06-10 |
| US6275259B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290964B2 (ja) | デジタル自動利得制御回路 | |
| US11284034B2 (en) | Fractional-readout oversampled image sensor | |
| JP4485203B2 (ja) | ノイズ消去型ｃｍｏｓ画像センサ | |
| US9088741B2 (en) | Method of controlling semiconductor device, signal processing method, semiconductor device, and electronic apparatus | |
| USRE41865E1 (en) | CMOS image sensor having a chopper-type comparator to perform analog correlated double sampling | |
| US8896738B2 (en) | Solid-state image pickup device and signal processing method therefor | |
| JP5586236B2 (ja) | 画像センサのダイナミックレンジ拡大方法及び画像センサ | |
| EP2832090B1 (en) | Cmos image sensors implementing full frame digital correlated double sampling with global shutter | |
| US6829007B1 (en) | Digital scheme for noise filtering of optical black and offset correction in CCD signal processing | |
| US8243190B2 (en) | Solid state image pickup device and camera with focus detection using level shifting | |
| CN104010145A (zh) | 电子设备、控制方法和图像传感器 | |
| JP2003348464A (ja) | 撮像信号処理方法、撮像信号処理装置、撮像装置 | |
| US20070126895A1 (en) | Flicker detection gain control circuit, digital imaging system, and method | |
| JP3971102B2 (ja) | イメージ入力システム | |
| JP4157862B2 (ja) | アナログ‐デジタル変換器及びその動作方法、撮像装置並びにランプ発生器の動作方法 | |
| JP7155420B2 (ja) | 超高ダイナミックレンジｃｍｏｓセンサ | |
| US7242429B1 (en) | Method for cancellation of the effect of charge feedthrough on CMOS pixel output | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JPH0865580A (ja) | 撮像装置 | |
| KR20040093876A (ko) | 리셋전압 보상부를 구비한 이미지센서 | |
| JP2002330357A (ja) | 欠陥感光画素からの誤った画像信号を補正するためのシステム及び方法 | |
| CN113960356B (zh) | 电流比较电路、检测图像太阳黑子效应的装置及方法 | |
| JP2001057651A (ja) | 画像入力装置 | |
| JP2008054205A (ja) | アナログ／ディジタル変換装置 | |
| Poikonen et al. | Locally adaptive image sensing with the 64x64 cell MIPA4k mixed-mode image processor array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |