JP3971102B2 - イメージ入力システム - Google Patents
イメージ入力システム Download PDFInfo
- Publication number
- JP3971102B2 JP3971102B2 JP2000519551A JP2000519551A JP3971102B2 JP 3971102 B2 JP3971102 B2 JP 3971102B2 JP 2000519551 A JP2000519551 A JP 2000519551A JP 2000519551 A JP2000519551 A JP 2000519551A JP 3971102 B2 JP3971102 B2 JP 3971102B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- output
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
技術分野
本発明は、光電変換及び電荷の蓄積にＭＯＳトランジスタを利用したＸ−Ｙアドレス方式の固体撮像デバイスやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を利用した電荷転送方式の固体撮像デバイスなどを用いて光学的にイメージを入力するイメージ入力システムに係り、特に固体撮像デバイスから出力される信号のノイズ成分が、後段の相関二重サンプリング方式による処理などに与える影響を緩和する技術に関し、例えば、ビデオカメラやディジタルスチルカメラ等に適用して有効な技術に関するものである。
背景技術
ＣＣＤは、照射された光の強弱による光学像をその光の強弱に応じた電荷信号に変換する事ができ、また、多数の転送ゲートに順次パルスを加えて半導体基板表面に形成されたポテンシャルの井戸を順次移動させていくことにより前記電荷信号を移動させることができる。電荷信号（キャリア）の移動は、ＣＣＤに並設された多数の転送ゲート（絶縁ゲート）を例えば相互に逆送の２相パルス信号で制御することにより行なうことができる。転送されてきた電荷信号を出力する出力部として例えばＧＣＤ（Ｇａｔｅｄ Ｃｈａｒｇｅ Ｄｅｔｅｃｔｏｒ）と呼ばれる回路がある。このＧＣＤ形式の出力部は、前記パルス信号による電荷転送の１周期毎にプリチャージＭＯＳトランジスタでプリチャージされるフローティング容量素子を有し、プリチャージされたフローティング容量素子にＣＣＤからの電荷信号が流れ込むことによる当該フローティング容量素子の電位変化を、ソースフォロア出力回路で検出するようにしたものである。ソースフォロア出力回路の入力ＭＯＳトランジスタのゲート容量をＣ３、フローティング容量素子の容量をＣ０とすると、ソースフォロア出力回路の出力電圧は、大凡、Ｑｓ／（Ｃ３＋Ｃ０）だけ低下される（Ｑｓを負電荷とする）。
上記出力部による出力動作は、プリチャージＭＯＳトランジスタによるリセット期間（固体撮像素子の終段転送ゲートがオフ状態にされていてプリチャージＭＯＳトランジスタのオン動作によりプリチャージが行なわれる期間）、フィードスルー期間（固体撮像デバイスの終段転送ゲート及びプリチャージＭＯＳトランジスタがオフ状態にされ上記プリチャージ電荷がフローティング容量及びソースフォロア入力ＭＯＳトランジスタの入力ゲート容量などに再配分されて安定化される期間）、及び電荷信号出力期間（プリチャージＭＯＳトランジスタがオフ状態にされていて固体撮像デバイスの終段転送ゲートからフローティング容量素子に向けて電荷信号が出力される期間）とされる。
上記出力部から出力される電荷信号には、前記ソースフォロア入力ＭＯＳトランジスタで発生する１／ｆノイズ、そしてフローティング容量素子などを転送周期毎にリセットするときに発生するリセットノイズなどの容量性ノイズが含まれている。この容量性ノイズは低周波で発生するので、そのノイズを低減するために、固体撮像デバイスの出力信号を相関二重サンプリング方式で増幅する前処理回路を採用することができる。この相関二重サンプリング方式を適用した相関二重サンプリング増幅回路は、前記フィードスルー期間の出力信号レベル（黒レベル）と電荷信号出力期間の出力信号レベルとの差電圧に応ずる信号を形成する。
更に、前記相関二重サンプリング増幅回路の後段には、フィードバッククランプ回路が配置されている。このフィードバッククランプ回路は、固体撮像デバイスの受光部が光学的に遮断された状態において、上記フィードスルー期間の信号レベル（黒レベル）と前記信号電荷出力期間の信号レベル（固体撮像デバイスの受光部が光学的に遮断された状態において当該信号レベルを特に基準信号レベルと称する）との差電圧をサンプリングし、サンプリングした差電圧が一定電圧となるように、相関二重サンプリング増幅回路の出力電圧にフィードバック電圧を重畳する。これにより、水平走査期間における一定の電荷転送期間（映像期間）中は、黒レベルと前記差電圧とを基準にした映像信号が前処理回路で形成され、映像信号は更に後段の信号処理回路に供給される。
本発明者らは上述のような固体撮像デバイス及び前処理回路について検討した。これによれば、プリチャージＭＯＳトランジスタのゲート・ソース間の寄生容量、そして、固体撮像デバイスの終段転送ゲートと出力ノードとの間の寄生容量（出力ノード寄生容量）により、出力部の出力動作が、前記フィードスルー期間から電荷信号出力期間に遷移するとき、電荷転送制御のためのパルス信号変化が出力ノード寄生容量を介して出力ノードのレベルを不所望に変化させることが明らかにされた。前記不所望なレベル変化量は、主に、出力ノード寄生容量とフローティング容量との容量比によって決定される。このとき、出力部の検出感度を高くするためにフローティング容量素子の容量は小さくされる傾向にあるから、相対的に出力ノード寄生容量が大きくなり、これにより、前記電荷信号出力期間における不所望なレベル変化が大きくなることが本発明者によって見出された。そのような容量性ノイズに起因する不所望なレベル変化は、電荷信号出力期間に不所望なオフセット電圧となってソースフォロア出力回路から出力される。
前記オフセット電圧が大きくされると、前記フィードバッククランプ回路によるフィードバック制御量が大きくなり、回路動作がそれに追従できなくなる虞の有ることが本発明者らによって見出された。フィードバック制御が追従できないと、映像信号の基準が水平走査を単位としてランダムに変化され、入力されたイメージ画像にむらを生ずることになる。これに対処するために、フィードバッククランプ回路を構成するトランジスタのコンダクタンスを大きくすると、チップ占有面積及び電力消費の増大を招くことになる。特に、低消費電力化のために動作電源電圧が低電圧化される事情の下では、必要なフィードバック制御量を満足できなくなる。また、上記相関二重サンプリング増幅回路やフィードバッククランプ回路等を含む前処理回路が半導体集積回路化された前処理ＬＳＩとして提供される場合、容量性ノイズ成分の比較的大きな固体撮像デバイスに対しては前処理ＬＳＩを汎用的に利用できない、という問題点についても本発明者らによって明らかにされた。
本発明の目的は、利用する固体撮像デバイスの容量性ノイズ特性が良好でなくても高品位のイメージ入力を行なうことができるイメージ入力システムを提供することにある。
本発明の別の目的は、固体撮像デバイスの出力信号に含まれるオフセット電圧の影響によってフィードバッククランプ制御が追従できなくなる事態を防止することができるイメージ入力システムを提供することにある。
本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。
発明の開示
本発明に係るイメージ入力システムは、固体撮像デバイスと、前記固体撮像デバイスの出力信号に対して相関二重サンプリング増幅を行なって映像信号を出力する前処理回路とを含む。前記前処理回路は、前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる信号情報を出力する相関二重サンプリング増幅回路と、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずるオフセット電圧をキャンセルするためのオフセットキャンセル電圧を前記相関二重サンプリング増幅回路の入力端子に印加するオフセットキャンセル手段とを含み、前記相関二重サンプリング増幅回路は、前記オフセット電圧とオフセットキャンセル電圧とを相互に逆極性の信号成分として相殺するものである。イメージ入力システムは、前記前処理回路から出力される映像信号を入力して画像信号処理を行なうデータ処理装置を更に含むことができる。
前記固体撮像デバイスの出力信号に含まれる容量性ノイズ成分によるオフセット電圧と、相関二重サンプリング増幅回路の入力端子に与えられるオフセットキャンセル電圧とは、相互に逆極性の信号成分として、相関二重サンプリング増幅回路で相殺される。これにより、固体撮像デバイスで得られる信号情報からオフセット電圧が除去若しくは減ぜられ、固体撮像デバイスの容量性ノイズ特性が良好でなくても高品位のイメージ入力を行なうことができる。
本発明による更に詳しい態様のイメージ入力システムでは、前記固体撮像デバイスはＧＣＤ形式の出力部を有する。例えばこの出力部は、信号電荷の出力周期毎にプリチャージＭＯＳトランジスタによってプリチャージされるフローティング容量素子を有し、プリチャージされたフローティング容量素子に電荷信号が流れ込むことによる前記フローティング容量素子の電位変化を、ソースフォロア出力回路で検出するようにした回路である。前記前処理回路は更に、前記相関二重サンプリング増幅回路の出力信号のゲインを調整するゲインコントロール回路と、ゲインコントロール回路の出力をアナログ信号からディジタル信号に変換して出力するＡＤ変換回路と、前記ＡＤ変換回路の出力信号を受け、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に基づいて前記ＡＤ変換回路から得られる出力信号を一定レベルにするためのフィードバッククランプ制御を行なう補正手段とを有する。
前記補正手段は、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる前記ＡＤ変換回路の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧を生成するフィードバッククランプ電圧生成回路と、生成されたフィードバッククランプ電圧を前記相関二重サンプリング増幅回路の出力に選択的に加える第１スイッチ手段とによって構成することができる。
前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で夫々形成された電圧を差動増幅する差動アンプとを含んで構成することができる。
このとき、前記オフセットキャンセル手段は、第１の態様として、固体撮像デバイスが光学的に遮断された状態において前記ＡＤ変換回路の出力に基づいてオフセット電圧を検出し、検出したオフセット電圧に基づいてオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成したオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。これにより、補正手段はオフセットキャンセル電圧によって固体撮像デバイスの出力信号からオフセット電圧が除去された信号に対してフィードバッククランプ制御を行なえばよい。したがって、補正手段による補正制御量にはオフセット電圧に起因する信号量を含まなくても済むから、補正手段による制御量を小さくでき、また、補正手段などが低電圧電源で動作されても、フィードバッククランプ制御には良好な追従性を得ることができる。
前記オフセットキャンセル手段は、第２の態様として、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に従って前記差動アンプから出力される信号を検出する電圧検出回路と、前記電圧検出回路で検出された電圧信号と基準電圧信号との差電圧によってオフセットキャンセル電圧を生成するオフセット電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。この第２の態様では、第１の態様と同様にフィードバック制御により自動的にオフセット電圧のキャンセルが可能になる。更に、第１の態様に比べてオフセットキャンセル手段の回路規模を縮小することができる。
前記オフセットキャンセル手段は、第３の態様として、固体撮像デバイスが光学的に遮断された状態においてオフセットキャンセル電圧のレベルを指定するための制御情報を外部から入力する手段と、入力された制御情報に基づいてオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。この手段は、フィードバック制御を行なわないが、電圧検出回路が不用になり、回路規模を縮小できる。
前記オフセットキャンセル手段は、第４の態様として、オフセットキャンセル電圧を入力する外部端子と、外部端子に入力が結合されたバッファアンプと、バッファアンプから出力されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加えるスイッチ手段とを含んで構成することができる。この手段では、オフセットキャンセル電圧を直接外部から受ければよい。上記第３及び第４の態様に係るオフセットキャンセル手段を採用する場合、外部から入力した制御情報又はオフセットキャンセル電圧が適切な値であるかを把握可能にするには、前記前処理回路に、前記補正手段によるフィードバッククランプ電圧を外部から観測可能にする外部モニタ端子を含め、そのフィードバッククランプ電圧が規定の電圧になるように前記制御情報又はオフセットキャンセル電圧を決めてやればよい。
発明を実施するための最良の形態
第１図には本発明に係るイメージ入力システムの一実施例が示される。同図に示されるイメージ入力システムは、ディジタルビデオカメラ、ディジタルスチルカメラ、更にはディジタル内視鏡等に適用され、代表的に示されたレンズ１、ＣＣＤ撮像デバイス２、半導体集積回路化された前処理回路（前処理ＬＳＩ）３、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ディジタル・シグナル・プロセッサ）４、バッファメモリ５、マイクロコンピュータ６及びタイミングジェネレータ７を有する。前記ＤＳＰ４，マイクロコンピュータ６はデータ処理装置の一例である。
前記ＣＣＤ撮像デバイス２は、例えば、光学像を信号電荷に変換する充電変換機能を有する受光部、受光部で充電変換された信号電荷を水平ライン毎に垂直転送する複数の垂直転送ＣＣＤ部、各垂直転送ＣＣＤ部より送られてきた１ライン毎の電荷を順次転送する水平転送ＣＣＤ部、及び水平転送ＣＣＤ部より転送されてきた信号電荷を信号電圧に変換して出力する出力部によって構成される。このようなＣＣＤ撮像デバイスはインクライン型と称される。
前記前処理ＬＳＩ３は、前記出力部から出力された電圧信号を相関二重サンプリング増幅回路で増幅し、増幅された信号のゲインコントロールを行い、ゲインコントロールされた信号を前記ＤＳＰ４に出力すると共に、前記相関二重サンプリング増幅回路の出力に対するフィードバッククランプ制御と、前記出力部から出力された電圧信号に対してオフセット電圧をキャンセルする制御を行なう。前記オフセット電圧のキャンセル制御と、前記フィードバッククランプ制御については、その詳細を後述する。
前記ＤＳＰ４は、前処理ＬＳＩ３から出力された映像信号に対するフィルタリング処理などの画像信号処理を行なう。前記バッファメモリ５は画像信号処理された画像データを一時的に格納したり、前記マイクロコンピュータ６のワーク領域に利用される。
前記マイクロコンピュータ６は、システム全体の制御を行なう回路であって、バス８を介してＤＳＰ４に画像信号処理コマンドを発行し、バッファメモリ５のアクセス制御を行ない、また、ＰＣＭＣＩＡインタフェースによるＰＣカードインタフェース制御などを行なう。前記タイミングジェネレータ７は前処理回路３、ＤＳＰ４及びマイクロコンピュータ６に各種動作クロック信号やタイミング信号を与える。
尚、前記タイミングジェネレータ７はマイクロコンピュータ６が内蔵してもよい。また、ＤＳＰ４は中央処理装置と共にマイクロコンピュータ６に内蔵させてもよい。また、マイクロコンピュータ６に内蔵された中央処理装置のデータ処理能力が高い場合には、第２図に例示されるように、ＤＳＰ４に代えて、マイクロコンピュータ６に内蔵された中央処理装置がその動作プログラムに従って画像信号処理を実行するように構成することも可能である。
第３図には前記ＣＣＤ撮像デバイス２の一例が示される。同図において２０で示されるものは水平転送ＣＣＤ部であり、これに直行する方向には夫々図示を省略する前記受光部及び垂直転送ＣＣＤ部が配置されている。水平転送ＣＣＤ部２０は、直列的に配置されたＭＯＳキャパシタによって構成され、個々のＭＯＳキャパシタの転送ゲートには１個置きに相互に逆相の転送パルス信号Ｈ１，Ｈ２が供給され、その転送パルス信号Ｈ１，Ｈ２の変化に同期して信号電荷を順次出力ノード２２に向けて転送する。
水平転送ＣＣＤ部２０から転送されてきた電荷信号はＧＣＤ形式の出力部２１にて電圧信号に変換される。前記出力部２１は、水平転送ＣＣＤ部２０の出力ノード２２に結合されたフローティング容量素子２３、前記パルス信号Ｈ１，Ｈ２による電荷転送の１周期毎にフローティング容量素子２３をプリチャージするプリチャージＭＯＳトランジスタ２４、及び前記出力ノード２２にゲート電極が結合されたソースフォロア入力ＭＯＳトランジスタ２５を有する。ソースフォロア入力ＭＯＳトランジスタ２５は電流源２６と共にソースフォロア出力回路を構成し、当該ＭＯＳトランジスタ２５のソースが出力端子２７とされる。第３図においてＲＧはリセットパルスである。Ｇ０で示されるものは前記フローティング容量素子２３の容量、Ｃ１で示されるものはＭＯＳトランジスタ２４のゲート・ソース間の寄生容量、Ｃ２は水平転送ＣＣＤ部２０の出力ノード２２と転送パルス信号Ｈ１を受ける転送ゲートとの間の寄生容量、Ｃ３はＭＯＳトランジスタ２５の入力ゲート容量を意味する。尚、出力部２１のソースフォロア出力回路は１段に限定されず、複数段直列接続してもよい。
第４図には出力部２１による出力動作タイミングの一例が示される。転送パルス信号Ｈ１，Ｈ２は夫々ローレベルによって電荷信号を１画素づつ後段へ転送する。リセットパルスＲＧはハイレベルによってプリチャージＭＯＳトランジスタ２４をオン状態にする。
上記出力部２１による出力動作は、リセット期間Ｔ１、フィードスルー期間Ｔ２、及び電荷信号出力期間Ｔ３とされる。リセット期間Ｔ１において、水平転送ＣＣＤ部２０の終段転送ゲートはハイレベルの転送パルス信号Ｈ１によりオフ状態にされており、この状態でハイレベルのリセットパルス信号ＲＧにてプリチャージＭＯＳトランジスタ２４がオン動作されることにより、出力ノード２２及びフローティング容量素子２３のプリチャージが行なわれる。このとき、前記寄生容量Ｃ１，Ｃ２及びゲート入力容量Ｃ３も充電される。
前記フィードスルー期間Ｔ２において、水平転送ＣＣＤ部２０の終段転送ゲート及びプリチャージＭＯＳトランジスタ２４の双方がオフ状態にされて出力ノード２２はフローティング状態になり、上記プリチャージ電荷がフローティング容量素子２３及びソースフォロア入力ＭＯＳトランジスタ２５の入力ゲート容量Ｃ３などに電荷再配分されて安定化される。このフィードスルー期間Ｔ２で出力端子２７に得られる電圧レベルを黒レベルと称する。
前記電荷信号出力期間Ｔ３は、プリチャージＭＯＳトランジスタ２４をオフ状態に維持させて、水平転送ＣＣＤ部２０の終段転送ゲートから出力ノード２２に向けて電荷信号を出力する期間である。これにより、プリチャージされたフローティング容量素子２３などに水平転送ＣＣＤ部２０からの電荷信号が流れ込み、これによる出力ノード２２の電位変化が、ソースフォロア出力回路の出力端子２７に得られる。
前記フィードスルー期間Ｔ２の黒レベルに対して、電荷信号出力期間Ｔ３の信号レベルは、大凡、Ｑｓ／（ＣＯ＋Ｃ３＋Ｃ１＋Ｃ２）だけ低下される。Ｑｓは負電荷である。
上記出力端子２７に得られる電圧信号には、前記ソースフォロア入力ＭＯＳトランジスタ２５で発生する１／ｆノイズ、プリチャージＭＯＳトランジスタ２４を転送周期毎にリセットするときに発生するリセットノイズなどの容量性ノイズが含まれている。特に前記寄生容量Ｃ２に着目すると、出力部２１の出力動作が、前記フィードスルー期間Ｔ２から電荷信号出力期間Ｔ３に遷移するとき、転送パルス信号Ｈ１の変化が寄生容量Ｃ２を介して出力ノード２２のレベルを不所望に変化させることが本発明者によって明らかにされている。前記不所望なレベル変化量は、主に、寄生容量Ｃ２とフローティング容量Ｃ０との容量比によって決定される。このとき、出力部２１の検出感度を高くするためにフローティング容量素子２３の容量Ｃ０は小さくされる傾向にあるから、相対的に寄生容量Ｃ２が大きくなり、これにより、前記電荷信号出力期間Ｔ３における不所望なレベル変化が大きくなる。上記容量性ノイズ成分に起因したそのような不所望なレベル変化は、電荷信号出力期間に不所望なオフセット電圧となってソースフォロア出力回路２１から出力される。前記前処理ＬＳＩ３はそのようなオフセット電圧をキャンセルする新たな機能が追加されている。
ここで、前記オフセット電圧について更に説明する。例えば第５図に示される画像に対するイメージ入力走査において、ＯＢＰ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ Ｐｕｌｓｅ）は水平方向走査の同期信号（水平同期信号）とされ、ＣＣＤ撮像デバイス２は水平同期信号ＯＢＰのハイレベル期間（ラスタ走査における映像期間に類似する期間であり映像期間とも称する）に光学像の入力を行う。水平同期信号ＯＢＰのローレベル期間は受光部が光学的に遮断される期間（ラスタ走査における水平帰線期間に類似する期間であり基準期間とも称する）である。
映像期間中において、電荷信号出力期間Ｔ３中の電圧信号レベルは黒レベルに対して例えば２０〜５００ｍＶの範囲の電位差を有する。一方、基準期間では、受光部は光学的に遮断されているので、理論上、電荷信号出力期間Ｔ３中の電圧信号レベルは黒レベルに一致されはずである。しかしながら、実際は前述の容量性ノイズ成分があるから、基準期間における電荷信号出力期間Ｔ３中の電圧信号レベルは、黒レベルに対して±ΔＶのオフセット電圧分だけずれる。そのようなオフセット電圧は、映像期間においても電荷信号出力期間Ｔ３中の電圧信号レベルに重畳されている。
第６図には前記前処理ＬＳＩ３の一例が示される。前記前処理ＬＳＩ３は、前記ＣＣＤ撮像デバイス２の出力部２１から電圧信号を受ける相関二重サンプリング増幅回路（ＣＤＳ）３０と、前記相関二重サンプリング増幅回路３０の出力信号のゲインを調整するゲインコントロール回路（ＰＧＡ）３１と、ゲインコントロール回路３１の出力をアナログ信号からディジタル信号に変換して出力するＡＤ変換回路（ＡＤＣ）３２と、フィードバッククランプ電圧生成回路３３及び第１加算スイッチ回路３４から成る補正手段３５と、オフセットキャンセル電圧生成回路３６及び第２加算スイッチ回路３７から成るオフセットキャンセル手段３８とを含む。
前記ＰＧＡ３１に対するゲインコントロールの指示は例えばマイクロコンピュータ６によって垂直走査期間毎に行なわれる。補正手段３５に対する制御動作は、特に制限されないが、基準期間毎に行なわれる。
前記フィードバッククランプ電圧生成回路３３は、ＣＣＤ撮像デバイス２が光学的に遮断された状態において前記ＡＤＣ３２の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧Ｖｃｌｐを生成する。第１加算スイッチ回路３４は、フィードバッククランプ電圧生成回路３３で生成されたフィードバッククランプ電圧Ｖｃｌｐを前記ＣＤＳ３０の出力に選択的に加算する。これによって補正手段３５は、ＣＣＤ撮像デバイス２２が光学的に遮断された状態において前記ＡＤ変換回路３２から得られる出力信号を一定レベルにするためのフィードバッククランプ制御を行なうことができる。例えばＡＤＣ３２が１０ビットの変換精度を有するとき、上記一定レベルとして、ＡＤＣ３２の最小出力値からｎ番目の値を採用することができる。
前記オフセットキャンセル電圧生成回路３６は、外部入力された情報（ＶＯＦ）に基づいて、オフセットキャンセル電圧を生成する。第２加算スイッチ回路３７は、生成されたオフセットキャンセル電圧をＣＤＳ３０の入力端子に加える。
前記オフセットキャンセル手段３８は、オフセットキャンセル電圧によってＣＣＤ撮像デバイス２の出力信号からオフセット電圧を除去する。補正手段３５は、オフセット電圧が除去された信号に対してフィードバッククランプ制御を行なえばよい。したがって、補正手段３５による補正制御量にはオフセット電圧に起因する信号量を含まなくても済み、補正手段３５による制御量を小さくでき、また、補正手段３５などが低電圧電源で動作されても、フィードバッククランプ制御には良好な追従性を得ることができる。
第７図には前記ＣＤＳ３０、補正手段３５及びオフセットキャンセル手段３８の一例回路図が示される。同図を参照しながらそれらについて詳述する。
前記ＣＤＳ３０は、差動入力及び差動出力型の差動アンプ３００、サンプリング容量３０１，３０２、サンプリングスイッチ（ＳＷ１）３０３、リセットスイッチ（ＳＷ３）３０４を有する。３０５で示されるものはゲイン調整用容量素子３０５である。前記リセットスイッチ３０４は電圧ＶＲＴ（例えばＶｄｄ／２等）に接続される。差動アンプ３００の非反転入力端子にはサンプリング容量３０１を介してＣＣＤ撮像デバイス２からの電圧信号ＣＤＳＩＮが供給される。差動アンプ３００の反転入力端子にはサンプリングスイッチ（ＳＷ１）３０３を介して一定の電圧Ｖ１（任意に決定された一定電圧例えばＶｄｄ／２等）が与えられる。
前記フィードバッククランプ電圧生成回路３３は、ＡＤＣ３２の出力をアナログ信号に変換するＤＡＣ３３０、クランプ電圧制御スイッチ３３１（ＳＷ１０）、時定数設定用の抵抗素子３３２、及び容量素子３３３を有する。前記フィードバッククランプ電圧Ｖｃｌｐはボルテージフォロアアンプ３９を介して前記第２加算スイッチ回路３４（ＳＷ４）に伝達され、同スイッチ回路３４を経て前記差動アンプ３００の反転出力端子に伝達される。
前記電圧ＶＯＦは、ボルテージフォロアアンプ３６１を介して、前記第２加算スイッチ回路３７（ＳＷ２）に伝達され、サンプリング容量３０２の蓄積電極に与えられる。電圧ＶＯＦは、オフセット電圧に応ずるオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧である。これにより、ＣＣＤ撮像デバイス２が光学的に遮断された状態において黒レベルと基準信号レベルとの差電圧であるオフセット電圧に応ずるオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧に相当する電圧ＶＯＦがボルテージフォロアアンプ３６１から出力される。
第８図には第７図に示される回路の動作タイミングの一例が示される。前記クランプ電圧制御スイッチ３３１（ＳＷ１０）により、フィードバッククランプ電圧Ｖｃｌｐの状態は基準期間で決定され、次の映像期間中に維持される。映像期間中において、スイッチＳＷ３、ＳＷ４がリセット期間Ｔ１からフィードスルー期間Ｔ２にかけてオン状態にされることにより、差動アンプ３００の双方の入力端子は電圧ＶＲＴにされ、差動アンプ３００の非反転出力端子，反転出力端子は夫々電圧ＶＲＴ，フィードバッククランプ電圧Ｖｃｌｐにリセットされる。このリセット動作に並行して、サンプリング容量素子３０１にはＣＣＤ撮像デバイス２の出力電圧が印加され、サンプリング容量素子３０２にはスイッチＳＷ１を介して電圧Ｖ１が印加される。これにより、サンプリング容量３０１，３０２には夫々の印加電圧に応じた電荷が蓄積される。この状態におけるサンプリング容量３０１の電圧とサンプリング容量３０２の電圧との差分（若しくは差分に対する差動増幅出力）は、黒レベルに応ずる信号電圧とみなすことができる。電荷信号出力期間Ｔ３に遷移すると、ＣＣＤ撮像デバイス２の出力信号ＣＤＳＩＮの変化に応じて差動アンプ３００の非反転入力端子（＋）の電位が変化される。この変化分には、ＣＣＤ撮像デバイス２のオフセット電圧も含まれている。このとき、スイッチＳＷ２がオン状態にされ、差動アンプ３００の反転入力端子（−）の電位はオフセットキャンセル電圧Ｖｏｆｔ分だけ変化される。したがって、差動アンプ３００の非反転入力端子（＋）に印加されたオフセット電圧は、反転入力端子（−）に印加されたオフセットキャンセル電圧Ｖｏｆｔによって相殺される。これにより、差動アンプ３００の差動出力からＣＣＤ撮像デバイス２のオフセット電圧成分が除去若しくは減ぜられる。
基準期間においても前記スイッチＳＷ１〜ＳＷ４の動作は上記と同じである。但し、この場合には、スイッチ３３１（ＳＷ１０）によるフィードバッククランプ電圧の更新処理が行なわれる。オフセット電圧は、ＣＣＤ撮像デバイス２に固有の大きさであるから、初期設定後は、大きな温度変化などが無い限り実質的な変動は少ないと考えられる。したがって、初期設定後は、フィードバッククランプ電圧の更新のみを行なうだけで、オフセットキャンセル電圧の更新を行なう必要はない。
第９図にはＣＤＳ３０の別の回路が示される。第９図においてサンプリング容量３０１，３０２には、スイッチ３０３，３０６，３０７を介して、ＣＣＤ撮像デバイス２からの電圧信号ＣＤＳＩＮが印加され、また、スイッチ３０８を介して選択的に前記電圧ＶＲＴが印加されるようになっている。第９図においてオフセットキャンセル電圧生成回路３６が生成する電圧はＶＲＴ＋Ｖｏｆｔとされる。その他の構成は第７図と同様である。第９図に示される回路のスイッチＳＷ１〜ＳＷ４は第８図と同じタイミングでオン動作される。前記スイッチ３０８は基準期間においてスイッチＳＷ１と一緒にオン動作される。この回路構成においてＶＲＴは例えば理論上の黒レベルとされる。
第７図と第９図の回路を比較すると、第７図の回路の方がシェーディング歪みを小さくすることができる。シェーディングとは、ＣＣＤ撮像デバイス２を用いてイメージ入力を行なったとき、水平走査方向の基端近辺で画像が黒く沈む現象であり、第１０図に示されるように水平走査方向の基端側においてＣＣＤ撮像デバイス２の出力電圧信号波形が全体的に傾く。第９図の回路構成では、サンプリング容量３０１，３０２には、フィードスルー期間Ｔ２及び電荷信号出力期間Ｔ３の双方においてＣＣＤデバイスの出力電圧信号ＣＤＳＩＮが印加されるから、第１０図のΔａ＋Δｂがシェーディング歪みとなる。第７図の場合には、サンプリング容量３０２にはＣＣＤデバイスの出力電圧信号ＣＤＳＩＮが印加されないから、第１０図のΔａだけがシェーディング歪みとなる。
第１１図には前記オフセットキャンセル手段の第２の例が示される。第１１図においてオフセットキャンセル電圧生成回路３６は、前記フィードバッククランプ電圧生成回路３３より発生されるクランプ電圧Ｖｃｌｐをサンプリングするサンプルホールド回路３８１と、サンプルホールド回路３８１でサンプリングされた電圧信号と基準電圧信号Ｖｒｅｆ３（理論上のクランプ電圧）との差電圧によって、オフセットキャンセル電圧Ｖｏｆｔに電圧Ｖ１を重畳した電圧を生成する反転増幅回路３８２によって構成される。反転増幅回路３８２の出力は第２加算スイッチ回路３７を介してＣＤＳ３０の入力段に選択的に加えられる。第１１図におけるその他の構成は第６図と同様であり同一機能を有する回路ブロックには同一符号を付してその詳細な説明を省略する。第１１図に示されたオフセットキャンセル手段によれば、第６図と同様にフィードバック制御により自動的にオフセット電圧のキャンセルが可能になる。このことにより更に、フィードバック電圧制御量を小さくして、より低電圧化が行なえる。また、オフセット電圧の温特等の時間変化をもキャンセル可能となる。
第１２図には前記オフセットキャンセル手段の第３の例が示される。第１２図においてオフセットキャンセル電圧生成回路３６は、ＣＣＤ撮像デバイス２が光学的に遮断された状態においてオフセットキャンセル電圧のレベルを指定するためのディジタル制御情報Ｄｃｏｎｔを入力する外部端子３９２と、入力されたディジタル制御情報Ｄｃｏｎｔをアナログ信号に変換してオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧を生成するＤＡ変換回路（ＤＡＣ）３９０と、ＤＡＣ３９０の出力を受けるボルテージフォロア回路３９１とを有し、生成された電圧Ｖ１＋Ｖｏｆｔを前記第２加算スイッチ回路３７を介してＣＤＳ３０の入力段に加える。第１２図におけるその他の構成は第６図と同様であり同一機能を有する回路ブロックには同一符号を付してその詳細な説明を省略する。第１２図に示されたオフセットキャンセル手段によれば、サンプルホールド回路が不用になり、オフセットキャンセル電圧生成回路３３は、オフセットキャンセルのための電圧Ｖ１＋Ｖｏｆｔをデイジタル信号によって生成することができる。
前記第１２図に示されるオフセットキャンセル手段を採用する場合、外部から入力した制御情報Ｄｃｏｎｔが適切な値であるかを把握するには、基準期間においてモニタ端子ＣＬＰが理論上の規定電圧になるか否かを監視すればよい。例えば、第１２図に示されるように、マイクロコンピュータ６がモニタ端子ＣＬＰの電圧を参照しながらデータＤｃｏｎｔを出力することができる。
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、ＣＣＤ撮像デバイスは前記インクライン型に限定されず、ＣＣＤにフレーム蓄積部を設けたフレームインクライン型、受光部を兼ねた転送部を有するフレームトランスファ型等であってもよい。また、本発明はＭＯＳトランジスタを利用したＸ−Ｙアドレス方式の固体撮像デバイスを用いたイメージ入力システムにも適用することができる。また、フィードバッククランプ電圧はＰＧＡの出力側に帰還させてもよい。但し、補正量が大きい場合には、上記実施例のようにＰＧＡの前段に帰還させたほうが望ましい。
産業上の利用可能性
本発明は、ディジタルビデオカメラ、ディジタルスチルカメラ、更にはディジタル内視鏡等、光学的にイメージを入力するイメージ入力システムに広く適用することができる。
【図面の簡単な説明】
【第１図】 第１図は本発明に係るイメージ入力システムの一実施例を示すブロック図である。
【第２図】 第２図は本発明に係るイメージ入力システムの別の実施例を示すブロック図である。
【第３図】 第３図はＣＣＤ撮像デバイスの一部を例示する回路図である。
【第４図】 第４図はＣＣＤ撮像デバイスの出力部による出力動作タイミングの一例を示す波形図である。
【第５図】 第５図はオフセット電圧の説明図である。
【第６図】 第６図は前処理ＬＳＩの一例を示すブロック図である。
【第７図】 第７図は前記ＣＤＳ回路、補正手段及びオフセットキャンセル手段の一例を示す回路図である。
【第８図】 第８図は第７図に示される回路の動作タイミングの一例を示す波形図である。
【第９図】 第９図はＣＤＳ回路の別の例を示す回路図である。
【第１０図】 第１０図はシェーデイングの説明図である。
【第１１図】 第１１図は前記オフセットキャンセル手段の第２の例を示す回路図である。
【第１２図】 第１２図は前記オフセットキャンセル手段の第３の例を示す回路図である。
本発明は、光電変換及び電荷の蓄積にＭＯＳトランジスタを利用したＸ−Ｙアドレス方式の固体撮像デバイスやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を利用した電荷転送方式の固体撮像デバイスなどを用いて光学的にイメージを入力するイメージ入力システムに係り、特に固体撮像デバイスから出力される信号のノイズ成分が、後段の相関二重サンプリング方式による処理などに与える影響を緩和する技術に関し、例えば、ビデオカメラやディジタルスチルカメラ等に適用して有効な技術に関するものである。
背景技術
ＣＣＤは、照射された光の強弱による光学像をその光の強弱に応じた電荷信号に変換する事ができ、また、多数の転送ゲートに順次パルスを加えて半導体基板表面に形成されたポテンシャルの井戸を順次移動させていくことにより前記電荷信号を移動させることができる。電荷信号（キャリア）の移動は、ＣＣＤに並設された多数の転送ゲート（絶縁ゲート）を例えば相互に逆送の２相パルス信号で制御することにより行なうことができる。転送されてきた電荷信号を出力する出力部として例えばＧＣＤ（Ｇａｔｅｄ Ｃｈａｒｇｅ Ｄｅｔｅｃｔｏｒ）と呼ばれる回路がある。このＧＣＤ形式の出力部は、前記パルス信号による電荷転送の１周期毎にプリチャージＭＯＳトランジスタでプリチャージされるフローティング容量素子を有し、プリチャージされたフローティング容量素子にＣＣＤからの電荷信号が流れ込むことによる当該フローティング容量素子の電位変化を、ソースフォロア出力回路で検出するようにしたものである。ソースフォロア出力回路の入力ＭＯＳトランジスタのゲート容量をＣ３、フローティング容量素子の容量をＣ０とすると、ソースフォロア出力回路の出力電圧は、大凡、Ｑｓ／（Ｃ３＋Ｃ０）だけ低下される（Ｑｓを負電荷とする）。
上記出力部による出力動作は、プリチャージＭＯＳトランジスタによるリセット期間（固体撮像素子の終段転送ゲートがオフ状態にされていてプリチャージＭＯＳトランジスタのオン動作によりプリチャージが行なわれる期間）、フィードスルー期間（固体撮像デバイスの終段転送ゲート及びプリチャージＭＯＳトランジスタがオフ状態にされ上記プリチャージ電荷がフローティング容量及びソースフォロア入力ＭＯＳトランジスタの入力ゲート容量などに再配分されて安定化される期間）、及び電荷信号出力期間（プリチャージＭＯＳトランジスタがオフ状態にされていて固体撮像デバイスの終段転送ゲートからフローティング容量素子に向けて電荷信号が出力される期間）とされる。
上記出力部から出力される電荷信号には、前記ソースフォロア入力ＭＯＳトランジスタで発生する１／ｆノイズ、そしてフローティング容量素子などを転送周期毎にリセットするときに発生するリセットノイズなどの容量性ノイズが含まれている。この容量性ノイズは低周波で発生するので、そのノイズを低減するために、固体撮像デバイスの出力信号を相関二重サンプリング方式で増幅する前処理回路を採用することができる。この相関二重サンプリング方式を適用した相関二重サンプリング増幅回路は、前記フィードスルー期間の出力信号レベル（黒レベル）と電荷信号出力期間の出力信号レベルとの差電圧に応ずる信号を形成する。
更に、前記相関二重サンプリング増幅回路の後段には、フィードバッククランプ回路が配置されている。このフィードバッククランプ回路は、固体撮像デバイスの受光部が光学的に遮断された状態において、上記フィードスルー期間の信号レベル（黒レベル）と前記信号電荷出力期間の信号レベル（固体撮像デバイスの受光部が光学的に遮断された状態において当該信号レベルを特に基準信号レベルと称する）との差電圧をサンプリングし、サンプリングした差電圧が一定電圧となるように、相関二重サンプリング増幅回路の出力電圧にフィードバック電圧を重畳する。これにより、水平走査期間における一定の電荷転送期間（映像期間）中は、黒レベルと前記差電圧とを基準にした映像信号が前処理回路で形成され、映像信号は更に後段の信号処理回路に供給される。
本発明者らは上述のような固体撮像デバイス及び前処理回路について検討した。これによれば、プリチャージＭＯＳトランジスタのゲート・ソース間の寄生容量、そして、固体撮像デバイスの終段転送ゲートと出力ノードとの間の寄生容量（出力ノード寄生容量）により、出力部の出力動作が、前記フィードスルー期間から電荷信号出力期間に遷移するとき、電荷転送制御のためのパルス信号変化が出力ノード寄生容量を介して出力ノードのレベルを不所望に変化させることが明らかにされた。前記不所望なレベル変化量は、主に、出力ノード寄生容量とフローティング容量との容量比によって決定される。このとき、出力部の検出感度を高くするためにフローティング容量素子の容量は小さくされる傾向にあるから、相対的に出力ノード寄生容量が大きくなり、これにより、前記電荷信号出力期間における不所望なレベル変化が大きくなることが本発明者によって見出された。そのような容量性ノイズに起因する不所望なレベル変化は、電荷信号出力期間に不所望なオフセット電圧となってソースフォロア出力回路から出力される。
前記オフセット電圧が大きくされると、前記フィードバッククランプ回路によるフィードバック制御量が大きくなり、回路動作がそれに追従できなくなる虞の有ることが本発明者らによって見出された。フィードバック制御が追従できないと、映像信号の基準が水平走査を単位としてランダムに変化され、入力されたイメージ画像にむらを生ずることになる。これに対処するために、フィードバッククランプ回路を構成するトランジスタのコンダクタンスを大きくすると、チップ占有面積及び電力消費の増大を招くことになる。特に、低消費電力化のために動作電源電圧が低電圧化される事情の下では、必要なフィードバック制御量を満足できなくなる。また、上記相関二重サンプリング増幅回路やフィードバッククランプ回路等を含む前処理回路が半導体集積回路化された前処理ＬＳＩとして提供される場合、容量性ノイズ成分の比較的大きな固体撮像デバイスに対しては前処理ＬＳＩを汎用的に利用できない、という問題点についても本発明者らによって明らかにされた。
本発明の目的は、利用する固体撮像デバイスの容量性ノイズ特性が良好でなくても高品位のイメージ入力を行なうことができるイメージ入力システムを提供することにある。
本発明の別の目的は、固体撮像デバイスの出力信号に含まれるオフセット電圧の影響によってフィードバッククランプ制御が追従できなくなる事態を防止することができるイメージ入力システムを提供することにある。
本発明の上記並びにその他の目的と新規な特徴は本明細書の以下の記述と添付図面から明らかにされるであろう。
発明の開示
本発明に係るイメージ入力システムは、固体撮像デバイスと、前記固体撮像デバイスの出力信号に対して相関二重サンプリング増幅を行なって映像信号を出力する前処理回路とを含む。前記前処理回路は、前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる信号情報を出力する相関二重サンプリング増幅回路と、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずるオフセット電圧をキャンセルするためのオフセットキャンセル電圧を前記相関二重サンプリング増幅回路の入力端子に印加するオフセットキャンセル手段とを含み、前記相関二重サンプリング増幅回路は、前記オフセット電圧とオフセットキャンセル電圧とを相互に逆極性の信号成分として相殺するものである。イメージ入力システムは、前記前処理回路から出力される映像信号を入力して画像信号処理を行なうデータ処理装置を更に含むことができる。
前記固体撮像デバイスの出力信号に含まれる容量性ノイズ成分によるオフセット電圧と、相関二重サンプリング増幅回路の入力端子に与えられるオフセットキャンセル電圧とは、相互に逆極性の信号成分として、相関二重サンプリング増幅回路で相殺される。これにより、固体撮像デバイスで得られる信号情報からオフセット電圧が除去若しくは減ぜられ、固体撮像デバイスの容量性ノイズ特性が良好でなくても高品位のイメージ入力を行なうことができる。
本発明による更に詳しい態様のイメージ入力システムでは、前記固体撮像デバイスはＧＣＤ形式の出力部を有する。例えばこの出力部は、信号電荷の出力周期毎にプリチャージＭＯＳトランジスタによってプリチャージされるフローティング容量素子を有し、プリチャージされたフローティング容量素子に電荷信号が流れ込むことによる前記フローティング容量素子の電位変化を、ソースフォロア出力回路で検出するようにした回路である。前記前処理回路は更に、前記相関二重サンプリング増幅回路の出力信号のゲインを調整するゲインコントロール回路と、ゲインコントロール回路の出力をアナログ信号からディジタル信号に変換して出力するＡＤ変換回路と、前記ＡＤ変換回路の出力信号を受け、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に基づいて前記ＡＤ変換回路から得られる出力信号を一定レベルにするためのフィードバッククランプ制御を行なう補正手段とを有する。
前記補正手段は、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる前記ＡＤ変換回路の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧を生成するフィードバッククランプ電圧生成回路と、生成されたフィードバッククランプ電圧を前記相関二重サンプリング増幅回路の出力に選択的に加える第１スイッチ手段とによって構成することができる。
前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で夫々形成された電圧を差動増幅する差動アンプとを含んで構成することができる。
このとき、前記オフセットキャンセル手段は、第１の態様として、固体撮像デバイスが光学的に遮断された状態において前記ＡＤ変換回路の出力に基づいてオフセット電圧を検出し、検出したオフセット電圧に基づいてオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成したオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。これにより、補正手段はオフセットキャンセル電圧によって固体撮像デバイスの出力信号からオフセット電圧が除去された信号に対してフィードバッククランプ制御を行なえばよい。したがって、補正手段による補正制御量にはオフセット電圧に起因する信号量を含まなくても済むから、補正手段による制御量を小さくでき、また、補正手段などが低電圧電源で動作されても、フィードバッククランプ制御には良好な追従性を得ることができる。
前記オフセットキャンセル手段は、第２の態様として、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に従って前記差動アンプから出力される信号を検出する電圧検出回路と、前記電圧検出回路で検出された電圧信号と基準電圧信号との差電圧によってオフセットキャンセル電圧を生成するオフセット電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。この第２の態様では、第１の態様と同様にフィードバック制御により自動的にオフセット電圧のキャンセルが可能になる。更に、第１の態様に比べてオフセットキャンセル手段の回路規模を縮小することができる。
前記オフセットキャンセル手段は、第３の態様として、固体撮像デバイスが光学的に遮断された状態においてオフセットキャンセル電圧のレベルを指定するための制御情報を外部から入力する手段と、入力された制御情報に基づいてオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで構成することができる。この手段は、フィードバック制御を行なわないが、電圧検出回路が不用になり、回路規模を縮小できる。
前記オフセットキャンセル手段は、第４の態様として、オフセットキャンセル電圧を入力する外部端子と、外部端子に入力が結合されたバッファアンプと、バッファアンプから出力されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加えるスイッチ手段とを含んで構成することができる。この手段では、オフセットキャンセル電圧を直接外部から受ければよい。上記第３及び第４の態様に係るオフセットキャンセル手段を採用する場合、外部から入力した制御情報又はオフセットキャンセル電圧が適切な値であるかを把握可能にするには、前記前処理回路に、前記補正手段によるフィードバッククランプ電圧を外部から観測可能にする外部モニタ端子を含め、そのフィードバッククランプ電圧が規定の電圧になるように前記制御情報又はオフセットキャンセル電圧を決めてやればよい。
発明を実施するための最良の形態
第１図には本発明に係るイメージ入力システムの一実施例が示される。同図に示されるイメージ入力システムは、ディジタルビデオカメラ、ディジタルスチルカメラ、更にはディジタル内視鏡等に適用され、代表的に示されたレンズ１、ＣＣＤ撮像デバイス２、半導体集積回路化された前処理回路（前処理ＬＳＩ）３、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ディジタル・シグナル・プロセッサ）４、バッファメモリ５、マイクロコンピュータ６及びタイミングジェネレータ７を有する。前記ＤＳＰ４，マイクロコンピュータ６はデータ処理装置の一例である。
前記ＣＣＤ撮像デバイス２は、例えば、光学像を信号電荷に変換する充電変換機能を有する受光部、受光部で充電変換された信号電荷を水平ライン毎に垂直転送する複数の垂直転送ＣＣＤ部、各垂直転送ＣＣＤ部より送られてきた１ライン毎の電荷を順次転送する水平転送ＣＣＤ部、及び水平転送ＣＣＤ部より転送されてきた信号電荷を信号電圧に変換して出力する出力部によって構成される。このようなＣＣＤ撮像デバイスはインクライン型と称される。
前記前処理ＬＳＩ３は、前記出力部から出力された電圧信号を相関二重サンプリング増幅回路で増幅し、増幅された信号のゲインコントロールを行い、ゲインコントロールされた信号を前記ＤＳＰ４に出力すると共に、前記相関二重サンプリング増幅回路の出力に対するフィードバッククランプ制御と、前記出力部から出力された電圧信号に対してオフセット電圧をキャンセルする制御を行なう。前記オフセット電圧のキャンセル制御と、前記フィードバッククランプ制御については、その詳細を後述する。
前記ＤＳＰ４は、前処理ＬＳＩ３から出力された映像信号に対するフィルタリング処理などの画像信号処理を行なう。前記バッファメモリ５は画像信号処理された画像データを一時的に格納したり、前記マイクロコンピュータ６のワーク領域に利用される。
前記マイクロコンピュータ６は、システム全体の制御を行なう回路であって、バス８を介してＤＳＰ４に画像信号処理コマンドを発行し、バッファメモリ５のアクセス制御を行ない、また、ＰＣＭＣＩＡインタフェースによるＰＣカードインタフェース制御などを行なう。前記タイミングジェネレータ７は前処理回路３、ＤＳＰ４及びマイクロコンピュータ６に各種動作クロック信号やタイミング信号を与える。
尚、前記タイミングジェネレータ７はマイクロコンピュータ６が内蔵してもよい。また、ＤＳＰ４は中央処理装置と共にマイクロコンピュータ６に内蔵させてもよい。また、マイクロコンピュータ６に内蔵された中央処理装置のデータ処理能力が高い場合には、第２図に例示されるように、ＤＳＰ４に代えて、マイクロコンピュータ６に内蔵された中央処理装置がその動作プログラムに従って画像信号処理を実行するように構成することも可能である。
第３図には前記ＣＣＤ撮像デバイス２の一例が示される。同図において２０で示されるものは水平転送ＣＣＤ部であり、これに直行する方向には夫々図示を省略する前記受光部及び垂直転送ＣＣＤ部が配置されている。水平転送ＣＣＤ部２０は、直列的に配置されたＭＯＳキャパシタによって構成され、個々のＭＯＳキャパシタの転送ゲートには１個置きに相互に逆相の転送パルス信号Ｈ１，Ｈ２が供給され、その転送パルス信号Ｈ１，Ｈ２の変化に同期して信号電荷を順次出力ノード２２に向けて転送する。
水平転送ＣＣＤ部２０から転送されてきた電荷信号はＧＣＤ形式の出力部２１にて電圧信号に変換される。前記出力部２１は、水平転送ＣＣＤ部２０の出力ノード２２に結合されたフローティング容量素子２３、前記パルス信号Ｈ１，Ｈ２による電荷転送の１周期毎にフローティング容量素子２３をプリチャージするプリチャージＭＯＳトランジスタ２４、及び前記出力ノード２２にゲート電極が結合されたソースフォロア入力ＭＯＳトランジスタ２５を有する。ソースフォロア入力ＭＯＳトランジスタ２５は電流源２６と共にソースフォロア出力回路を構成し、当該ＭＯＳトランジスタ２５のソースが出力端子２７とされる。第３図においてＲＧはリセットパルスである。Ｇ０で示されるものは前記フローティング容量素子２３の容量、Ｃ１で示されるものはＭＯＳトランジスタ２４のゲート・ソース間の寄生容量、Ｃ２は水平転送ＣＣＤ部２０の出力ノード２２と転送パルス信号Ｈ１を受ける転送ゲートとの間の寄生容量、Ｃ３はＭＯＳトランジスタ２５の入力ゲート容量を意味する。尚、出力部２１のソースフォロア出力回路は１段に限定されず、複数段直列接続してもよい。
第４図には出力部２１による出力動作タイミングの一例が示される。転送パルス信号Ｈ１，Ｈ２は夫々ローレベルによって電荷信号を１画素づつ後段へ転送する。リセットパルスＲＧはハイレベルによってプリチャージＭＯＳトランジスタ２４をオン状態にする。
上記出力部２１による出力動作は、リセット期間Ｔ１、フィードスルー期間Ｔ２、及び電荷信号出力期間Ｔ３とされる。リセット期間Ｔ１において、水平転送ＣＣＤ部２０の終段転送ゲートはハイレベルの転送パルス信号Ｈ１によりオフ状態にされており、この状態でハイレベルのリセットパルス信号ＲＧにてプリチャージＭＯＳトランジスタ２４がオン動作されることにより、出力ノード２２及びフローティング容量素子２３のプリチャージが行なわれる。このとき、前記寄生容量Ｃ１，Ｃ２及びゲート入力容量Ｃ３も充電される。
前記フィードスルー期間Ｔ２において、水平転送ＣＣＤ部２０の終段転送ゲート及びプリチャージＭＯＳトランジスタ２４の双方がオフ状態にされて出力ノード２２はフローティング状態になり、上記プリチャージ電荷がフローティング容量素子２３及びソースフォロア入力ＭＯＳトランジスタ２５の入力ゲート容量Ｃ３などに電荷再配分されて安定化される。このフィードスルー期間Ｔ２で出力端子２７に得られる電圧レベルを黒レベルと称する。
前記電荷信号出力期間Ｔ３は、プリチャージＭＯＳトランジスタ２４をオフ状態に維持させて、水平転送ＣＣＤ部２０の終段転送ゲートから出力ノード２２に向けて電荷信号を出力する期間である。これにより、プリチャージされたフローティング容量素子２３などに水平転送ＣＣＤ部２０からの電荷信号が流れ込み、これによる出力ノード２２の電位変化が、ソースフォロア出力回路の出力端子２７に得られる。
前記フィードスルー期間Ｔ２の黒レベルに対して、電荷信号出力期間Ｔ３の信号レベルは、大凡、Ｑｓ／（ＣＯ＋Ｃ３＋Ｃ１＋Ｃ２）だけ低下される。Ｑｓは負電荷である。
上記出力端子２７に得られる電圧信号には、前記ソースフォロア入力ＭＯＳトランジスタ２５で発生する１／ｆノイズ、プリチャージＭＯＳトランジスタ２４を転送周期毎にリセットするときに発生するリセットノイズなどの容量性ノイズが含まれている。特に前記寄生容量Ｃ２に着目すると、出力部２１の出力動作が、前記フィードスルー期間Ｔ２から電荷信号出力期間Ｔ３に遷移するとき、転送パルス信号Ｈ１の変化が寄生容量Ｃ２を介して出力ノード２２のレベルを不所望に変化させることが本発明者によって明らかにされている。前記不所望なレベル変化量は、主に、寄生容量Ｃ２とフローティング容量Ｃ０との容量比によって決定される。このとき、出力部２１の検出感度を高くするためにフローティング容量素子２３の容量Ｃ０は小さくされる傾向にあるから、相対的に寄生容量Ｃ２が大きくなり、これにより、前記電荷信号出力期間Ｔ３における不所望なレベル変化が大きくなる。上記容量性ノイズ成分に起因したそのような不所望なレベル変化は、電荷信号出力期間に不所望なオフセット電圧となってソースフォロア出力回路２１から出力される。前記前処理ＬＳＩ３はそのようなオフセット電圧をキャンセルする新たな機能が追加されている。
ここで、前記オフセット電圧について更に説明する。例えば第５図に示される画像に対するイメージ入力走査において、ＯＢＰ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ Ｐｕｌｓｅ）は水平方向走査の同期信号（水平同期信号）とされ、ＣＣＤ撮像デバイス２は水平同期信号ＯＢＰのハイレベル期間（ラスタ走査における映像期間に類似する期間であり映像期間とも称する）に光学像の入力を行う。水平同期信号ＯＢＰのローレベル期間は受光部が光学的に遮断される期間（ラスタ走査における水平帰線期間に類似する期間であり基準期間とも称する）である。
映像期間中において、電荷信号出力期間Ｔ３中の電圧信号レベルは黒レベルに対して例えば２０〜５００ｍＶの範囲の電位差を有する。一方、基準期間では、受光部は光学的に遮断されているので、理論上、電荷信号出力期間Ｔ３中の電圧信号レベルは黒レベルに一致されはずである。しかしながら、実際は前述の容量性ノイズ成分があるから、基準期間における電荷信号出力期間Ｔ３中の電圧信号レベルは、黒レベルに対して±ΔＶのオフセット電圧分だけずれる。そのようなオフセット電圧は、映像期間においても電荷信号出力期間Ｔ３中の電圧信号レベルに重畳されている。
第６図には前記前処理ＬＳＩ３の一例が示される。前記前処理ＬＳＩ３は、前記ＣＣＤ撮像デバイス２の出力部２１から電圧信号を受ける相関二重サンプリング増幅回路（ＣＤＳ）３０と、前記相関二重サンプリング増幅回路３０の出力信号のゲインを調整するゲインコントロール回路（ＰＧＡ）３１と、ゲインコントロール回路３１の出力をアナログ信号からディジタル信号に変換して出力するＡＤ変換回路（ＡＤＣ）３２と、フィードバッククランプ電圧生成回路３３及び第１加算スイッチ回路３４から成る補正手段３５と、オフセットキャンセル電圧生成回路３６及び第２加算スイッチ回路３７から成るオフセットキャンセル手段３８とを含む。
前記ＰＧＡ３１に対するゲインコントロールの指示は例えばマイクロコンピュータ６によって垂直走査期間毎に行なわれる。補正手段３５に対する制御動作は、特に制限されないが、基準期間毎に行なわれる。
前記フィードバッククランプ電圧生成回路３３は、ＣＣＤ撮像デバイス２が光学的に遮断された状態において前記ＡＤＣ３２の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧Ｖｃｌｐを生成する。第１加算スイッチ回路３４は、フィードバッククランプ電圧生成回路３３で生成されたフィードバッククランプ電圧Ｖｃｌｐを前記ＣＤＳ３０の出力に選択的に加算する。これによって補正手段３５は、ＣＣＤ撮像デバイス２２が光学的に遮断された状態において前記ＡＤ変換回路３２から得られる出力信号を一定レベルにするためのフィードバッククランプ制御を行なうことができる。例えばＡＤＣ３２が１０ビットの変換精度を有するとき、上記一定レベルとして、ＡＤＣ３２の最小出力値からｎ番目の値を採用することができる。
前記オフセットキャンセル電圧生成回路３６は、外部入力された情報（ＶＯＦ）に基づいて、オフセットキャンセル電圧を生成する。第２加算スイッチ回路３７は、生成されたオフセットキャンセル電圧をＣＤＳ３０の入力端子に加える。
前記オフセットキャンセル手段３８は、オフセットキャンセル電圧によってＣＣＤ撮像デバイス２の出力信号からオフセット電圧を除去する。補正手段３５は、オフセット電圧が除去された信号に対してフィードバッククランプ制御を行なえばよい。したがって、補正手段３５による補正制御量にはオフセット電圧に起因する信号量を含まなくても済み、補正手段３５による制御量を小さくでき、また、補正手段３５などが低電圧電源で動作されても、フィードバッククランプ制御には良好な追従性を得ることができる。
第７図には前記ＣＤＳ３０、補正手段３５及びオフセットキャンセル手段３８の一例回路図が示される。同図を参照しながらそれらについて詳述する。
前記ＣＤＳ３０は、差動入力及び差動出力型の差動アンプ３００、サンプリング容量３０１，３０２、サンプリングスイッチ（ＳＷ１）３０３、リセットスイッチ（ＳＷ３）３０４を有する。３０５で示されるものはゲイン調整用容量素子３０５である。前記リセットスイッチ３０４は電圧ＶＲＴ（例えばＶｄｄ／２等）に接続される。差動アンプ３００の非反転入力端子にはサンプリング容量３０１を介してＣＣＤ撮像デバイス２からの電圧信号ＣＤＳＩＮが供給される。差動アンプ３００の反転入力端子にはサンプリングスイッチ（ＳＷ１）３０３を介して一定の電圧Ｖ１（任意に決定された一定電圧例えばＶｄｄ／２等）が与えられる。
前記フィードバッククランプ電圧生成回路３３は、ＡＤＣ３２の出力をアナログ信号に変換するＤＡＣ３３０、クランプ電圧制御スイッチ３３１（ＳＷ１０）、時定数設定用の抵抗素子３３２、及び容量素子３３３を有する。前記フィードバッククランプ電圧Ｖｃｌｐはボルテージフォロアアンプ３９を介して前記第２加算スイッチ回路３４（ＳＷ４）に伝達され、同スイッチ回路３４を経て前記差動アンプ３００の反転出力端子に伝達される。
前記電圧ＶＯＦは、ボルテージフォロアアンプ３６１を介して、前記第２加算スイッチ回路３７（ＳＷ２）に伝達され、サンプリング容量３０２の蓄積電極に与えられる。電圧ＶＯＦは、オフセット電圧に応ずるオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧である。これにより、ＣＣＤ撮像デバイス２が光学的に遮断された状態において黒レベルと基準信号レベルとの差電圧であるオフセット電圧に応ずるオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧に相当する電圧ＶＯＦがボルテージフォロアアンプ３６１から出力される。
第８図には第７図に示される回路の動作タイミングの一例が示される。前記クランプ電圧制御スイッチ３３１（ＳＷ１０）により、フィードバッククランプ電圧Ｖｃｌｐの状態は基準期間で決定され、次の映像期間中に維持される。映像期間中において、スイッチＳＷ３、ＳＷ４がリセット期間Ｔ１からフィードスルー期間Ｔ２にかけてオン状態にされることにより、差動アンプ３００の双方の入力端子は電圧ＶＲＴにされ、差動アンプ３００の非反転出力端子，反転出力端子は夫々電圧ＶＲＴ，フィードバッククランプ電圧Ｖｃｌｐにリセットされる。このリセット動作に並行して、サンプリング容量素子３０１にはＣＣＤ撮像デバイス２の出力電圧が印加され、サンプリング容量素子３０２にはスイッチＳＷ１を介して電圧Ｖ１が印加される。これにより、サンプリング容量３０１，３０２には夫々の印加電圧に応じた電荷が蓄積される。この状態におけるサンプリング容量３０１の電圧とサンプリング容量３０２の電圧との差分（若しくは差分に対する差動増幅出力）は、黒レベルに応ずる信号電圧とみなすことができる。電荷信号出力期間Ｔ３に遷移すると、ＣＣＤ撮像デバイス２の出力信号ＣＤＳＩＮの変化に応じて差動アンプ３００の非反転入力端子（＋）の電位が変化される。この変化分には、ＣＣＤ撮像デバイス２のオフセット電圧も含まれている。このとき、スイッチＳＷ２がオン状態にされ、差動アンプ３００の反転入力端子（−）の電位はオフセットキャンセル電圧Ｖｏｆｔ分だけ変化される。したがって、差動アンプ３００の非反転入力端子（＋）に印加されたオフセット電圧は、反転入力端子（−）に印加されたオフセットキャンセル電圧Ｖｏｆｔによって相殺される。これにより、差動アンプ３００の差動出力からＣＣＤ撮像デバイス２のオフセット電圧成分が除去若しくは減ぜられる。
基準期間においても前記スイッチＳＷ１〜ＳＷ４の動作は上記と同じである。但し、この場合には、スイッチ３３１（ＳＷ１０）によるフィードバッククランプ電圧の更新処理が行なわれる。オフセット電圧は、ＣＣＤ撮像デバイス２に固有の大きさであるから、初期設定後は、大きな温度変化などが無い限り実質的な変動は少ないと考えられる。したがって、初期設定後は、フィードバッククランプ電圧の更新のみを行なうだけで、オフセットキャンセル電圧の更新を行なう必要はない。
第９図にはＣＤＳ３０の別の回路が示される。第９図においてサンプリング容量３０１，３０２には、スイッチ３０３，３０６，３０７を介して、ＣＣＤ撮像デバイス２からの電圧信号ＣＤＳＩＮが印加され、また、スイッチ３０８を介して選択的に前記電圧ＶＲＴが印加されるようになっている。第９図においてオフセットキャンセル電圧生成回路３６が生成する電圧はＶＲＴ＋Ｖｏｆｔとされる。その他の構成は第７図と同様である。第９図に示される回路のスイッチＳＷ１〜ＳＷ４は第８図と同じタイミングでオン動作される。前記スイッチ３０８は基準期間においてスイッチＳＷ１と一緒にオン動作される。この回路構成においてＶＲＴは例えば理論上の黒レベルとされる。
第７図と第９図の回路を比較すると、第７図の回路の方がシェーディング歪みを小さくすることができる。シェーディングとは、ＣＣＤ撮像デバイス２を用いてイメージ入力を行なったとき、水平走査方向の基端近辺で画像が黒く沈む現象であり、第１０図に示されるように水平走査方向の基端側においてＣＣＤ撮像デバイス２の出力電圧信号波形が全体的に傾く。第９図の回路構成では、サンプリング容量３０１，３０２には、フィードスルー期間Ｔ２及び電荷信号出力期間Ｔ３の双方においてＣＣＤデバイスの出力電圧信号ＣＤＳＩＮが印加されるから、第１０図のΔａ＋Δｂがシェーディング歪みとなる。第７図の場合には、サンプリング容量３０２にはＣＣＤデバイスの出力電圧信号ＣＤＳＩＮが印加されないから、第１０図のΔａだけがシェーディング歪みとなる。
第１１図には前記オフセットキャンセル手段の第２の例が示される。第１１図においてオフセットキャンセル電圧生成回路３６は、前記フィードバッククランプ電圧生成回路３３より発生されるクランプ電圧Ｖｃｌｐをサンプリングするサンプルホールド回路３８１と、サンプルホールド回路３８１でサンプリングされた電圧信号と基準電圧信号Ｖｒｅｆ３（理論上のクランプ電圧）との差電圧によって、オフセットキャンセル電圧Ｖｏｆｔに電圧Ｖ１を重畳した電圧を生成する反転増幅回路３８２によって構成される。反転増幅回路３８２の出力は第２加算スイッチ回路３７を介してＣＤＳ３０の入力段に選択的に加えられる。第１１図におけるその他の構成は第６図と同様であり同一機能を有する回路ブロックには同一符号を付してその詳細な説明を省略する。第１１図に示されたオフセットキャンセル手段によれば、第６図と同様にフィードバック制御により自動的にオフセット電圧のキャンセルが可能になる。このことにより更に、フィードバック電圧制御量を小さくして、より低電圧化が行なえる。また、オフセット電圧の温特等の時間変化をもキャンセル可能となる。
第１２図には前記オフセットキャンセル手段の第３の例が示される。第１２図においてオフセットキャンセル電圧生成回路３６は、ＣＣＤ撮像デバイス２が光学的に遮断された状態においてオフセットキャンセル電圧のレベルを指定するためのディジタル制御情報Ｄｃｏｎｔを入力する外部端子３９２と、入力されたディジタル制御情報Ｄｃｏｎｔをアナログ信号に変換してオフセットキャンセル電圧Ｖｏｆｔに前記一定電圧Ｖ１を重畳した電圧を生成するＤＡ変換回路（ＤＡＣ）３９０と、ＤＡＣ３９０の出力を受けるボルテージフォロア回路３９１とを有し、生成された電圧Ｖ１＋Ｖｏｆｔを前記第２加算スイッチ回路３７を介してＣＤＳ３０の入力段に加える。第１２図におけるその他の構成は第６図と同様であり同一機能を有する回路ブロックには同一符号を付してその詳細な説明を省略する。第１２図に示されたオフセットキャンセル手段によれば、サンプルホールド回路が不用になり、オフセットキャンセル電圧生成回路３３は、オフセットキャンセルのための電圧Ｖ１＋Ｖｏｆｔをデイジタル信号によって生成することができる。
前記第１２図に示されるオフセットキャンセル手段を採用する場合、外部から入力した制御情報Ｄｃｏｎｔが適切な値であるかを把握するには、基準期間においてモニタ端子ＣＬＰが理論上の規定電圧になるか否かを監視すればよい。例えば、第１２図に示されるように、マイクロコンピュータ６がモニタ端子ＣＬＰの電圧を参照しながらデータＤｃｏｎｔを出力することができる。
以上本発明者によってなされた発明を実施例に基づいて具体的に説明したが本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、ＣＣＤ撮像デバイスは前記インクライン型に限定されず、ＣＣＤにフレーム蓄積部を設けたフレームインクライン型、受光部を兼ねた転送部を有するフレームトランスファ型等であってもよい。また、本発明はＭＯＳトランジスタを利用したＸ−Ｙアドレス方式の固体撮像デバイスを用いたイメージ入力システムにも適用することができる。また、フィードバッククランプ電圧はＰＧＡの出力側に帰還させてもよい。但し、補正量が大きい場合には、上記実施例のようにＰＧＡの前段に帰還させたほうが望ましい。
産業上の利用可能性
本発明は、ディジタルビデオカメラ、ディジタルスチルカメラ、更にはディジタル内視鏡等、光学的にイメージを入力するイメージ入力システムに広く適用することができる。
【図面の簡単な説明】
【第１図】 第１図は本発明に係るイメージ入力システムの一実施例を示すブロック図である。
【第２図】 第２図は本発明に係るイメージ入力システムの別の実施例を示すブロック図である。
【第３図】 第３図はＣＣＤ撮像デバイスの一部を例示する回路図である。
【第４図】 第４図はＣＣＤ撮像デバイスの出力部による出力動作タイミングの一例を示す波形図である。
【第５図】 第５図はオフセット電圧の説明図である。
【第６図】 第６図は前処理ＬＳＩの一例を示すブロック図である。
【第７図】 第７図は前記ＣＤＳ回路、補正手段及びオフセットキャンセル手段の一例を示す回路図である。
【第８図】 第８図は第７図に示される回路の動作タイミングの一例を示す波形図である。
【第９図】 第９図はＣＤＳ回路の別の例を示す回路図である。
【第１０図】 第１０図はシェーデイングの説明図である。
【第１１図】 第１１図は前記オフセットキャンセル手段の第２の例を示す回路図である。
【第１２図】 第１２図は前記オフセットキャンセル手段の第３の例を示す回路図である。
Claims (10)
- 固体撮像デバイスと、前記固体撮像デバイスの出力信号に対して相関二重サンプリング増幅を行なって映像信号を出力する前処理回路とを含むイメージ入力システムであって、
前記前処理回路は、前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる信号情報を出力する相関二重サンプリング増幅回路と、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずるオフセット電圧をキャンセルするためのオフセットキャンセル電圧を前記相関二重サンプリング増幅回路の入力端子に印加するオフセットキャンセル手段とを含み、前記相関二重サンプリング増幅回路は、前記オフセット電圧とオフセットキャンセル電圧とを相互に逆極性の信号成分として相殺するものであることを特徴とするイメージ入力システム。 - 前記前処理回路から出力される映像信号を入力して画像信号処理を行なうデータ処理装置を更に備えて成るものであることを特徴とする請求項 1 に記載のイメージ入力システム。
- 前記固体撮像デバイスはＧＣＤ形式の出力部を有し、前記前処理回路は更に、前記相関二重サンプリング増幅回路の出力信号のゲインを調整するゲインコントロール回路と、ゲインコントロール回路の出力をアナログ信号からディジタル信号に変換して出力するＡＤ変換回路と、前記ＡＤ変換回路の出力信号を受け、前記固体撮像デバイスが光学的に遮断された状態における前記固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に基づいて前記ＡＤ変換回路から得られる出力信号を一定レベルにするためのフィードバック制御を行なう補正手段とを有するものであることを特徴とする請求項１又は請求項２に記載のイメージ入力システム。
- 前記補正手段は、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる前記ＡＤ変換回路の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧を生成するフィードバッククランプ電圧生成回路と、生成されたフィードバッククランプ電圧を前記相関二重サンプリング増幅回路の出力に選択的に加える第１スイッチ手段とを含んで成るものであることを特徴とする請求項３に記載のイメージ入力システム。
- 前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で形成された電圧を差動増幅する差動アンプとを含み、
前記オフセットキャンセル手段は、前記補正手段から出力される信号を検出する電圧検出回路と、前記電圧検出回路で検出された電圧信号と基準電圧信号との差電圧によってオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで成るものであることを特徴とする請求項３に記載のイメージ入力システム。 - 前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で形成された電圧を差動増幅する差動アンプとを含み、
前記オフセットキャンセル手段は、オフセットキャンセル電圧のレベルを指定するための制御情報を外部から入力する手段と、入力された制御情報に基づいてオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで成るものであることを特徴とする請求項３又は請求項４に記載のイメージ入力システム。 - 前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で形成された電圧を差動増幅する差動アンプとを含み、
前記オフセットキャンセル手段は、オフセットキャンセル電圧を入力する外部端子と、外部端子に入力が結合されたバッファアンプと、バッファアンプから出力されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで成るものであることを特徴とする請求項３又は請求項４に記載のイメージ入力システム。 - 前記前処理回路は、前記補正手段が生成したフィードバッククランプ電圧を外部から観測可能にする外部モニタ端子を更に含んで成るものであることを特徴とする請求項６に記載のイメージ入力システム。
- 前記補正手段は、前記固体撮像デバイスが光学的に遮断された状態におけるフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応ずる前記ＡＤ変換回路の出力信号レベルを検出し、検出した前記出力信号レベルに基づいてフィードバッククランプ電圧を生成するフィードバッククランプ電圧生成回路と、生成されたフィードバッククランプ電圧を前記ゲインコントロール回路の出力に選択的に加える第１スイッチ手段とを含んで成るものであることを特徴とする請求項３に記載のイメージ入力システム。
- 前記相関二重サンプリング増幅回路は、固体撮像デバイスのフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を形成する第１サンプリング回路と、第１サンプリング回路の差電圧に対する参照電圧を形成する第２サンプリング回路と、前記第１及び第２サンプリング回路で形成された電圧を差動増幅する差動アンプとを含み、
前記オフセットキャンセル手段は、前記フィードバッククランプ電圧生成回路から出力される信号を検出する電圧検出回路と、前記電圧検出回路で検出された電圧信号と基準電圧信号との差電圧によってオフセットキャンセル電圧を生成するオフセットキャンセル電圧生成手段と、生成されたオフセットキャンセル電圧を前記第２サンプリング回路の参照電圧に選択的に加える第２スイッチ手段とを含んで成るものであることを特徴とする請求項４に記載のイメージ入力システム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1997/003999 WO1999023819A6 (en) | 1997-11-04 | Image input system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO1999023819A6 JPWO1999023819A6 (ja) | 2002-09-03 |
| JP3971102B2 true JP3971102B2 (ja) | 2007-09-05 |
Family
ID=14181429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519551A Expired - Fee Related JP3971102B2 (ja) | 1997-11-04 | 1997-11-04 | イメージ入力システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6499663B1 (ja) |
| JP (1) | JP3971102B2 (ja) |
| TW (1) | TW393861B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940548B2 (en) * | 1998-07-15 | 2005-09-06 | Texas Instruments Incorporated | Analog optical black clamping circuit for a charge coupled device having wide programmable gain range |
| JP4454750B2 (ja) * | 1999-12-28 | 2010-04-21 | 日本バーブラウン株式会社 | イメージセンサ用のフロントエンド信号処理の方法および装置 |
| US6783073B2 (en) * | 2000-04-18 | 2004-08-31 | Renesas Technology Corp. | Image input system |
| JP3710361B2 (ja) * | 2000-06-20 | 2005-10-26 | キヤノン株式会社 | 撮像装置 |
| US6806901B1 (en) * | 2000-10-31 | 2004-10-19 | Texas Instruments Incorporated | Controlling the range and resolution of offset correction applied to the output of a charge coupled device |
| US20020073188A1 (en) * | 2000-12-07 | 2002-06-13 | Rawson Freeman Leigh | Method and apparatus for partitioning system management information for a server farm among a plurality of leaseholds |
| US20020073187A1 (en) * | 2000-12-07 | 2002-06-13 | Rawson Freeman Leigh | Method and apparatus for time decay monitoring of application, network and system behavior |
| JP3831940B2 (ja) * | 2001-11-26 | 2006-10-11 | ソニー株式会社 | 固体撮像装置およびそのクランプ制御方法 |
| FR2856547B1 (fr) * | 2003-06-23 | 2005-09-23 | St Microelectronics Sa | Procede de traitement du niveau de noir d'une matrice de pixels d'un capteur d'image, et capteur correspondant |
| KR100513387B1 (ko) * | 2003-07-25 | 2005-09-07 | 삼성전자주식회사 | 증폭기 및 그 증폭방법과 이를 이용한 아날로그 처리회로및 이미지 픽업회로 |
| US20050055436A1 (en) * | 2003-09-08 | 2005-03-10 | Hitoshi Yamada | Resource load measuring method, network control apparatus, communication node and storage medium |
| US20080218609A1 (en) * | 2007-03-07 | 2008-09-11 | Altasens, Inc. | Cross-coupled differential Dac-based black clamp circuit |
| US8179455B2 (en) * | 2010-03-11 | 2012-05-15 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Optical black-level cancellation for optical sensors using open-loop sample calibration amplifier |
| CN109905110B (zh) * | 2017-12-11 | 2022-11-18 | 博通集成电路（上海）股份有限公司 | 用于控制放大器增益的开关及方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191435A (en) * | 1978-04-23 | 1993-03-02 | Canon Kabushiki Kaisha | Image pickup device |
| JP3467047B2 (ja) * | 1992-08-21 | 2003-11-17 | 富士写真フイルム株式会社 | 画像処理装置および方法ならびにビデオ・カメラ |
| JP2919722B2 (ja) | 1993-09-29 | 1999-07-19 | 三洋電機株式会社 | Ｃｃｄ信号処理回路 |
| US5889553A (en) * | 1993-11-17 | 1999-03-30 | Canon Kabushiki Kaisha | Image pickup apparatus capable of high resolution imaging |
| US6181368B1 (en) * | 1994-04-14 | 2001-01-30 | Asahi Kogaku Kogyo Kabushiki Kaisha | Electronic endoscope |
| US6201573B1 (en) * | 1995-11-13 | 2001-03-13 | Hamamatsu Photonics K. K. | Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits |
| EP0793382B1 (en) * | 1995-09-19 | 2002-04-10 | Matsushita Electric Industrial Co., Ltd. | Dark shading correcting circuit |
| KR100220863B1 (ko) * | 1995-11-30 | 1999-09-15 | 무네유키 가코우 | 고체촬상소자의 신호독출장치 |
| US5736886A (en) | 1996-02-06 | 1998-04-07 | Analog Devices, Inc. | Input clamping method and apparatus with a correlated double-sampling circuit |
| US5757440A (en) | 1996-02-06 | 1998-05-26 | Analog Devices, Inc. | Method and apparatus for providing an offset level to an image signal |
| JP2000287137A (ja) * | 1999-03-30 | 2000-10-13 | Toshiba Corp | 固体撮像素子 |
-
1997
- 1997-11-04 JP JP2000519551A patent/JP3971102B2/ja not_active Expired - Fee Related
- 1997-11-04 US US09/529,651 patent/US6499663B1/en not_active Expired - Lifetime
- 1997-11-18 TW TW086117213A patent/TW393861B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6499663B1 (en) | 2002-12-31 |
| WO1999023819A1 (fr) | 1999-05-14 |
| TW393861B (en) | 2000-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6783073B2 (en) | Image input system | |
| US10986296B2 (en) | Solid-state image pickup device and control method thereof | |
| JP3971102B2 (ja) | イメージ入力システム | |
| EP2832090B1 (en) | Cmos image sensors implementing full frame digital correlated double sampling with global shutter | |
| US6829007B1 (en) | Digital scheme for noise filtering of optical black and offset correction in CCD signal processing | |
| JP4362156B2 (ja) | Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式 | |
| JP4288346B2 (ja) | 撮像装置及び画素回路 | |
| JP6317568B2 (ja) | 比較回路およびそれを用いた撮像素子並びに比較回路の制御方法 | |
| US20070236590A1 (en) | Output auto-zero for CMOS active pixel sensors | |
| US6710803B1 (en) | Image sensor and method for driving the same | |
| JPH11317666A (ja) | デジタル自動利得制御回路 | |
| JP2003511920A (ja) | 能動画素センサによる時間遅延積分画像形成 | |
| JPWO1999023819A6 (ja) | イメージ入力システム | |
| JP2001339643A (ja) | 固体撮像装置用黒レベル発生回路及び固体撮像装置 | |
| US6346696B1 (en) | Image sensor and method for driving the same | |
| US8553121B2 (en) | Imaging apparatus and control method thereof | |
| JPH09270961A (ja) | 固体撮像装置 | |
| US20050088549A1 (en) | Noise removing device for image sensor | |
| US7872676B2 (en) | Methods, systems, and devices for offset compensation in CMOC imagers | |
| US20190110012A1 (en) | Ad conversion circuit and imaging device | |
| US20100033601A1 (en) | Solid-state imaging device with a sensor core unit and method of driving the same | |
| JP6422319B2 (ja) | 撮像装置、及びそれを用いた撮像システム | |
| JPH0865580A (ja) | 撮像装置 | |
| JP4366646B2 (ja) | Ａｄ変換回路及び固体撮像装置 | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |