JPH11312856A - 高周波用配線基板の実装構造 - Google Patents
高周波用配線基板の実装構造Info
- Publication number
- JPH11312856A JPH11312856A JP11821298A JP11821298A JPH11312856A JP H11312856 A JPH11312856 A JP H11312856A JP 11821298 A JP11821298 A JP 11821298A JP 11821298 A JP11821298 A JP 11821298A JP H11312856 A JPH11312856 A JP H11312856A
- Authority
- JP
- Japan
- Prior art keywords
- signal transmission
- transmission line
- dielectric substrate
- frequency
- external circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高周波信号の伝送損失が小さく、特性劣化も少
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板2と、その表面に搭載された高
周波用半導体素子5と、誘電体基板2の表面に形成され
半導体素子5と接続された第1の信号伝送線路7と、誘
電体基板2の裏面に形成された第2の信号伝送線路8
と、第1の信号伝送線路7と第2の信号伝送線路8とを
結合させてなる高周波用配線基板を、第2の信号伝送線
路7の終端部に形成された接続部を介して外部回路基板
10の配線層12に実装してなる実装構造であって、第
1の信号伝送線路7と第2の信号伝送線路8の結合部直
下の外部回路基板10の表面に誘電体基板及び外部回路
基板よりも低誘電率の材質から形成される領域11を設
ける。
なく伝送でき、実装部分での信号の反射等を抑制した伝
送特性に優れた配線基板の実装構造を得る。 【解決手段】誘電体基板2と、その表面に搭載された高
周波用半導体素子5と、誘電体基板2の表面に形成され
半導体素子5と接続された第1の信号伝送線路7と、誘
電体基板2の裏面に形成された第2の信号伝送線路8
と、第1の信号伝送線路7と第2の信号伝送線路8とを
結合させてなる高周波用配線基板を、第2の信号伝送線
路7の終端部に形成された接続部を介して外部回路基板
10の配線層12に実装してなる実装構造であって、第
1の信号伝送線路7と第2の信号伝送線路8の結合部直
下の外部回路基板10の表面に誘電体基板及び外部回路
基板よりも低誘電率の材質から形成される領域11を設
ける。
Description
【0001】
【発明の属する技術分野】本発明は高周波用配線基板の
実装構造に関するもので、特に、マイクロ波帯からミリ
波帯領域の高周波用の半導体素子を収納あるいは搭載し
た高周波用配線基板を、高周波信号の伝送損失を低減し
て外部回路基板に接続するための実装構造に関するもの
である。
実装構造に関するもので、特に、マイクロ波帯からミリ
波帯領域の高周波用の半導体素子を収納あるいは搭載し
た高周波用配線基板を、高周波信号の伝送損失を低減し
て外部回路基板に接続するための実装構造に関するもの
である。
【0002】
【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う配線基板には高周波用半導体パッケージ等がある
が、例えば誘電体からなる誘電体基板、枠体および蓋体
により形成された空所(キャビティ)に半導体素子を収
納して気密に封止された構造が提案されている。
扱う配線基板には高周波用半導体パッケージ等がある
が、例えば誘電体からなる誘電体基板、枠体および蓋体
により形成された空所(キャビティ)に半導体素子を収
納して気密に封止された構造が提案されている。
【0003】かかる構造からなる高周波用半導体パッケ
ージ内の半導体素子に対する高周波信号の入出力及び、
パッケージの外部回路基板への実装は、誘電体基板表面
に形成され、高周波用の半導体素子と電気的に接続され
たストリップ線路等の信号伝送線路を枠体を通して空所
の内側から外側に引き出し、これを更に誘電体基板の側
面を経由して裏面に引き回して接続用高周波端子と接続
され、その接続端子と外部回路基板の配線層とを半田等
の接着剤を介して接続していた。
ージ内の半導体素子に対する高周波信号の入出力及び、
パッケージの外部回路基板への実装は、誘電体基板表面
に形成され、高周波用の半導体素子と電気的に接続され
たストリップ線路等の信号伝送線路を枠体を通して空所
の内側から外側に引き出し、これを更に誘電体基板の側
面を経由して裏面に引き回して接続用高周波端子と接続
され、その接続端子と外部回路基板の配線層とを半田等
の接着剤を介して接続していた。
【0004】またその他に、高周波用半導体パッケージ
の誘電体基板の裏面に接続用高周波端子を形成し、この
高周波端子と半導体素子とを誘電体基板内を貫通して形
成されたスルーホール導体を介して接続した高周波用半
導体パッケージが提案されている。この高周波用半導体
パッケージも前記と同様、高周波端子と外部回路基板の
配線層を半田等の接着剤を介して接続していた。
の誘電体基板の裏面に接続用高周波端子を形成し、この
高周波端子と半導体素子とを誘電体基板内を貫通して形
成されたスルーホール導体を介して接続した高周波用半
導体パッケージが提案されている。この高周波用半導体
パッケージも前記と同様、高周波端子と外部回路基板の
配線層を半田等の接着剤を介して接続していた。
【0005】
【発明が解決しようとする課題】しかしながら、前者の
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、線路間でのインピーダンス整合をとる必要があ
り、信号線路幅を狭くする必要がある。その結果、この
通過部で反射損、放射損が発生しやすくなり高周波信号
の伝送特性の劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を誘電体基板の側面で曲折する
ことから、曲折部での反射が大きくなり伝送特性の劣化
が生じた。
高周波用半導体パッケージをミリ波帯で用いた場合、ス
トリップ線路等の信号伝送線路を枠体を通して空所の内
側から外側に引き出した際、枠体通過部で信号線路がマ
イクロストリップ線路からストリップ線路へと変換され
るため、線路間でのインピーダンス整合をとる必要があ
り、信号線路幅を狭くする必要がある。その結果、この
通過部で反射損、放射損が発生しやすくなり高周波信号
の伝送特性の劣化が起こりやすくなるという問題があっ
た。また、信号伝送線路を誘電体基板の側面で曲折する
ことから、曲折部での反射が大きくなり伝送特性の劣化
が生じた。
【0006】また、後者のパッケージにおいては、スル
ーホール導体を誘電体基板の裏面に導出して信号線路と
して用いると、信号伝送線路とスルーホールの接触部が
曲折するため、この曲折部分での反射損が大きくなり、
40GHz以上で急激な特性の劣化が生じるため、高周
波領域で使用することが困難であった。
ーホール導体を誘電体基板の裏面に導出して信号線路と
して用いると、信号伝送線路とスルーホールの接触部が
曲折するため、この曲折部分での反射損が大きくなり、
40GHz以上で急激な特性の劣化が生じるため、高周
波領域で使用することが困難であった。
【0007】そこで本発明者等は、高周波用半導体パッ
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
(特開平09−186268号)。しかしながら、この
高周波用配線基板を外部回路基板の配線層に実装する場
合、外部回路基板の誘電率が7以上になると伝送特性は
劣化し、高周波領域で使用することが困難となり、外部
回路基板の材種が限定されるものであった。
ケージとして、電磁結合の機構を組み込み、低損失で信
号線路を伝送することができるパッケージを提案した。
(特開平09−186268号)。しかしながら、この
高周波用配線基板を外部回路基板の配線層に実装する場
合、外部回路基板の誘電率が7以上になると伝送特性は
劣化し、高周波領域で使用することが困難となり、外部
回路基板の材種が限定されるものであった。
【0008】従って、本発明は、高周波用配線基板を外
部回路基板に実装する際、外部回路基板への表面実装が
可能で、かつ高周波信号の伝送特性の劣化を低減し、あ
らゆる外部回路基板に実装できる構造を提供することを
目的とするものである。
部回路基板に実装する際、外部回路基板への表面実装が
可能で、かつ高周波信号の伝送特性の劣化を低減し、あ
らゆる外部回路基板に実装できる構造を提供することを
目的とするものである。
【0009】
【課題を解決するための手段】本発明者等は、高周波用
配線基板において、高周波信号の特性を劣化させること
なく外部回路基板に表面実装が可能となり、かつ高周波
用配線基板を実装した際の実装強度を充分に確保できる
構成について検討を重ねた結果、半導体素子搭載面側
と、誘電体基板の裏面にそれぞれ信号伝送線路を形成
し、それらを結合してなる高周波用配線基板を、外部回
路基板の配線層に実装する際に、高周波用配線基板の結
合部の直下の外部回路基板表面に、低誘電率の材料を設
けることにより、あらゆる外部回路基板に対しても、配
線基板における信号伝送線路間の良好な結合性を維持で
きることを見いだしたものである。
配線基板において、高周波信号の特性を劣化させること
なく外部回路基板に表面実装が可能となり、かつ高周波
用配線基板を実装した際の実装強度を充分に確保できる
構成について検討を重ねた結果、半導体素子搭載面側
と、誘電体基板の裏面にそれぞれ信号伝送線路を形成
し、それらを結合してなる高周波用配線基板を、外部回
路基板の配線層に実装する際に、高周波用配線基板の結
合部の直下の外部回路基板表面に、低誘電率の材料を設
けることにより、あらゆる外部回路基板に対しても、配
線基板における信号伝送線路間の良好な結合性を維持で
きることを見いだしたものである。
【0010】即ち、本発明の高周波用配線基板の実装構
造は、誘電体基板の表面に搭載された高周波用半導体素
子と、該誘電体基板の表面に被着形成され前記誘電体基
板の表面に半導体素子と電気的に接続された第1の信号
伝送線路と、前記誘電体基板の裏面に形成された第2の
信号伝送線路と、前記第1の信号伝送線路と第2の信号
伝送線路とを結合させてなる高周波用配線基板を、前記
第2の信号伝送線路の終端部に形成された接続部を介し
て外部回路基板における絶縁基板表面に形成された配線
層に実装してなる実装構造であって、前記高周波用配線
基板における前記第1の信号伝送線路と前記第2の信号
伝送線路との結合部直下の前記外部回路基板表面を、前
記高周波用配線基板の前記誘電体基板及び前記外部回路
基板における前記絶縁基板よりも低誘電率の材料によっ
て形成したことを特徴とするものである。
造は、誘電体基板の表面に搭載された高周波用半導体素
子と、該誘電体基板の表面に被着形成され前記誘電体基
板の表面に半導体素子と電気的に接続された第1の信号
伝送線路と、前記誘電体基板の裏面に形成された第2の
信号伝送線路と、前記第1の信号伝送線路と第2の信号
伝送線路とを結合させてなる高周波用配線基板を、前記
第2の信号伝送線路の終端部に形成された接続部を介し
て外部回路基板における絶縁基板表面に形成された配線
層に実装してなる実装構造であって、前記高周波用配線
基板における前記第1の信号伝送線路と前記第2の信号
伝送線路との結合部直下の前記外部回路基板表面を、前
記高周波用配線基板の前記誘電体基板及び前記外部回路
基板における前記絶縁基板よりも低誘電率の材料によっ
て形成したことを特徴とするものである。
【0011】なお、前記第1の信号伝送線路と前記第2
の信号伝送線路との結合は、前記誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁気的に結合さ
れたもの、あるいは前記誘電体基板を貫通するように形
成されたスルーホール導体によって結合されてなるもの
のいずれであってもよい。
の信号伝送線路との結合は、前記誘電体基板の内部に設
けたグランド層のスロット孔を介して電磁気的に結合さ
れたもの、あるいは前記誘電体基板を貫通するように形
成されたスルーホール導体によって結合されてなるもの
のいずれであってもよい。
【0012】本発明の実装構造によれば、高周波用配線
基板の誘電体基板の表面に被着形成され前記半導体素子
と電気的に接続された第1の信号伝送線路と、前記誘電
体基板の裏面に形成された第2の信号伝送線路とが電磁
気的にあるいはスルーホール導体によって結合された結
合部の直下の外部回路基板表面に誘電体基板や外部回路
基板よりも低誘電率の材質からなる領域を設けることに
より、電磁結合部やマイクロストリップ線路部の実効誘
電率、特性インピーダンス、接続用スルーホール導体周
辺の寄生インダクタンスが急激に変化することがないた
め、伝送特性の劣化が少なく良好に高周波信号を伝送す
ることができる。
基板の誘電体基板の表面に被着形成され前記半導体素子
と電気的に接続された第1の信号伝送線路と、前記誘電
体基板の裏面に形成された第2の信号伝送線路とが電磁
気的にあるいはスルーホール導体によって結合された結
合部の直下の外部回路基板表面に誘電体基板や外部回路
基板よりも低誘電率の材質からなる領域を設けることに
より、電磁結合部やマイクロストリップ線路部の実効誘
電率、特性インピーダンス、接続用スルーホール導体周
辺の寄生インダクタンスが急激に変化することがないた
め、伝送特性の劣化が少なく良好に高周波信号を伝送す
ることができる。
【0013】特に、本発明によれば、前記第1の信号伝
送線路と、前記第2の信号伝送線路とを、前記誘電体基
板を介して対峙する位置に形成して電磁気的に結合させ
る構造によれば、高周波用半導体パッケージ構造等にお
いて伝送線路が蓋体の側壁を通過することなく結合でき
るために、側壁通過部における信号の反射損、放射損の
発生がないため、高周波信号を伝送損失を抑制しかつ必
要な周波数の信号を伝送することができる。
送線路と、前記第2の信号伝送線路とを、前記誘電体基
板を介して対峙する位置に形成して電磁気的に結合させ
る構造によれば、高周波用半導体パッケージ構造等にお
いて伝送線路が蓋体の側壁を通過することなく結合でき
るために、側壁通過部における信号の反射損、放射損の
発生がないため、高周波信号を伝送損失を抑制しかつ必
要な周波数の信号を伝送することができる。
【0014】
【発明の実施の形態】本発明の高周波用配線基板の典型
的応用例として、高周波用半導体パッケージの第1の実
施態様に基づく実装構造の断面図を図1に示す。図1に
よれば、高周波用半導体パッケージ1は、誘電体材料か
らなる誘電体基板2と蓋体3によりキャビティ4が形成
されており、そのキャビティ4内には、IC等の高周波
用半導体素子5が搭載されている。
的応用例として、高周波用半導体パッケージの第1の実
施態様に基づく実装構造の断面図を図1に示す。図1に
よれば、高周波用半導体パッケージ1は、誘電体材料か
らなる誘電体基板2と蓋体3によりキャビティ4が形成
されており、そのキャビティ4内には、IC等の高周波
用半導体素子5が搭載されている。
【0015】また、誘電体基板2内部には導体層からな
るグランド層6がほぼ全面にわたり形成され、また、キ
ャビティ4内の誘電体基板2表面には、その一旦が半導
体素子5と接続された第1の信号伝送線路7が形成され
ている。また、高周波用半導体パッケージ1の裏面に
も、第2の信号伝送線路8が形成されている。
るグランド層6がほぼ全面にわたり形成され、また、キ
ャビティ4内の誘電体基板2表面には、その一旦が半導
体素子5と接続された第1の信号伝送線路7が形成され
ている。また、高周波用半導体パッケージ1の裏面に
も、第2の信号伝送線路8が形成されている。
【0016】そして、グランド層6内には、導体層が形
成されないスロット孔9が形成されており、第1の信号
伝送線路7と第2の信号伝送線路8とは、このスロット
孔9を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失の少ない信号の伝達が行
われる。
成されないスロット孔9が形成されており、第1の信号
伝送線路7と第2の信号伝送線路8とは、このスロット
孔9を介して、各線路の端部が対峙する位置に形成する
ことにより電磁結合され、損失の少ない信号の伝達が行
われる。
【0017】なお、蓋体3は、キャビティ4からの電磁
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
波が外部に漏洩するのを防止できる材料から構成され、
金属、セラミックス、セラミックス金属複合材料、ガラ
スセラミックス、ガラス有機樹脂系複合材料等により形
成される。
【0018】一方、外部回路基板10の表面には、コプ
レーナ線路またはグランド付きコプレーナ線路からなる
配線層12が形成されている。また、パッケージ1にお
ける第1の信号伝送線路と第2の信号伝送線路間の信号
伝送特性に対して悪影響を及ぼさないためには、外部回
路基板はできるだけ低誘電率の材料から構成されること
が望ましいが、外部回路基板としては、高誘電率材料か
ら構成される場合もある。
レーナ線路またはグランド付きコプレーナ線路からなる
配線層12が形成されている。また、パッケージ1にお
ける第1の信号伝送線路と第2の信号伝送線路間の信号
伝送特性に対して悪影響を及ぼさないためには、外部回
路基板はできるだけ低誘電率の材料から構成されること
が望ましいが、外部回路基板としては、高誘電率材料か
ら構成される場合もある。
【0019】このような場合、本発明によれば、高周波
用半導体パッケージ1に形成された少なくともスロット
孔9の直下に位置する外部回路基板10の表面領域をパ
ッケージ1の誘電体基板2及び外部回路基板10よりも
低誘電率の材料によって形成する。
用半導体パッケージ1に形成された少なくともスロット
孔9の直下に位置する外部回路基板10の表面領域をパ
ッケージ1の誘電体基板2及び外部回路基板10よりも
低誘電率の材料によって形成する。
【0020】具体的には、外部回路基板10におけるス
ロット孔9の直下領域に凹部を形成し、その凹部内に誘
電体基板2および外部回路基板10よりも低誘電率の低
誘電率材料11が埋め込まれている。この低誘電率材料
11は、誘電率が3以下、特に2.7以下の低誘電損失
の材料であることが望ましい。このような低誘電率材料
としては、PTFE(ポリテトラフルオロエチレン)等
のフッ素系樹脂やPPE(ポリフェニレンエーテル)樹
脂等の樹脂系材料、特にフッ素系樹脂が好適に使用され
る。その他、石英等の低誘電率材料粉末を充填すること
もでき、また適宜低誘電率材料が充填された凹部の開口
部を低誘電率材料からなる蓋材で多うこともできる。
ロット孔9の直下領域に凹部を形成し、その凹部内に誘
電体基板2および外部回路基板10よりも低誘電率の低
誘電率材料11が埋め込まれている。この低誘電率材料
11は、誘電率が3以下、特に2.7以下の低誘電損失
の材料であることが望ましい。このような低誘電率材料
としては、PTFE(ポリテトラフルオロエチレン)等
のフッ素系樹脂やPPE(ポリフェニレンエーテル)樹
脂等の樹脂系材料、特にフッ素系樹脂が好適に使用され
る。その他、石英等の低誘電率材料粉末を充填すること
もでき、また適宜低誘電率材料が充填された凹部の開口
部を低誘電率材料からなる蓋材で多うこともできる。
【0021】さらに、高周波用半導体パッケージ1は外
部回路基板10上に実装されており、高周波用半導体パ
ッケージ1の裏面に形成した第2の信号伝送線路8と外
部回路基板10上に形成した配線層12は半田、金など
のバンプ13を介して互いに接続されている。
部回路基板10上に実装されており、高周波用半導体パ
ッケージ1の裏面に形成した第2の信号伝送線路8と外
部回路基板10上に形成した配線層12は半田、金など
のバンプ13を介して互いに接続されている。
【0022】図2は、図1の高周波用半導体パッケージ
1のキャビティ4内の配線を説明するための図であり、
キャビティ4内には半導体素子5と第1の信号伝送線路
7を形成するマイクロストリップ線路の他に、半導体素
子5に電力を供給するための電源層14aが形成されて
おり、電源層14aの一端は、半導体素子5とリボンや
ワイヤ、TAB等によってそれぞれ電気的に接続されて
おり、他端は、スルーホール導体14bを経由して誘電
体基板2の裏面の配線層14cと電気的に接続されてい
る。
1のキャビティ4内の配線を説明するための図であり、
キャビティ4内には半導体素子5と第1の信号伝送線路
7を形成するマイクロストリップ線路の他に、半導体素
子5に電力を供給するための電源層14aが形成されて
おり、電源層14aの一端は、半導体素子5とリボンや
ワイヤ、TAB等によってそれぞれ電気的に接続されて
おり、他端は、スルーホール導体14bを経由して誘電
体基板2の裏面の配線層14cと電気的に接続されてい
る。
【0023】マイクロストリップ線路からなる第1の信
号伝送線路7と半導体素子5とは、半導体素子5を第1
の信号伝送線路7上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第1の信号伝
送線路7と半導体素子5の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にCu等の導
体を形成した導体板等により接続することもできる。
号伝送線路7と半導体素子5とは、半導体素子5を第1
の信号伝送線路7上に直接搭載することにより、小さな
伝送損失で接続することができるが、前記第1の信号伝
送線路7と半導体素子5の接続方法はこれに限定される
ものではなく、例えば、金リボンや複数のワイヤボンデ
ィングで接続したり、ポリイミド等の基板にCu等の導
体を形成した導体板等により接続することもできる。
【0024】第1の高周波伝送線路の他端は、高周波用
半導体パッケージ1の誘電体基板2内部に形成されたグ
ランド層6に設けたスロット孔9を介して第2の信号伝
送線路8と電磁結合されている。具体的には、第1の信
号伝送線路7と第2の信号伝送線路8とは、グランド層
6に形成されたスロット孔9を介して、それぞれの線路
の端部がスロット孔9の中心から平均的に伝送信号の波
長λの1/4相当の長さLで突出する位置に形成される
ことが望ましい。
半導体パッケージ1の誘電体基板2内部に形成されたグ
ランド層6に設けたスロット孔9を介して第2の信号伝
送線路8と電磁結合されている。具体的には、第1の信
号伝送線路7と第2の信号伝送線路8とは、グランド層
6に形成されたスロット孔9を介して、それぞれの線路
の端部がスロット孔9の中心から平均的に伝送信号の波
長λの1/4相当の長さLで突出する位置に形成される
ことが望ましい。
【0025】また、スロット孔9の形状は、長辺と短辺
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔9の長辺は伝送信号の波長λ
の1/2相当の長さにするのが望ましく、スロット孔9
の短辺は伝送信号の波長λの1/5相当の長さから1/
50相当の長さに設定するのが望ましい。
とから成る長方形や楕円形状の細長い孔であり、該形状
は使用周波数と周波数の帯域幅を特定することができ
る。そのため、スロット孔9の長辺は伝送信号の波長λ
の1/2相当の長さにするのが望ましく、スロット孔9
の短辺は伝送信号の波長λの1/5相当の長さから1/
50相当の長さに設定するのが望ましい。
【0026】図3は、図1の高周波用半導体パッケージ
1の裏面に形成した配線を説明するための図である。第
2の信号伝送線路8は第1の信号伝送線路7と同様に、
マイクロストリップ線路により形成されており、その終
端部(外部回路基板との接続部)においては、マイクロ
ストリップ線路の中心導体の両脇にグランド層15をも
ったグランド付きコプレーナ線路に変換されている。
尚、このグランド層15は誘電体基板2内部に形成され
たグランド層6とビアホール導体16または誘電体基板
2の側面に形成したキャスタレーション(図示せず)に
よって接続されている。
1の裏面に形成した配線を説明するための図である。第
2の信号伝送線路8は第1の信号伝送線路7と同様に、
マイクロストリップ線路により形成されており、その終
端部(外部回路基板との接続部)においては、マイクロ
ストリップ線路の中心導体の両脇にグランド層15をも
ったグランド付きコプレーナ線路に変換されている。
尚、このグランド層15は誘電体基板2内部に形成され
たグランド層6とビアホール導体16または誘電体基板
2の側面に形成したキャスタレーション(図示せず)に
よって接続されている。
【0027】図4は、外部回路基板10表面の配線層1
2を説明するための平面図であり、この配線層12は、
中心導体17とのその両側に設けられたグランド層18
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板10内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
2を説明するための平面図であり、この配線層12は、
中心導体17とのその両側に設けられたグランド層18
により構成されたコプレーナ線路により構成され、場合
によっては、外部回路基板10内にグランド層を形成す
ることによりグランド付きコプレーナ線路により構成さ
れていてもよい。
【0028】そして、図3に示したパッケージ裏面の第
2の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図4に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、配線
層12における中心導体8,17同士およびグランド層
15、18同士を接続することにより、パッケージ1を
外部回路基板10に対して実装することができる。な
お、パッケージ1は図4の外部回路基板の点線内の領域
に実装される。また、電源用配線層14cは、外部回路
基板10の表面に形成された電源用配線層12’と半田
等により電気的に接続される。
2の信号伝送線路の終端部に形成されたグランド付きコ
プレーナ線路と、図4に示したコプレーナ線路またはグ
ランド付きコプレーナ線路とを半田バンプにより、配線
層12における中心導体8,17同士およびグランド層
15、18同士を接続することにより、パッケージ1を
外部回路基板10に対して実装することができる。な
お、パッケージ1は図4の外部回路基板の点線内の領域
に実装される。また、電源用配線層14cは、外部回路
基板10の表面に形成された電源用配線層12’と半田
等により電気的に接続される。
【0029】図5は、本発明の高周波用配線基板の典型
的応用例として、高周波用半導体パッケージの第2の実
施態様に基づく実装構造の断面図を示す。図5の高周波
用半導体パッケージ19は、図1と同様に、誘電体材料
からなる誘電体基板2と蓋体3によってキャビティ4が
形成されており、そのキャビティ4内には、IC等の半
導体素子5が搭載されている。誘電体基板2内には、グ
ランド層6がほぼ全面にわたり形成され、キャビティ4
内の誘電体基板2表面に第1の信号伝送線路7が形成さ
れ、誘電体基板2の裏面には、第2の信号伝送線路8が
形成されている。この第1の信号伝送線路7および第2
の信号伝送線路8は、いずれも誘電体基板2内部に設け
られたグランド層6とともにマイクロストリップ線路を
形成している。
的応用例として、高周波用半導体パッケージの第2の実
施態様に基づく実装構造の断面図を示す。図5の高周波
用半導体パッケージ19は、図1と同様に、誘電体材料
からなる誘電体基板2と蓋体3によってキャビティ4が
形成されており、そのキャビティ4内には、IC等の半
導体素子5が搭載されている。誘電体基板2内には、グ
ランド層6がほぼ全面にわたり形成され、キャビティ4
内の誘電体基板2表面に第1の信号伝送線路7が形成さ
れ、誘電体基板2の裏面には、第2の信号伝送線路8が
形成されている。この第1の信号伝送線路7および第2
の信号伝送線路8は、いずれも誘電体基板2内部に設け
られたグランド層6とともにマイクロストリップ線路を
形成している。
【0030】そして、第1の信号伝送線路7と第2の信
号伝送線路8とは、互いの終端部同士を誘電体基板2を
貫通するように設けられたスルーホール導体20によっ
て結合されている。なお、誘電体基板2内にグランド層
6が形成されている場合、スルーホール導体20は、グ
ランド層6と接触しないようにグランド層6に設けられ
た空孔21を貫通する位置に設けられている。
号伝送線路8とは、互いの終端部同士を誘電体基板2を
貫通するように設けられたスルーホール導体20によっ
て結合されている。なお、誘電体基板2内にグランド層
6が形成されている場合、スルーホール導体20は、グ
ランド層6と接触しないようにグランド層6に設けられ
た空孔21を貫通する位置に設けられている。
【0031】図6は、図5の高周波用半導体パッケージ
19のキャビティ4内の誘電体基板2表面の配線を説明
するための図である。第1の信号伝送線路7は、誘電体
基板2に形成されたスルーホール導体20を介して誘電
体基板2の裏面に形成された第2の信号伝送線路8と接
続されている。そして、スルーホール導体20の周辺に
は、インピーダンス整合用スルーホール導体22が形成
されている。このスルーホール導体22は結合用のスル
ーホール導体20の周囲に一本以上形成することが望ま
しい。
19のキャビティ4内の誘電体基板2表面の配線を説明
するための図である。第1の信号伝送線路7は、誘電体
基板2に形成されたスルーホール導体20を介して誘電
体基板2の裏面に形成された第2の信号伝送線路8と接
続されている。そして、スルーホール導体20の周辺に
は、インピーダンス整合用スルーホール導体22が形成
されている。このスルーホール導体22は結合用のスル
ーホール導体20の周囲に一本以上形成することが望ま
しい。
【0032】図7は、図5の高周波用半導体パッケージ
19の誘電体裏面の配線を説明するための図である。図
7によれば、第2の信号伝送線路8は、その終端部(外
部回路基板との接続部)において、図3と同様に、マイ
クロストリップ線路の中心導体の両脇にグランド層15
をもったグランド付きコプレーナ線路に変換されてい
る。尚、このグランド層15は誘電体基板2内部に形成
されたグランド層6とビアホール導体16によって接続
されている。なお、グランド層15とグランド層6との
接続は、ビアホール導体16以外に、誘電体基板2の側
面に形成したキャスタレーションによっても接続するこ
とができる。
19の誘電体裏面の配線を説明するための図である。図
7によれば、第2の信号伝送線路8は、その終端部(外
部回路基板との接続部)において、図3と同様に、マイ
クロストリップ線路の中心導体の両脇にグランド層15
をもったグランド付きコプレーナ線路に変換されてい
る。尚、このグランド層15は誘電体基板2内部に形成
されたグランド層6とビアホール導体16によって接続
されている。なお、グランド層15とグランド層6との
接続は、ビアホール導体16以外に、誘電体基板2の側
面に形成したキャスタレーションによっても接続するこ
とができる。
【0033】一方、外部回路基板10には、図1と同様
に、パッケージ19に形成されたスルーホール導体20
の直下に位置する領域において凹部が形成されており、
この凹部内には誘電体基板2及び外部回路基板10より
も低誘電率の低誘電率材料11が埋め込まれている。こ
の低誘電率材料11は低誘電損失の材料であることが望
ましく、また樹脂系材料で構成されることが望ましい。
に、パッケージ19に形成されたスルーホール導体20
の直下に位置する領域において凹部が形成されており、
この凹部内には誘電体基板2及び外部回路基板10より
も低誘電率の低誘電率材料11が埋め込まれている。こ
の低誘電率材料11は低誘電損失の材料であることが望
ましく、また樹脂系材料で構成されることが望ましい。
【0034】また、本発明の高周波用配線基板における
典型的応用例として図1乃至図7に示した高周波用半導
体パッケージにおいては、いずれも半導体素子5は、誘
電体基板2と蓋体3によって形成されるキャビティ4内
に気密に封止されたものであるが、本発明におけるパッ
ケージの構造としては、これに限られることなく、例え
ば、図8に示すように、蓋体を用いる代わりに、誘電体
基板2の表面において半導体素子5をエポキシ樹脂等の
樹脂22によって樹脂封止してもよい。
典型的応用例として図1乃至図7に示した高周波用半導
体パッケージにおいては、いずれも半導体素子5は、誘
電体基板2と蓋体3によって形成されるキャビティ4内
に気密に封止されたものであるが、本発明におけるパッ
ケージの構造としては、これに限られることなく、例え
ば、図8に示すように、蓋体を用いる代わりに、誘電体
基板2の表面において半導体素子5をエポキシ樹脂等の
樹脂22によって樹脂封止してもよい。
【0035】なお、上記実施態様において、高周波用半
導体パッケージ1の誘電体基板2や外部回路基板10
は、アルミナ(Al2 O3 )、ガラスセラミックス、窒
化アルミニウム(AlN)、窒化珪素(Si3 N4 )等
のセラミックスや、有機樹脂、あるいは有機樹脂と無機
質フィラーとの複合材料からなる有機質絶縁材料あるい
は石英等によって形成されるが、高周波信号の伝送損失
を小さくするためには、信号伝送線路の導体としてA
g、Cu、Au等の低抵抗導体を用いることが望まし
く、この点からは前記誘電体基板2は焼成温度が800
〜1000℃程度のガラスセラミックスが最適であり、
この組み合わせにより誘電体基板と第1および第2の信
号伝送線路7、8やグランド層6、15との同時焼成も
可能となる。
導体パッケージ1の誘電体基板2や外部回路基板10
は、アルミナ(Al2 O3 )、ガラスセラミックス、窒
化アルミニウム(AlN)、窒化珪素(Si3 N4 )等
のセラミックスや、有機樹脂、あるいは有機樹脂と無機
質フィラーとの複合材料からなる有機質絶縁材料あるい
は石英等によって形成されるが、高周波信号の伝送損失
を小さくするためには、信号伝送線路の導体としてA
g、Cu、Au等の低抵抗導体を用いることが望まし
く、この点からは前記誘電体基板2は焼成温度が800
〜1000℃程度のガラスセラミックスが最適であり、
この組み合わせにより誘電体基板と第1および第2の信
号伝送線路7、8やグランド層6、15との同時焼成も
可能となる。
【0036】なお、誘電率8.9、誘電損失1.5×1
0-3(測定周波数8.6GHz)のアルミナセラミック
スからなる誘電体基板にタングステン、金を用いて図1
の実装構造の高周波用半導体パッケージを作製した。こ
の高周波用半導体パッケージを、本発明に基づき、誘電
率9.8(測定周波数8.6GHz)のアルミナセラミ
ックスからなる誘電体基板のスロット孔9の直下を含む
領域に縦4cm、横4cm、深さ0.8mmの凹部を形
成し、この凹部内に誘電率2.3のポリテトラフルオロ
エチレン(PTFE)樹脂を封入した外部回路基板上に
実装したのち、高周波パッケージ内から外部回路基板間
の伝送特性をネットワークアナライザーにより測定し
た。測定周波数20GHzの時、S11は−13.5d
B、S21は−1.3dBであった。
0-3(測定周波数8.6GHz)のアルミナセラミック
スからなる誘電体基板にタングステン、金を用いて図1
の実装構造の高周波用半導体パッケージを作製した。こ
の高周波用半導体パッケージを、本発明に基づき、誘電
率9.8(測定周波数8.6GHz)のアルミナセラミ
ックスからなる誘電体基板のスロット孔9の直下を含む
領域に縦4cm、横4cm、深さ0.8mmの凹部を形
成し、この凹部内に誘電率2.3のポリテトラフルオロ
エチレン(PTFE)樹脂を封入した外部回路基板上に
実装したのち、高周波パッケージ内から外部回路基板間
の伝送特性をネットワークアナライザーにより測定し
た。測定周波数20GHzの時、S11は−13.5d
B、S21は−1.3dBであった。
【0037】これに対し、外部回路基板10がすべて誘
電率9.8(測定周波数8.6GHz)のアルミナセラ
ミックスからなる誘電体基板で形成された場合、前記パ
ッケージを同様に実装したのち、高周波パッケージ内か
ら外部回路基板間の伝送特性をネットワークアナライザ
ーにより同様に測定したところ、測定周波数20GHz
でのS11は−3.5dB、S21は−4.8dBであ
り、伝送特性が劣化することがわかった。
電率9.8(測定周波数8.6GHz)のアルミナセラ
ミックスからなる誘電体基板で形成された場合、前記パ
ッケージを同様に実装したのち、高周波パッケージ内か
ら外部回路基板間の伝送特性をネットワークアナライザ
ーにより同様に測定したところ、測定周波数20GHz
でのS11は−3.5dB、S21は−4.8dBであ
り、伝送特性が劣化することがわかった。
【0038】
【発明の効果】以上詳述した通り、本発明は半導体素子
搭載面側と誘電体基板の裏面に信号伝送線路を形成し、
それらを結合した高周波用配線基板を、外部回路基板の
配線層に実装する構造において、高周波用配線基板の前
記結合領域に隣接する外部回路基板表面に誘電体基板及
び外部回路基板よりも低誘電率の材質から形成される領
域を設けたことにより、あらゆる外部回路基板に対して
実装時における伝送損失を低減できることできる。
搭載面側と誘電体基板の裏面に信号伝送線路を形成し、
それらを結合した高周波用配線基板を、外部回路基板の
配線層に実装する構造において、高周波用配線基板の前
記結合領域に隣接する外部回路基板表面に誘電体基板及
び外部回路基板よりも低誘電率の材質から形成される領
域を設けたことにより、あらゆる外部回路基板に対して
実装時における伝送損失を低減できることできる。
【図1】高周波用半導体パッケージを外部回路基板に表
面実装した本発明の実装構造の第1の実施態様を説明す
るための概略断面図である。
面実装した本発明の実装構造の第1の実施態様を説明す
るための概略断面図である。
【図2】図1における高周波用半導体パッケージのキャ
ビティ内の配線を説明するための図である。
ビティ内の配線を説明するための図である。
【図3】図1における高周波用半導体パッケージの裏面
に形成した配線を説明するための図である。
に形成した配線を説明するための図である。
【図4】図1における外部回路基板表面の配線を説明す
るための図である。
るための図である。
【図5】高周波用半導体パッケージを外部回路基板に表
面実装した本発明の実装構造の第2の実施態様を説明す
るための概略断面図である。
面実装した本発明の実装構造の第2の実施態様を説明す
るための概略断面図である。
【図6】図5における高周波用半導体パッケージのキャ
ビティ内の配線を説明するための図である。
ビティ内の配線を説明するための図である。
【図7】図5における高周波用半導体パッケージの裏面
に形成した配線を説明するための図である。
に形成した配線を説明するための図である。
【図8】高周波用半導体パッケージを外部回路基板に表
面実装した本発明の実装構造の第3の実施態様を説明す
るための概略断面図である。
面実装した本発明の実装構造の第3の実施態様を説明す
るための概略断面図である。
1,19,21 高周波用半導体パッケージ 2 誘電体基板 3 蓋体 4 キャビティ 5 半導体素子 6 グランド層 7 第1の信号伝送線路 8 第2の信号伝送線路 9 スロット孔 10 外部回路基板 11 低誘電率材料 12 配線層 12’ 電源用配線層 13 バンプ 14a 電源層 14b,スルーホール導体 14c 電源用配線層 15 グランド層 16 ビアホール導体 17 中心導体 18 グランド層 20 スルーホール導体 21 空孔 22 インピーダンス整合用スルーホール導体 23 樹脂
Claims (3)
- 【請求項1】誘電体基板と、誘電体基板の表面に搭載さ
れた高周波用半導体素子と、該誘電体基板の表面に被着
形成され前記誘電体基板の表面に半導体素子と電気的に
接続された第1の信号伝送線路と、前記誘電体基板の裏
面に形成された第2の信号伝送線路と、前記第1の信号
伝送線路と第2の信号伝送線路とを結合させてなる高周
波用配線基板を、前記第2の信号伝送線路の終端部に形
成された接続部を介して外部回路基板における絶縁基板
表面に形成された配線層に実装してなる実装構造であっ
て、 前記高周波用配線基板における前記第1の信号伝送線路
と前記第2の信号伝送線路との結合部直下の前記外部回
路基板表面を、前記高周波用配線基板の前記誘電体基板
及び前記外部回路基板における前記絶縁基板よりも低誘
電率の材料によって形成したことを特徴とする高周波用
配線基板の実装構造。 - 【請求項2】前記第1の信号伝送線路と前記第2の信号
伝送線路とが、前記誘電体基板の内部に設けたグランド
層のスロット孔を介して電磁気的に結合されてなる請求
項1記載の高周波用配線基板の実装構造。 - 【請求項3】前記第1の信号伝送線路と前記第2の信号
伝送線路とが、前記誘電体基板を貫通するように形成さ
れたスルーホール導体によって結合されてなる請求項1
記載の高周波用配線基板の実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11821298A JP3261094B2 (ja) | 1998-04-28 | 1998-04-28 | 高周波用配線基板の実装構造 |
US09/199,716 US6057600A (en) | 1997-11-27 | 1998-11-25 | Structure for mounting a high-frequency package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11821298A JP3261094B2 (ja) | 1998-04-28 | 1998-04-28 | 高周波用配線基板の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312856A true JPH11312856A (ja) | 1999-11-09 |
JP3261094B2 JP3261094B2 (ja) | 2002-02-25 |
Family
ID=14730994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11821298A Expired - Fee Related JP3261094B2 (ja) | 1997-11-27 | 1998-04-28 | 高周波用配線基板の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3261094B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003520436A (ja) * | 2000-01-13 | 2003-07-02 | アルファ・インダストリーズ・インク | マイクロ波パッケージ |
-
1998
- 1998-04-28 JP JP11821298A patent/JP3261094B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003520436A (ja) * | 2000-01-13 | 2003-07-02 | アルファ・インダストリーズ・インク | マイクロ波パッケージ |
JP4968871B2 (ja) * | 2000-01-13 | 2012-07-04 | スカイワークス・ソリューションズ・インク | マイクロ波パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP3261094B2 (ja) | 2002-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057600A (en) | Structure for mounting a high-frequency package | |
US6483406B1 (en) | High-frequency module using slot coupling | |
JP3827535B2 (ja) | 配線基板モジュール | |
JP3537626B2 (ja) | 高周波用パッケージ | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP3570887B2 (ja) | 高周波用配線基板 | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
JP3140385B2 (ja) | 高周波用半導体装置 | |
JP3810566B2 (ja) | 高周波用パッケージ | |
JPH11260948A (ja) | 高周波用半導体パッケージの実装構造 | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP3556470B2 (ja) | 高周波用モジュール | |
JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP2000183230A (ja) | 高周波回路用パッケージの実装構造 | |
JP3112253B2 (ja) | 高周波用半導体装置 | |
JP3610238B2 (ja) | 高周波用パッケージ | |
JP2000022042A (ja) | 高周波用パッケージ | |
JP3619397B2 (ja) | 高周波用配線基板および接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |