JP3827535B2 - 配線基板モジュール - Google Patents

配線基板モジュール Download PDF

Info

Publication number
JP3827535B2
JP3827535B2 JP2001083749A JP2001083749A JP3827535B2 JP 3827535 B2 JP3827535 B2 JP 3827535B2 JP 2001083749 A JP2001083749 A JP 2001083749A JP 2001083749 A JP2001083749 A JP 2001083749A JP 3827535 B2 JP3827535 B2 JP 3827535B2
Authority
JP
Japan
Prior art keywords
wiring board
connection pad
dielectric
wiring
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001083749A
Other languages
English (en)
Other versions
JP2002289737A (ja
Inventor
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001083749A priority Critical patent/JP3827535B2/ja
Priority to US10/104,979 priority patent/US6768401B2/en
Priority to EP02006715A priority patent/EP1244172A3/en
Publication of JP2002289737A publication Critical patent/JP2002289737A/ja
Application granted granted Critical
Publication of JP3827535B2 publication Critical patent/JP3827535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/12Hollow waveguides
    • H01P3/121Hollow waveguides integrated in a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/04Fixed joints
    • H01P1/042Hollow waveguide joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633Transition between different waveguide types
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロ波やミリ波の周波数領域に使用され、所定の外部回路基板に実装可能な配線基板と、複数の配線基板を組み合わせた配線基板モジュールに関する。
【0002】
【従来技術】
近年、高度情報化時代を迎え、情報伝達に用いられる電波は1〜30GHzのマイクロ波領域から、更に30〜300GHzのミリ波領域の周波数まで活用することが検討されており、例えば、車間レーダーのようなミリ波の電波を用いた応用システムも提案されるようになっている。
【0003】
このような高周波用のシステムにおいては、周波数が高いことにより、高周波信号の減衰が大きく、高周波信号が通る経路にはすべて低損失材料による伝送線路が用いられている。このことから従来、高周波素子を高純度アルミナのような誘電正接が小さい材料で構成した配線基板に搭載収納し、また同様の材料で接続基板を作製して、それらを金属匡体に接合、接続したマルチチップモジュールが構成されていた。
【0004】
図7は、そのようなマルチチップモジュールの構造を説明するための概略断面図である。図7によれば、マルチチップモジュール60は、金属匡体61、蓋体62とその内部の複数の高周波素子63、接続基板64、導波管変換用マイクロストリップ線路基板65から構成されている。それぞれの高周波素子63は接続基板64や導波管変換用マイクロストリップ線路基板65とワイヤーボンディングによって接続されている。金属匡体61には導波管開口が形成されており、この導波管開口には気密封止のために誘電体窓66がろうう付けされている。接続用導波管67は金属匡体61の導波管開口に接続されている。
【0005】
このようなマルチチップモジュールにおいては、多数の高周波素子を1つの金属匡体に搭載するために、金属匡体のサイズが大きくなってしまい、金属匡体や蓋体の変形等による気密封止が損なわれたり、1つのモジュールを形成するのに、配線と高周波素子と個々に金リボンなどを用いて接続する必要があるために、1箇所の接続不良の発生によっても不良となるために、モジュールの製造の歩留まりに問題があった。
【0006】
このような問題を解消するために、複数の高周波素子を独立した複数のパッケージ内にそれぞれに気密に収納し、その複数のパッケージを所定のモジュール用基板の表面に実装してモジュールを構成することも提案されている。
【0007】
【発明が解決しようとする課題】
しかしながら、高周波素子を搭載したパッケージなどの配線基板をモジュール用基板に表面実装してなる配線基板モジュールの場合、配線基板同士をモジュール用基板表面に形成された配線層を経由して信号の伝達を行うが、信号周波数が高いと、配線基板とモジュール用基板の配線層との接続部で高周波信号が反射してしまい、高周波信号が減衰しやすいという問題があった。また、モジュール用基板を構成するガラス−エポキシ樹脂等の複合材料を絶縁基板とする基板は、誘電正接が大きいために、モジュール用基板表面でも高周波信号が減衰してしまい、高周波域で使用可能な配線基板モジュールの実現が非常に難しいものであった。
【0008】
従って、本発明は、ガラス−エポキシ樹脂等の一般の安価な基板をモジュール用基板とすることが可能であって、モジュール用基板表面の配線層を経由することなく、高周波素子を搭載した配線基板間での伝送が可能な配線基板モジュールを提供することを目的とするものである。
【0009】
【課題を解決するための手段】
本発明は、1層または複数の誘電体層を積層してなる誘電体基板と、少なくとも1層の誘電体層の上面と下面に平行に設けられた一対の導体層該導体層間を電気的に接続し且つ線路方向に信号波長の1/2未満の間隔をもって2列に配列された側壁用ビアホール導体群とを具備する積層型導波管を具備し、前記誘電体基板の側面に前記積層型導波管の露出面が露出しており、該露出面近傍の前記誘電体基板底面に、外部回路基板表面に実装するための接続パッドを具備してなる2つの配線基板を、前記2つの配線基板のうちの一方に設けられた第1の接続パッドに対応する第2の接続パッドと、他方に設けられた第3の接続パッドに対応する第4の接続パッドとが表面に形成された外部回路基板上に、前記第1の接続パッドと前記第2の接続パッドとを接着材で接続固定するとともに前記第3の接続パッドと前記第4の接続パッドとを接着材で接続固定し、前記積層型導波管の露出面同士を当接させるように載置してなる配線基板モジュールであって、前記2つの配線基板の前記露出面を当接させた時の前記第1の接続パッドと前記第3の接続パッドとの間の距離に対して、前記外部回路基板表面に形成された前記第2の接続パッドと前記第4の接続パッドとの間の距離が短いことを特徴とするものである。
【0011】
記の構成においては、一方の配線基板に設けられた第1の接続パッドと外部回路基板に設けられた第2の接続パッドとをろう材で接続固定するとともに他方の配線基板に設けられた第3の接続パッドと外部回路基板に設けられた第4の接続パッドとをろう材接続固定し、前記2つの配線基板の前記露出面を当接させた時の前記第1の接続パッドと前記第3の接続パッドとの間の距離に対して、前記第2の接続パッドと第4の接続パッドとの間の距離を短くすることによって、前記露出面同士を互いに押し合う応力が発生し、配線基板間の結合性を高めることができる。
【0012】
また、前記2つの配線基板の露出面のうち少なくとも一方の露出面に切り欠き部を形成してなり、該切り欠き部に誘電性接着材を充填し、前記露出面同士を前記接着材によって接着することにより、さらに高い結合性が得られる。但し、切り欠き部に充填される誘電性接着材の誘電率ε1は、有機樹脂とセラミックスとの複合材料によって形成して、前記2つの配線基板の誘電体基板の比誘電率の平均値ε0に対して、0.5〜2倍であることが接着材による結合性の向上を図る上で望ましい。
【0013】
本発明によれば、配線基板の側面に積層型導波管の終端を露出させ、この露出面同士を互いに当接させてモジュール用基板表面に表面実装することにより、マイクロ波やミリ波などの高周波信号をモジュール用基板との接続部や配線層を経由せずに一方の配線基板から他方の配線基板に直接伝送できるために、モジュール用基板の誘電正接や誘電率に関係なく、配線基板間の良好な高周波伝送を実現することができる。また、本発明によれば、表面実装する接続パッドの位置や、当接する露出面の一方に切り欠き部を設け、所定の誘電性を有する接着材を充填することによってさらに良好な伝送特性を得ることができる。
【0014】
【発明の実施の形態】
以下、本発明の配線基板モジュールを図面に基づき詳述する。
【0015】
図1は、本発明の配線基板モジュールに用いられるの配線基板の一例を説明するための(a)概略底面図と、(b)側面図を示す。
【0016】
図1に示す配線基板Aは、1層または複数の誘電体層を積層してなる誘電体基板1の少なくとも1層の誘電体層の上面と下面に平行に一対の導体層2,3が設けられており、この導体層2,3は、線路方向に信号波長の1/2未満の間隔をもって2列に配列された側壁用ビアホール導体4群によって電気的に接続されており、導体層2,3および側壁用ビアホール導体4を導波管壁として機能することによって、いわゆる積層型構造の誘電体導波管5(以下、積層型導波管という。)を形成している。この積層型導波管5は、誘電体基板1の誘電率、厚さ、2列のビアホール導体4列間隔を調整することにより、配線基板内にて必要な周波数の高周波信号を伝送することが可能になる。
【0017】
また、本発明によれば、積層型導波管5の終端を配線基板Aの側面に露出させ、この露出面6を配線基板との結合面とするものである。そして、この露出面6には、配線基板と接続させるための接着材を充填するための切り欠き部7が形成されていることが望ましい。
【0018】
また、この配線基板Aの露出面の近傍の底面には、後述する外部回路基板(モジュール用基板に実装するための接続パッド8が積層型導波管5を挟む両側に形成されている。
【0019】
次に、図2は、この配線基板Aを実装する外部回路基板(モジュール用基板Bの平面図である。このモジュール用基板Bにおける誘電体基板10の表面には、配線基板Aの底面に形成された第1の接続パッド8a,8bと接続される第2の接続パッド11a,11bが設けられている。なお、この誘電体基板10の表面には、配線基板Aと同様の構造を有する配線基板A’を実装するための第4の接続パッド11a’,11b’が第3の接続パッド11a,11bと対向して設けられている。
【0020】
また、第2の接続パッド11a,第4の接続パッド11a’と、第2の接続パッド11b,第4の接続パッド11b’との間には、配線基板A、A’の積層型導波管5の導体層2同士を電気的に接続するために、積層型導波管5におけるビアホール導体4の列間距離相当の幅を有する導体層12が設けられている。
【0021】
次に、図3に、本発明の配線基板モジュールとして、図1の配線基板Aと同様な構造の配線基板A,A’を図2のモジュール用基板Bの表面に実装した配線基板モジュールの(a)概略平面図と、(b)X1−X1断面図、(c)X2−X2断面図を示す。
【0022】
この図3に示す配線基板モジュールによれば、配線基板A、A’の第1の接続パッド8a,8b、第3の接続パッド8a’,8b’は、モジュール用基板Bの第2の接続パッド11a,11b、第4の接続パッド11a’、11b’とろう材14によって接続固定される。合わせて、配線基板A、A’の導体層2、2’は、導体層12に対してろう材15によって電気的に接続されるとともにモジュール用基板Bに接続固定される。
【0023】
また、本発明によれば、モジュール用基板Bの第2の接続パッド11a−第4の接続パッド11a’、第2の接続パッド11b−第4の接続パッド11b’間の最短距離L1が、配線基板A、A’の露出面を当接させた時の第1の接続パッド8a−第3の接続パッド8a’、第1の接続パッド8b−第3の接続パッド8b’間の最短距離L2よりも狭く形成されていることが望ましい。この接続パッド同士のずれによって、セルフアライメントの応力が、2つの配線基板A、A’の露出面同士を互いに圧縮するように働くために、露出面同士の結合性を高めることができる。
【0024】
なお、この配線基板A、A’の露出面の当接部には実質的に隙間が存在しないことが望ましいが、この隙間に接着材を入れて露出面同士を接着固定することもできる。
【0025】
また、図4は、本発明の配線基板モジュールに用いられる配線基板の例を説明するための(a)概略底面図と、(b)概略側面図と、(c)配線基板モジュールの平面図である。なお、図1〜図3の例と同一の部分には同一の符号を付した。
【0026】
この図4の配線基板A2においては、図1の配線基板Aにおける露出面6に三角形の切り欠き部7が形成されている。そして、この切り欠き部7には、図4(b)に示すように、誘電性接着材13が充填され、これによって、配線基板A2、A2’の結合性をさらに高めることができる。この切り欠き部7は、図4では配線基板A2,A2’の両方の露出面に設けられているが、この切り欠き部7は、配線基板A2,A2’のいずれか一方でもよい。
【0027】
また、この切り欠き部7に充填する誘電性接着材13の比誘電率ε1が、配線基板A2,A2’の誘電体基板1を構成する誘電体基板1、1’の比誘電率の平均値ε0に対して0.5〜2倍であることが望ましく、この接着材の比誘電率が上記の範囲から逸脱すると露出面6で反射し、配線基板A2,A2’間の高周波信号の伝送特性に悪影響を及ぼすおそれがある。
【0028】
図5、図6は、いずれも本発明の配線基板モジュールに用いられるさらに他の配線基板を示すもので、ぞれぞれ(a)は概略平面図、(b)概略側面図を示す。図5の配線基板A3によれば、図2の積層型導波管5が形成された配線基板A2の上面側および下面側にさらに、誘電体層17、18が積層形成されている。そして、この配線基板A3の誘電体層18の下面に導体層19が形成され、積層型導波管5をビアホール導体4が延設されてこの導体層19と接続されている。この配線基板A3の積層型導波管5の露出面6には、誘電体層17および積層型導波管5にM字型の切り欠き部20が形成されており、誘電体層18の切り欠き部20に面する段差面には、この接続部から高周波信号が洩れないように導体層21が形成されている。
【0029】
また、切り欠き部の形状としては、図6の配線基板A4に示すように、積層型導波管5の露出面のみに切り欠き部22を形成し、積層型導波管5を挟む誘電体層17、18の少なくとも一方の誘電体層17に露出面を当接させた後に接着材を注入するための注入孔23を形成することもできる。この場合も、切り欠き部22に面する段差面には、導体層24を形成するのが好ましい。
【0030】
本発明の上記の構成により、マイクロ波やミリ波の高周波信号を、配線基板Aの側面に形成された露出面6から、これに当接する他方の配線基板A’の露出面を経由して、配線基板Aから配線基板A’に直接伝送することができる。そのために、モジュール用基板Bの誘電体基板10の誘電体特性やデザインルールとは無関係に配線基板A,A’間で良好な高周波伝送が可能になる。
【0031】
上記の本発明の配線基板モジュ―ルにおいては、誘電体基板1は、セラミックスまたは有機樹脂、あるいはそれらの複合体からなる構成することができるが、特に、伝送特性の点から低誘電損失材料からなることが望ましく、特にセラミックスからなることが望ましい。
【0032】
セラミックスとしては、Al23、AlN、Si34などのセラミック材料や、ガラス材料、あるいはガラスとAl23、SiO2、MgOなどの無機質フィラーとの複合体からなるガラスセラミック材料により形成でき、これらの原料粉末を用いて所定の基板形状に成形した後、焼成することにより形成される。また、有機樹脂としては、有機系材料からなるプリント基板やテフロン基板によって形成することができる。
【0033】
また、各種の導体層2、3やビアホール導体4は、タングステン、モリブデンなどの高融点金属や、金、銀、銅などの低抵抗金属などにより形成することができ、これらは、用いる基板材料に応じて適宜選択して、従来の積層技術をもって一体的に形成することができる。
【0034】
例えば、基板をAl23、AlN、Si34などのセラミック材料により形成する場合には、タングステン、モリブデン等の高融点金属を用いて未焼成体に印刷塗布して、1500〜1900℃の温度で焼成すればよく、基板をガラス材料、ガラスセラミック材料により形成する場合には、銅、金、銀などを用いて同様にして800〜1100℃の温度で焼成することにより作製できる。なお、基板を有機樹脂を含む絶縁材料により形成する場合には、銅、金、銀などを用いてペーストを塗布するか、金属箔を接着することにより線路やグランド層を形成することができる。また、ビアホール導体は、焼成前の成形体に貫通孔を形成して導体ペーストを充填し、成形体と同時に上記と同様にして焼成することによって形成できる。
【0035】
また、モジュール用基板も、セラミックスまたは有機樹脂、あるいはそれらの複合体からなる構成することができるが、本発明の配線基板モジュールによれば、モジュール用基板表面にて高周波信号を伝送させることがないために、比較的誘電損失が大きい有機樹脂を含む、例えばガラス−エポキシ樹脂複合材料からなるものであってもよい。
【0036】
なお、本発明の配線基板モジュールは、10GHz以上、特に30GHz以上、さらには60GHz以上の周波数の信号の伝送に対して特に有効である。
【0037】
【実施例】
本発明の効果を確認すべく、以下の実験を行なった。まず、焼成後、10GHzにおける誘電正接が0.0006、比誘電率9のアルミナセラミックスのグリーンシートと、タングステンメタライズインクを用いて、通常の積層、同時焼成技術によって図1、図4に示した各配線基板を作製し、図1、図4のようにして配線基板モジュールを作製した。なお、配線基板同士の当接面と反対側の露出面には、標準導波管WR−10の開口と同じ開口を有する金具をそれぞれ銀ろうでろう付けした。ろう付け後、ニッケル、金めっき加工を施した。
【0038】
一方、外部回路基板となるモジュール用基板として、図2に示したような導体パターンを具備するガラスエポキシ樹脂複合材料からなるプリント板FR−4を用いた。
【0039】
そして、上記のプリント基板の接続パッドに印刷法で錫−銀−銅系のハンダペーストを印刷し、上記の2つの配線基板の切り欠き部を形成した露出面同士を当接させた状態でリフローで実装して評価用サンプルとした。
【0040】
なお、配線基板の露出面同士を当接させた時の接続パッド間を3mmに設定し、これに対してモジュール用基板側の接続パッド間の最短距離を2mmに設定した。
【0041】
なお、切り欠き部には、リフロー実装後に、比誘電率が9の熱硬化性樹脂−チタン酸ストロンチウム粉末を混合した複合材料を充填した。
【0042】
評価用の配線基板における当接部とは反対側の露出面に測定用導波管を接続し、76GHzにおける挿入損失を測定して配線基板の当接部の損失を見積った。その結果、76GHzにおける当接部の損失は、切り欠き部を形成しない配線基板を用いた配線基板モジュールでは約1.8dB、切り欠き部を形成した配線基板を用いた配線基板モジュールでは約1.1dBであり、いずれも実用的なモジュールを作製する上で充分に小さい損失であることを確認した。
【0043】
【発明の効果】
以上詳述した通り、本発明の配線基板モジュールによれば、高周波信号をモジュール用基板を経由せずに配線基板からもう1つの配線基板に直接伝送し、モジュール用基板の誘電正接や誘電率などの誘電特性に関係なく、配線基板間の良好な高周波伝送を実現することができ、安価なモジュール用基板の使用と、表面実装による量産性の向上により、特性が良好でかつローコストな配線基板モジュールを得ることができる。
【図面の簡単な説明】
【図1】本発明の配線基板モジュールに用いられる配線基板の一例を説明するための(a)概略底面図と、(b)概略側面図である。
【図2】本発明の配線基板モジュールに用いられるモジュール用基板の平面図である。
【図3】本発明の配線基板モジュールの(a)概略平面図、(b)X−X断面図、(c)X−X断面図である。
【図4】本発明の配線基板モジュールに用いられる配線基板の例を説明するための(a)概略底面図、(b)概略側面図、(c)配線基板モジュールの平面図である。
【図5】本発明の配線基板モジュールに用いられる配線基板のさらに例を説明するための(a)概略底面図、(b)概略側面図である。
【図6】本発明の配線基板モジュールに用いられる配線基板のさらに例を説明するための(a)概略底面図、(b)概略側面図である。
【図7】従来のマルチチップモジュールの構造を説明するための概略断面図である。
【符号の説明】
1 誘電体基板
2,3 導体層
4 ビアホール導体
5 積層型導波管
6 露出面
7 切り欠き部
8a、8b 第1の接続パッド
8a’、8b’ 第3の接続パッド
10 誘電体基板
11a、11b 第2の接続パッド
11a’、11b’ 第4の接続パッド
12 導体層
13 接着材
A 配線基板
B モジュール用基板

Claims (5)

  1. 1層または複数の誘電体層を積層してなる誘電体基板と、少なくとも1層の誘電体層の上面と下面に平行に設けられた一対の導体層と、該導体層間を電気的に接続し且つ線路方向に信号波長の1/2未満の間隔をもって2列に配列された側壁用ビアホール導体群とを具備する積層型導波管を具備し、前記誘電体基板の側面に前記積層型導波管の露出面が露出しており、該露出面近傍の前記誘電体基板底面に、外部回路基板表面に実装するための接続パッドを具備してなる2つの配線基板を
    該2つの配線基板のうちの一方の配線基板に設けられた第1の接続パッドに対応する第2の接続パッドと、他方の配線基板に設けられた第3の接続パッドに対応する第4の接続パッドとが表面に形成された外部回路基板上に、
    前記第1の接続パッドと前記第2の接続パッドとを接着材で接続固定するとともに前記第3の接続パッドと前記第4の接続パッドとを接着材で接続固定し、前記積層型導波管の露出面同士を当接させるように載置してなる配線基板モジュールであって、
    前記2つの配線基板の前記露出面を当接させたときの前記第1の接続パッドと前記第3の接続パッドとの間の距離に対して、前記外部回路基板表面に形成された前記第2の接続パッドと前記第4の接続パッドとの間の距離が短いことを特徴とする配線基板モジュール。
  2. 前記第1の接続パッドと前記第2の接続パッドとをろう材で接続固定するとともに前記第3の接続パッドと前記第4の接続パッドとをろう材接続固定したことを特徴とする請求項記載の配線基板モジュール。
  3. 前記2つの配線基板の露出面のうち少なくとも一方の露出面に切り欠き部を形成してなり、該切り欠き部に誘電性接着材を充填し、前記露出面同士を前記接着材によって接着してなることを特徴とする請求項1または請求項記載の配線基板モジュール。
  4. 前記切り欠き部に充填される誘電性接着材の誘電率εが、前記2つの配線基板の誘電体基板の比誘電率の平均値εに対して、0.5〜2倍であることを特徴とする請求項記載の配線基板モジュール。
  5. 前記誘電性接着材が、有機樹脂とセラミックスとの複合材料からなることを特徴とする請求項または請求項記載の配線基板モジュール。
JP2001083749A 2001-03-22 2001-03-22 配線基板モジュール Expired - Fee Related JP3827535B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001083749A JP3827535B2 (ja) 2001-03-22 2001-03-22 配線基板モジュール
US10/104,979 US6768401B2 (en) 2001-03-22 2002-03-21 Wiring board with a waveguide tube and wiring board module for mounting plural wiring boards
EP02006715A EP1244172A3 (en) 2001-03-22 2002-03-22 Wiring board and wiring board module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001083749A JP3827535B2 (ja) 2001-03-22 2001-03-22 配線基板モジュール

Publications (2)

Publication Number Publication Date
JP2002289737A JP2002289737A (ja) 2002-10-04
JP3827535B2 true JP3827535B2 (ja) 2006-09-27

Family

ID=18939528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001083749A Expired - Fee Related JP3827535B2 (ja) 2001-03-22 2001-03-22 配線基板モジュール

Country Status (3)

Country Link
US (1) US6768401B2 (ja)
EP (1) EP1244172A3 (ja)
JP (1) JP3827535B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003281396A1 (en) * 2002-07-05 2004-01-23 Matsushita Electric Industrial Co., Ltd. Coupler
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
US7425966B2 (en) * 2004-10-07 2008-09-16 Nvidia Corporation Pixel center position displacement
JP4511406B2 (ja) * 2005-03-31 2010-07-28 株式会社デンソー 空中線装置
KR100894152B1 (ko) 2007-03-16 2009-04-27 (주)페타컴 평판광회로 기반 광소자 및 그 제조 방법
WO2008129923A1 (ja) 2007-04-13 2008-10-30 Kyocera Corporation 高周波回路基板、高周波回路モジュールおよびレーダ装置
EP2225794B1 (en) * 2007-12-20 2014-03-19 Telefonaktiebolaget LM Ericsson (publ) A waveguide transition arrangement
JP2010103982A (ja) * 2008-09-25 2010-05-06 Sony Corp ミリ波伝送装置、ミリ波伝送方法、ミリ波伝送システム
DE102011000866A1 (de) * 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
US9601819B2 (en) * 2013-02-27 2017-03-21 Texas Instruments Incorporated Dielectric waveguide with extending connector and affixed deformable material
JP2016081999A (ja) 2014-10-14 2016-05-16 富士通株式会社 回路基板及び電子装置
FR3075483B1 (fr) * 2017-12-20 2019-12-27 Swissto12 Sa Dispositif radiofrequence passif, et procede de fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963844A (en) * 1989-01-05 1990-10-16 Uniden Corporation Dielectric waveguide-type filter
JPH0653711A (ja) * 1992-07-28 1994-02-25 Fukushima Nippon Denki Kk 導波管線路
JP3282870B2 (ja) * 1993-01-22 2002-05-20 新光電気工業株式会社 高周波用信号線路
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
JP3018987B2 (ja) * 1996-07-08 2000-03-13 株式会社村田製作所 誘電体線路集積回路
JP3366552B2 (ja) * 1997-04-22 2003-01-14 京セラ株式会社 誘電体導波管線路およびそれを具備する多層配線基板
JPH1174701A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 誘電体導波管線路の接続構造
JP3398306B2 (ja) * 1997-08-29 2003-04-21 京セラ株式会社 積層型導波管と導波管との接続構造
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
JPH11136009A (ja) * 1997-10-31 1999-05-21 Kyocera Corp 高周波用フレキシブル線路
JP2000174503A (ja) * 1998-12-10 2000-06-23 Ngk Spark Plug Co Ltd 誘電体フィルタ及び該フィルタの周波数帯域幅の調整 方法
JP2001044319A (ja) * 1999-07-27 2001-02-16 Kyocera Corp 配線基板およびその実装構造

Also Published As

Publication number Publication date
EP1244172A3 (en) 2003-11-05
EP1244172A2 (en) 2002-09-25
US6768401B2 (en) 2004-07-27
JP2002289737A (ja) 2002-10-04
US20020140532A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
JP3827535B2 (ja) 配線基板モジュール
US20020074654A1 (en) Wiring substrate, wiring board, and wiring substrate mounting structure
JP2004153415A (ja) 高周波線路−導波管変換器
JPH10303333A (ja) 高周波用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP4448461B2 (ja) 半導体パッケージの作製方法
JP3305589B2 (ja) 高周波用半導体装置の実装構造
JP2002016408A (ja) 配線基板およびその導波管との接続構造
JPH11112209A (ja) 高周波用パッケージおよびその接続構造
JP3309056B2 (ja) 高周波素子収納用パッケージ
JP3704440B2 (ja) 高周波用配線基板の接続構造
JP3556470B2 (ja) 高周波用モジュール
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP2004297465A (ja) 高周波用パッケージ
JP2002185222A (ja) 配線基板
JP2002016407A (ja) 配線基板およびその導波管との接続構造
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3261094B2 (ja) 高周波用配線基板の実装構造
JP3145670B2 (ja) 高周波用半導体パッケージの実装構造
JP2002198712A (ja) 導波管変換基板及び高周波モジュール
JPH11260948A (ja) 高周波用半導体パッケージの実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060704

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees