JP3610238B2 - 高周波用パッケージ - Google Patents
高周波用パッケージ Download PDFInfo
- Publication number
- JP3610238B2 JP3610238B2 JP24421198A JP24421198A JP3610238B2 JP 3610238 B2 JP3610238 B2 JP 3610238B2 JP 24421198 A JP24421198 A JP 24421198A JP 24421198 A JP24421198 A JP 24421198A JP 3610238 B2 JP3610238 B2 JP 3610238B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- input
- output
- dielectric substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波用の半導体素子等を収納するパッケージに関し、特に、高周波回路全体の小型化とともに、入力用線路と出力用線路間のアイソレーション特性を向上させた高周波用パッケージに関するものである。
【０００２】
【従来の技術】
従来、マイクロ波やミリ波の信号を取り扱う配線基板として、高周波素子を気密に封止した高周波用パッケージが知られている。この高周波用パッケージは、通常、誘電体からなる誘電体基板、キャビティ形成のための枠体および蓋体を具備し、キャビティ内に高周波素子を収納実装して枠体および蓋体によって気密に封止した構造からなる。
【０００３】
かかる構造からなる高周波用パッケージにおいて、高周波素子への入出力及び、パッケージの外部回路基板への実装は、誘電体基板表面に形成され、高周波素子と電気的に接続されたマイクロストリップ線路等の信号伝送線路を枠体を貫通させるか、あるいは誘電体基板に設けられたスルーホール導体によってキャビティの外側に引出し、それを誘電体基板の底面に引き回し底面に形成された接続部と外部回路基板の配線層とを半田等の接着剤を介して接続されるものである。
【０００４】
ところが、かかる入出力および実装構造においては、枠体の貫通あるいはスルーホール導体によってインピーダンスの不整合や、貫通部での反射損、放射損が発生し伝送特性が劣化するという問題があった。
【０００５】
そこで、最近では、高周波素子への入出力をキャビティ内に設けられた高周波伝送線路と、底面に形成された高周波伝送線路との電磁結合によって行うことが提案されている。この電磁結合を用いたマイクロ波やミリ波の信号を取り扱う高周波用パッケージとしては、例えば、図７に示すように、誘電体から成る誘電体基板４１と金属などからなる蓋体４２により形成されたキャビティ４３内に高周波素子４４を気密封止されたパッケージ構造が特開平８−２５０９１１号や特開平８−２５０９１３号にて提案されている。
【０００６】
具体的には、誘電体基板４１の表面に搭載された高周波素子４４には、入力用線路４５ａ，および出力用線路４５ｂが形成され、誘電体基板４１の底面にも入力用線路４６ａと出力用線路４６ｂが形成され、誘電体基板４１の内部には、一対のスロット孔４７ａ，４７ｂを備えたグランド層４８を形成し、線路４５ａと線路４６ａとをスロット孔４７ａを介して、また線路４５ｂと線路４６ｂとをスロット孔４７ｂを介してそれぞれ電磁的に結合させてなるものであって、高周波用パッケージの線路４６ａ，４６ｂの端部に設けられた接続部４９ａ，４９ｂと、外部回路基板５０に設けられた入力用線路５１ａ，出力用線路５１ｂと半田等の接着剤によって接続することにより実装される。そして、高周波素子４４への高周波信号は、線路５１ａ−線路４６ａ−スロット孔４７ａ−線路４５ａを経由して入力され、高周波素子４４から線路４５ｂ−スロット孔４７ｂ−線路４６ｂ−線路５１ｂを経由して出力される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の高周波用パッケージは、入出力信号線路がそれぞれ１線路から構成されたものであるが、高周波素子には、例えば、１つの入力信号を２つの出力信号に変換するもの、２つの入力信号を１つの出力信号に変換するものも知られており、そのような高周波素子を搭載するためのパッケージ構造については具体的に検討されていない。
【０００８】
また、入出力信号線路がそれぞれ１線路から構成される上記高周波用パッケージを用いた場合、信号伝送線路同士の結合あるいは分岐を行う場合には、その高周波用パッケージを実装した外部回路基板の回路内で行う必要がある。その結果、高周波回路全体のシステムまたはモジュールの小型化を達成する上で、１つの障害となっていた。さらに、外部回路基板上で信号伝送線路の分岐を行うと、信号伝送線路分岐部や屈曲部から生じる放射が他の回路に影響を及ぼすという問題もあった。
【０００９】
さらに、上記の入出力線路内に電磁結合部を有する高周波用パッケージにおいては、従来のスルーホール導体によって接続する場合や、線路を引き回した場合に比較して入力線路と出力線路間での電磁結合部での干渉が生じやすく、各線路のアイソレーション性を充分に確保することができず、高周波用パッケージに搭載される高周波素子の特性が十分に発揮しにくいという問題があった。
【００１０】
従って、本発明は前記課題を解消せんとして成されたもので、高周波回路システムやモジュールの小型化に好適に用いることができ、しかも電磁結合部を有する高周波用パッケージにおける入力用線路および出力用線路のアイソレーション性を向上させることのできる高周波用パッケージを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明者等は、入出力線路内に電磁結合部を有する高周波用パッケージにおいて前記目的を達成するための構成について種々検討を重ねた結果、入力用線路群、出力用線路群のうち少なくとも一方を複数の線路によって構成するとともにそれらの線路をそれぞれ電磁結合させ、また、入力用線路群と出力用線路群とを誘電体基板表面に設けたグランド層によって電磁的に分離することにより、アイソレーションが向上できることを見いだし本発明に至った。
【００１２】
即ち、本発明の高周波用配線基板は、一方の表面に高周波素子搭載部を有する誘電体基板と、前記高周波素子を気密に封止すべく前記誘電体基板の一方の表面に接合される蓋体と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される入力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される入力用接続線路を具備し、前記入力用信号線路と前記入力用接続線路を電磁的に結合してなる入力用線路群と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される出力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される出力用接続線路を具備し、前記出力用信号線路と前記出力用接続線路を電磁的に結合してなる出力用線路群と、を具備するパッケージであって、前記入力用線路群および前記出力用線路群のうち少なくとも一方が複数の信号線路と複数の接続線路とを具備し各信号線路と各接続線路とを前記誘電体基板内の内部グランド層に形成されたスロット孔を介して電磁的に結合してなるとともに、前記誘電体基板の一方の表面および他方の表面の前記入力用線路群と前記出力用線路群の周囲に、平面的にみて各スロット孔中心から該スロット孔の長辺長さ以上離間した領域にそれぞれグランド層を被着形成するとともに、前記一方の表面および他方の表面のグランド層の前記入力用線路群と前記出力用線路群の周囲にそれぞれ複数のビアホール導体を配設したことによって、前記入力用線路群と前記出力用線路群とを電磁的に分離してなることを特徴とするものである。
【００１４】
また、上記高周波用パッケージにおいて、前記入力用線路群と前記出力用線路群のうち少なくとも一方に線路分岐部を有することを特徴とする。
【００１５】
【作用】
本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージにおいて、入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の入力用信号線路、入力用接続線路によって構成し、それぞれの信号線路と接続線路とを電磁的に結合した構造を形成することにより、あらゆるタイプの高周波素子に適用でき、また、高周波回路形成において複数の線路に信号を伝送させる場合において、パッケージ内に線路の分岐部を形成することができる結果、高周波回路のシステムやモジュール全体を小型化することができる。
【００１６】
また、上記のようにパッケージ内に多数の電磁結合部を有する場合、必然的に電磁結合部間が近接することとなるために、近接する電磁結合部間で相互干渉が生じやすくなり、特に入力用線路群と出力用線路群間でそれぞれのアイソレーション性が損なわれ、伝送特性に悪影響を及ぼす虞がある。
【００１７】
そこで、本願発明においては、入力用線路群と出力用線路群とを前記誘電体基板の一方の表面および／他方の表面に被着形成したグランド層によって電磁的に分離することにより、入力用線路群と出力用線路群のそれぞれのアイソレーション性を向上し、良好な伝送特性を得ることができる。
【００１８】
【発明の実施の形態】
本発明の高周波用パッケージを図面に基づき詳述する。
図１は、本発明の一実施例を示す高周波用パッケージの概略断面図、図２は、図１の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図、図３は、図１の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【００１９】
図１乃至図３によれば、高周波用パッケージ１は、誘電体材料からなる誘電体基板２と蓋体３によりキャビティ４が形成されており、そのキャビティ４内にはＭＭＩＣ，ＭＩＣなどの高周波素子５が搭載されている。
【００２０】
蓋体３は、キャビティ４からの電磁波が外部に漏洩するのを防止できる電磁波遮蔽性を有する材料、あるいは電磁波遮蔽材料が蓋基体に塗布されたものからなることが望ましく、金属、セラミックス、セラミックス−金属複合材料、ガラスセラミックス、ガラス有機樹脂系複合材料等が使用できる。
【００２１】
この高周波用パッケージ１においては、高周波素子５として、１つの入力信号を２つの出力信号に変換するタイプのものを用いたものである。そのために、高周波用パッケージ１のキャビティ４内の誘電体基板２の表面には、図２に示すように、高周波素子５に信号を入力するための線路として、１本の入力用信号線路６と、２本の出力用信号線路７ａ、７ｂが被着形成されている。また、誘電体基板２の内部には、グランド層８がほぼ全面にわたり形成されており、前記入力用信号線路６、出力用信号線路７ａ、７ｂともにグランド層８とともにマイクロストリップ線路を形成している。
【００２２】
また、上記信号線路６、７ａ、７ｂの端部は高周波素子５と電気的に接続されるが、線路端部は高周波素子５の電極構造に応じて適当な線路構造が形成される。例えば、図１の高周波用パッケージにおいては、線路６、７ａ、７ｂの端部は、線路の両側近傍に、グランド層９、１０ａ、１０ｂが被着形成されたグランド付きコプレーナ線路に変換されている。そして、このグランド付きコプレーナ線路と高周波素子５における信号電極やグランド電極とがワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続されている。なお、グランド付きコプレーナ線路におけるグランド層９、１０ａ、１０ｂは、ビアホール導体１１、１２ａ、１２ｂによって誘電体基板２内部のグランド層８と電気的に接続されており、グランド層８と同電位に保たれている。
【００２３】
一方、誘電体基板２の裏面には、１本の入力用接続線路１３と、２本の出力用１４ａ、１４ｂが被着形成されており、グランド層８とともにいずれもマイクロストリップ線路を形成している。また、この接続線路１３、１４ａ、１４ｂの端部はいずれも外部回路との接続部を形成している。この接続部は、パッケージが接続される外部回路の線路構造に応じて適当な線路構造が形成される。
【００２４】
例えば、図１のパッケージにおいては図３に示されるように、入力用接続線路１３、出力用接続線路１４ａ、１４ｂの端部は、線路両側近傍に、グランド層１５、１６ａ、１６ｂが被着形成されたグランド付きコプレーナ線路に変換されている。なお、グランド層１５、１６ａ，１６ｂは、誘電体基板２内のグランド層８とビアホール導体１７、１８ａ、１８ｂあるいは誘電体基板２の側面に形成したキャスタレーション（図示せず）によって電気的に接続され、グランド層８と同電位に保たれている。
【００２５】
さらに、グランド層８内には、導体層が形成されない１つの入力用スロット孔１９と、２つの出力用スロット孔２０ａ，２０ｂが形成されている。このスロット孔１９、２０ａ、２０ｂは、いずれも長辺Ｌ、短辺Ｍの略長方形、または長径Ｌ、短径Ｍの楕円径からなり、入力用信号線路６と入力用接続線路１３とを入力用スロット孔１９を介して、出力用信号線路７ａと出力用接続線路１４ａとを出力用スロット孔２０ａを介して、出力用信号線路７ｂと出力用接続線路１４ｂとを出力用スロット孔２０ｂを介して各終端部を各スロット孔を中心に対照的に対峙する位置に形成することによって、各信号線路と接続線路とを電磁的に結合することができる。
【００２６】
上記電磁結合構造についてさらに具体的に説明すると、例えば、入力用信号線路６と入力用接続線路１３の入力用スロット孔１９による電磁結合構造を例にとって説明すると、図４に示すように、スロット孔１９の長辺長さＬは、信号の伝送効率を上げる点で伝送信号の波長λの１／２相当の長さにするのが望ましく、スロット孔１９の短辺の長さＭは伝送信号の波長λの１／５相当の長さから１／５０相当の長さに設定するのが望ましい。そして、入力用信号線路６および入力用接続線路１３の終端部を、平面的にみてスロット孔１９の中心から互いに長さｘの分だけ突き出るように形成される。この突き出し長さｘは伝送信号の波長λの約１／４相当の長さが望ましい。
【００２７】
上記のような線路構成によって、入力用接続線路１３に入力された信号は、入力用スロット孔１９を介して入力用信号線路６に伝送されて高周波素子５に伝送される。そして高周波素子５によって処理された信号は、出力用信号線路７ａ、７ｂに出力され、出力用スロット孔２０ａ、２０ｂを介して出力用接続線路１４ａ，１４ｂに伝送される。
【００２８】
また、パッケージ１においては、図２に示すように、誘電体基板２の表面には、高周波素子５に対する電源用の配線層２１が形成されており、誘電体基板２に設けられたスルーホール導体２２を経由して誘電体基板２の裏面にに導出され図３に示す電源用接続パッド２３に接続されている。
【００２９】
本発明のパッケージ１においては、入力用信号線路６、入力用接続線路１３からなる入力用線路群と、出力用信号線路７ａ，７ｂ、出力用接続線路１４ａ，１４ｂからなる出力用線路群とは、誘電体基板２表面に形成されたグランド層によって電磁的に分離されている。
【００３０】
具体的には、誘電体基板２の表面の高周波素子５搭載部を除く領域において、入力用信号線路６、出力用信号線路７ａ，７ｂはいずれも各信号線路群を取り囲むようにグランド層２４が被着形成されており、グランド層２４は、ビアホール導体２５によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００３１】
また、同様に、誘電体基板２の裏面においても、入力用接続線路１３、出力用接続線路１４ａ，１４ｂの各接続線路群と取り囲むようにグランド層２６が被着形成されており、グランド層２６は、ビアホール導体２７によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００３２】
このようにグランド層２４およびグランド層２６によって誘電体基板２の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【００３３】
より望ましくは、各線路群間に上記のようにグランド層を形成することに加え、ビアホール導体２５、２７を信号波長の１／４波長長さの間隔で複数配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【００３４】
なお、上記グランド層２４、２６は、平面的にみて、電磁結合部におけるスロット孔１９、２０ａ，２０ｂの各中心から、Ｌ（Ｌ：スロット長さ）以上離間した位置に設けることが望ましい。これは、グランド層２４、２６の形成位置が、上記よりもスロット孔に近づくと、共振等が起こり、信号伝送線路間の伝送特性を劣化させる場合があるためである。
【００３５】
次に、本発明の高周波用パッケージの他の実施態様について図５乃至図６をもとに説明する。この実施態様においては、誘電体基板２の表面に形成された出力用信号線路７の一部に分岐部を有するものである。なお、図１乃至図４のパッケージ１における各部位と同一機能を有する部位については同一の符号を付した。
【００３６】
図５乃至図６のパッケージ３１における高周波素子３２は、１つの入力信号を１つの出力信号に変換するものである。そのため、誘電体基板２の表面には、１本の出力用信号線路７が設けられている。この出力用信号線路７の端部は、パッケージ１と同様にグランド付きコプレーナ線路に変換された線路構造を有し、このグランド付きコプレーナ線路は高周波素子３２とワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続される。
【００３７】
また、このパッケージ３１においては、図５に示すように、出力用信号線路７は分岐部３３を経て２本の出力用信号線路７ｃ、７ｄに分岐されている。
【００３８】
一方、誘電体基板２の裏面には、２本の出力用接続線路１４ｃ、１４ｄが被着形成されており、その端部には、外部回路との接続のためにパッケージ１と同様にコプレーナ線路に変換されている。
【００３９】
そして、出力用信号線路７ｃと出力用接続線路１４ｃはグランド層８内に設けられた出力用スロット孔２０ｃを介して、また出力用信号線路７ｄと出力用接続線路１４ｄはグランド層８内に設けられた出力用スロット孔２０ｄを介してそれぞれ電磁的に結合されている。
【００４０】
上記のような線路構成によって、入力用接続線路１３に入力された信号は、入力用スロット孔１９を介して入力用信号線路６に伝送されて高周波素子３２に伝送される。そして高周波素子３２によって処理された信号は、出力用信号線路７に出力された後、分岐部３３を経て信号線路７ｃ，７ｄに同じ信号が伝送され、、出力用スロット孔２０ｃ、２０ｄを介して出力用接続線路１４ｃ，１４ｄに伝送される。
【００４１】
そして、誘電体基板２の表面の高周波素子３２搭載部を除く領域において、信号線路６、信号線路７，７ｃ，７ｄの周囲には、いずれも各信号線路群を取り囲むようにグランド層３４が被着形成されており、グランド層３４は、ビアホール導体３５によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００４２】
また、同様に、誘電体基板２の裏面においても、入力用接続線路１３、入力用接続線路１４ｃ，１４ｄの各接続線路群を取り囲むようにグランド層３６が被着形成されており、グランド層３６は、ビアホール導体３７によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００４３】
このようにグランド層３４およびグランド層３６によって誘電体基板２の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【００４４】
なお、このパッケージ３１においても、パッケージ１と同様に、各線路群間に上記のようにグランド層３４、３６を形成することに加え、ビアホール導体３５、３７を信号波長の１／４波長長さの間隔で各線路群の周囲に複数個配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【００４５】
なお、上記グランド層３４、３６は、平面的にみて、電磁結合部におけるスロット孔１９、２０ｃ，２０ｄの各中心から、Ｌ（Ｌ：スロット長さ）以上離間した位置に設けることが前記の同様な理由から望ましい。
【００４６】
パッケージ３１は、例えば、パッケージ３１から出力された出力信号をパッチアレイアンテナなどの同一の信号を付与する外部回路に接続する場合において有効である。
【００４７】
なお、上記パッケージ１およびパッケージ３１の誘電体基板２裏面に形成された接続線路は、いずれも外部回路と半田などの導電性接着剤等によって接合することにより、パッケージ１を外部回路と接続することができる。
【００４８】
また、上記パッケージ１およびパッケージ３１における誘電体基板２の周囲の側面にもグランド層あるいは接地されたキャスタレーションを設けることにより、パッケージ内の電磁結合部の外部電磁波の影響を抑制することができる。
【００４９】
なお、本発明の高周波用パッケージは、図１乃至図６においてはパッケージ内の電磁結合部の総数が３つの場合について説明したが、本発明の構成は、電磁結合部が４つ以上の場合においても、同様に出力用線路群と入力用線路群とを誘電体基板表面に設けられたグランド層、あるいはグランド層とビアホール導体によって電磁的に隔離することにより、各線路群間の干渉を抑制し、線路のアイソレーションを向上させることができる。
【００５０】
なお、本発明のパッケージによれば、高周波用パッケージ１の誘電体基板２としては、アルミナ（Ａｌ２Ｏ３）、ガラスセラミックス、窒化アルミニウム（ＡｌＮ）、ムライト、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス、有機樹脂を構成成分として含む有機質絶縁材等の周知の絶縁材料によって構成される。
【００５１】
また、入力用線路、出力用線路、グランド層、さらには電源用配線層などは、Ｗ、Ｍｏ、Ｍｏ−Ｍｎ、Ｃｕ、Ａｕ、Ａｇなど周知の導体材料によって形成することができるが、線路における高周波信号の伝送損失を小さくするためには、導体としてＡｇ、Ｃｕ、Ａｕ等の低抵抗導体によって形成することが望ましく、かかる点からは前記誘電体基板は焼成温度が８００〜１０００℃程度のガラスセラミックスなどの低温焼成絶縁材料を用いると、誘電体基板２と各種線路等と同時焼成して形成することができる。
【００５２】
【発明の効果】
以上詳述した通り、本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージ内の入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の信号線路、接続線路とともに複数の電磁結合部によって構成し、また、それらの線路群をグランド層によって電磁的に分離することにより、あらゆるタイプの高周波素子に適用できるとともに、線路群間の干渉を抑制しアイソレーションを向上させることができ、さらにはパッケージ内に線路の分岐部を形成することも可能となるために、高周波回路における信号伝送線路の長さを短縮でき、高周波回路のシステムやモジュール全体の小型化と伝送特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の高周波用パッケージの一実施態様の概略断面図である。
【図２】図１の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図である。
【図３】図１の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【図４】図１の高周波用パッケージにおける電磁結合構造を説明するための概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図５】本発明の高周波用パッケージの他の実施態様における誘電体基板の表面の導体パターンを示す図である。
【図６】本発明の高周波用パッケージの他の実施態様における誘電体基板の裏面の導体パターンを示す図である。
【図７】従来の高周波用パッケージを説明するための概略断面図である。
【符号の説明】
１ パッケージ
２ 誘電体基板
３ 蓋体
４ キャビティ
５ 高周波素子
６ 入力用信号線路
７ａ，７ｂ 出力用信号線路
８，９，１０ａ，１０ｂ グランド層
１１，１２ａ，１２ｂ ビアホール導体
１３ 入力用接続線路
１４ａ，１４ｂ 出力用接続線路
１５，１６ａ，１６ｂ グランド層
１７，１８ａ，１８ｂ ビアホール導体
１９，２０ａ，２０ｂ スロット孔
２４，２６ グランド層
２５，２７ ビアホール導体
【発明の属する技術分野】
本発明は、マイクロ波帯からミリ波帯領域の高周波用の半導体素子等を収納するパッケージに関し、特に、高周波回路全体の小型化とともに、入力用線路と出力用線路間のアイソレーション特性を向上させた高周波用パッケージに関するものである。
【０００２】
【従来の技術】
従来、マイクロ波やミリ波の信号を取り扱う配線基板として、高周波素子を気密に封止した高周波用パッケージが知られている。この高周波用パッケージは、通常、誘電体からなる誘電体基板、キャビティ形成のための枠体および蓋体を具備し、キャビティ内に高周波素子を収納実装して枠体および蓋体によって気密に封止した構造からなる。
【０００３】
かかる構造からなる高周波用パッケージにおいて、高周波素子への入出力及び、パッケージの外部回路基板への実装は、誘電体基板表面に形成され、高周波素子と電気的に接続されたマイクロストリップ線路等の信号伝送線路を枠体を貫通させるか、あるいは誘電体基板に設けられたスルーホール導体によってキャビティの外側に引出し、それを誘電体基板の底面に引き回し底面に形成された接続部と外部回路基板の配線層とを半田等の接着剤を介して接続されるものである。
【０００４】
ところが、かかる入出力および実装構造においては、枠体の貫通あるいはスルーホール導体によってインピーダンスの不整合や、貫通部での反射損、放射損が発生し伝送特性が劣化するという問題があった。
【０００５】
そこで、最近では、高周波素子への入出力をキャビティ内に設けられた高周波伝送線路と、底面に形成された高周波伝送線路との電磁結合によって行うことが提案されている。この電磁結合を用いたマイクロ波やミリ波の信号を取り扱う高周波用パッケージとしては、例えば、図７に示すように、誘電体から成る誘電体基板４１と金属などからなる蓋体４２により形成されたキャビティ４３内に高周波素子４４を気密封止されたパッケージ構造が特開平８−２５０９１１号や特開平８−２５０９１３号にて提案されている。
【０００６】
具体的には、誘電体基板４１の表面に搭載された高周波素子４４には、入力用線路４５ａ，および出力用線路４５ｂが形成され、誘電体基板４１の底面にも入力用線路４６ａと出力用線路４６ｂが形成され、誘電体基板４１の内部には、一対のスロット孔４７ａ，４７ｂを備えたグランド層４８を形成し、線路４５ａと線路４６ａとをスロット孔４７ａを介して、また線路４５ｂと線路４６ｂとをスロット孔４７ｂを介してそれぞれ電磁的に結合させてなるものであって、高周波用パッケージの線路４６ａ，４６ｂの端部に設けられた接続部４９ａ，４９ｂと、外部回路基板５０に設けられた入力用線路５１ａ，出力用線路５１ｂと半田等の接着剤によって接続することにより実装される。そして、高周波素子４４への高周波信号は、線路５１ａ−線路４６ａ−スロット孔４７ａ−線路４５ａを経由して入力され、高周波素子４４から線路４５ｂ−スロット孔４７ｂ−線路４６ｂ−線路５１ｂを経由して出力される。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の高周波用パッケージは、入出力信号線路がそれぞれ１線路から構成されたものであるが、高周波素子には、例えば、１つの入力信号を２つの出力信号に変換するもの、２つの入力信号を１つの出力信号に変換するものも知られており、そのような高周波素子を搭載するためのパッケージ構造については具体的に検討されていない。
【０００８】
また、入出力信号線路がそれぞれ１線路から構成される上記高周波用パッケージを用いた場合、信号伝送線路同士の結合あるいは分岐を行う場合には、その高周波用パッケージを実装した外部回路基板の回路内で行う必要がある。その結果、高周波回路全体のシステムまたはモジュールの小型化を達成する上で、１つの障害となっていた。さらに、外部回路基板上で信号伝送線路の分岐を行うと、信号伝送線路分岐部や屈曲部から生じる放射が他の回路に影響を及ぼすという問題もあった。
【０００９】
さらに、上記の入出力線路内に電磁結合部を有する高周波用パッケージにおいては、従来のスルーホール導体によって接続する場合や、線路を引き回した場合に比較して入力線路と出力線路間での電磁結合部での干渉が生じやすく、各線路のアイソレーション性を充分に確保することができず、高周波用パッケージに搭載される高周波素子の特性が十分に発揮しにくいという問題があった。
【００１０】
従って、本発明は前記課題を解消せんとして成されたもので、高周波回路システムやモジュールの小型化に好適に用いることができ、しかも電磁結合部を有する高周波用パッケージにおける入力用線路および出力用線路のアイソレーション性を向上させることのできる高周波用パッケージを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明者等は、入出力線路内に電磁結合部を有する高周波用パッケージにおいて前記目的を達成するための構成について種々検討を重ねた結果、入力用線路群、出力用線路群のうち少なくとも一方を複数の線路によって構成するとともにそれらの線路をそれぞれ電磁結合させ、また、入力用線路群と出力用線路群とを誘電体基板表面に設けたグランド層によって電磁的に分離することにより、アイソレーションが向上できることを見いだし本発明に至った。
【００１２】
即ち、本発明の高周波用配線基板は、一方の表面に高周波素子搭載部を有する誘電体基板と、前記高周波素子を気密に封止すべく前記誘電体基板の一方の表面に接合される蓋体と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される入力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される入力用接続線路を具備し、前記入力用信号線路と前記入力用接続線路を電磁的に結合してなる入力用線路群と、前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される出力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される出力用接続線路を具備し、前記出力用信号線路と前記出力用接続線路を電磁的に結合してなる出力用線路群と、を具備するパッケージであって、前記入力用線路群および前記出力用線路群のうち少なくとも一方が複数の信号線路と複数の接続線路とを具備し各信号線路と各接続線路とを前記誘電体基板内の内部グランド層に形成されたスロット孔を介して電磁的に結合してなるとともに、前記誘電体基板の一方の表面および他方の表面の前記入力用線路群と前記出力用線路群の周囲に、平面的にみて各スロット孔中心から該スロット孔の長辺長さ以上離間した領域にそれぞれグランド層を被着形成するとともに、前記一方の表面および他方の表面のグランド層の前記入力用線路群と前記出力用線路群の周囲にそれぞれ複数のビアホール導体を配設したことによって、前記入力用線路群と前記出力用線路群とを電磁的に分離してなることを特徴とするものである。
【００１４】
また、上記高周波用パッケージにおいて、前記入力用線路群と前記出力用線路群のうち少なくとも一方に線路分岐部を有することを特徴とする。
【００１５】
【作用】
本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージにおいて、入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の入力用信号線路、入力用接続線路によって構成し、それぞれの信号線路と接続線路とを電磁的に結合した構造を形成することにより、あらゆるタイプの高周波素子に適用でき、また、高周波回路形成において複数の線路に信号を伝送させる場合において、パッケージ内に線路の分岐部を形成することができる結果、高周波回路のシステムやモジュール全体を小型化することができる。
【００１６】
また、上記のようにパッケージ内に多数の電磁結合部を有する場合、必然的に電磁結合部間が近接することとなるために、近接する電磁結合部間で相互干渉が生じやすくなり、特に入力用線路群と出力用線路群間でそれぞれのアイソレーション性が損なわれ、伝送特性に悪影響を及ぼす虞がある。
【００１７】
そこで、本願発明においては、入力用線路群と出力用線路群とを前記誘電体基板の一方の表面および／他方の表面に被着形成したグランド層によって電磁的に分離することにより、入力用線路群と出力用線路群のそれぞれのアイソレーション性を向上し、良好な伝送特性を得ることができる。
【００１８】
【発明の実施の形態】
本発明の高周波用パッケージを図面に基づき詳述する。
図１は、本発明の一実施例を示す高周波用パッケージの概略断面図、図２は、図１の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図、図３は、図１の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【００１９】
図１乃至図３によれば、高周波用パッケージ１は、誘電体材料からなる誘電体基板２と蓋体３によりキャビティ４が形成されており、そのキャビティ４内にはＭＭＩＣ，ＭＩＣなどの高周波素子５が搭載されている。
【００２０】
蓋体３は、キャビティ４からの電磁波が外部に漏洩するのを防止できる電磁波遮蔽性を有する材料、あるいは電磁波遮蔽材料が蓋基体に塗布されたものからなることが望ましく、金属、セラミックス、セラミックス−金属複合材料、ガラスセラミックス、ガラス有機樹脂系複合材料等が使用できる。
【００２１】
この高周波用パッケージ１においては、高周波素子５として、１つの入力信号を２つの出力信号に変換するタイプのものを用いたものである。そのために、高周波用パッケージ１のキャビティ４内の誘電体基板２の表面には、図２に示すように、高周波素子５に信号を入力するための線路として、１本の入力用信号線路６と、２本の出力用信号線路７ａ、７ｂが被着形成されている。また、誘電体基板２の内部には、グランド層８がほぼ全面にわたり形成されており、前記入力用信号線路６、出力用信号線路７ａ、７ｂともにグランド層８とともにマイクロストリップ線路を形成している。
【００２２】
また、上記信号線路６、７ａ、７ｂの端部は高周波素子５と電気的に接続されるが、線路端部は高周波素子５の電極構造に応じて適当な線路構造が形成される。例えば、図１の高周波用パッケージにおいては、線路６、７ａ、７ｂの端部は、線路の両側近傍に、グランド層９、１０ａ、１０ｂが被着形成されたグランド付きコプレーナ線路に変換されている。そして、このグランド付きコプレーナ線路と高周波素子５における信号電極やグランド電極とがワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続されている。なお、グランド付きコプレーナ線路におけるグランド層９、１０ａ、１０ｂは、ビアホール導体１１、１２ａ、１２ｂによって誘電体基板２内部のグランド層８と電気的に接続されており、グランド層８と同電位に保たれている。
【００２３】
一方、誘電体基板２の裏面には、１本の入力用接続線路１３と、２本の出力用１４ａ、１４ｂが被着形成されており、グランド層８とともにいずれもマイクロストリップ線路を形成している。また、この接続線路１３、１４ａ、１４ｂの端部はいずれも外部回路との接続部を形成している。この接続部は、パッケージが接続される外部回路の線路構造に応じて適当な線路構造が形成される。
【００２４】
例えば、図１のパッケージにおいては図３に示されるように、入力用接続線路１３、出力用接続線路１４ａ、１４ｂの端部は、線路両側近傍に、グランド層１５、１６ａ、１６ｂが被着形成されたグランド付きコプレーナ線路に変換されている。なお、グランド層１５、１６ａ，１６ｂは、誘電体基板２内のグランド層８とビアホール導体１７、１８ａ、１８ｂあるいは誘電体基板２の側面に形成したキャスタレーション（図示せず）によって電気的に接続され、グランド層８と同電位に保たれている。
【００２５】
さらに、グランド層８内には、導体層が形成されない１つの入力用スロット孔１９と、２つの出力用スロット孔２０ａ，２０ｂが形成されている。このスロット孔１９、２０ａ、２０ｂは、いずれも長辺Ｌ、短辺Ｍの略長方形、または長径Ｌ、短径Ｍの楕円径からなり、入力用信号線路６と入力用接続線路１３とを入力用スロット孔１９を介して、出力用信号線路７ａと出力用接続線路１４ａとを出力用スロット孔２０ａを介して、出力用信号線路７ｂと出力用接続線路１４ｂとを出力用スロット孔２０ｂを介して各終端部を各スロット孔を中心に対照的に対峙する位置に形成することによって、各信号線路と接続線路とを電磁的に結合することができる。
【００２６】
上記電磁結合構造についてさらに具体的に説明すると、例えば、入力用信号線路６と入力用接続線路１３の入力用スロット孔１９による電磁結合構造を例にとって説明すると、図４に示すように、スロット孔１９の長辺長さＬは、信号の伝送効率を上げる点で伝送信号の波長λの１／２相当の長さにするのが望ましく、スロット孔１９の短辺の長さＭは伝送信号の波長λの１／５相当の長さから１／５０相当の長さに設定するのが望ましい。そして、入力用信号線路６および入力用接続線路１３の終端部を、平面的にみてスロット孔１９の中心から互いに長さｘの分だけ突き出るように形成される。この突き出し長さｘは伝送信号の波長λの約１／４相当の長さが望ましい。
【００２７】
上記のような線路構成によって、入力用接続線路１３に入力された信号は、入力用スロット孔１９を介して入力用信号線路６に伝送されて高周波素子５に伝送される。そして高周波素子５によって処理された信号は、出力用信号線路７ａ、７ｂに出力され、出力用スロット孔２０ａ、２０ｂを介して出力用接続線路１４ａ，１４ｂに伝送される。
【００２８】
また、パッケージ１においては、図２に示すように、誘電体基板２の表面には、高周波素子５に対する電源用の配線層２１が形成されており、誘電体基板２に設けられたスルーホール導体２２を経由して誘電体基板２の裏面にに導出され図３に示す電源用接続パッド２３に接続されている。
【００２９】
本発明のパッケージ１においては、入力用信号線路６、入力用接続線路１３からなる入力用線路群と、出力用信号線路７ａ，７ｂ、出力用接続線路１４ａ，１４ｂからなる出力用線路群とは、誘電体基板２表面に形成されたグランド層によって電磁的に分離されている。
【００３０】
具体的には、誘電体基板２の表面の高周波素子５搭載部を除く領域において、入力用信号線路６、出力用信号線路７ａ，７ｂはいずれも各信号線路群を取り囲むようにグランド層２４が被着形成されており、グランド層２４は、ビアホール導体２５によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００３１】
また、同様に、誘電体基板２の裏面においても、入力用接続線路１３、出力用接続線路１４ａ，１４ｂの各接続線路群と取り囲むようにグランド層２６が被着形成されており、グランド層２６は、ビアホール導体２７によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００３２】
このようにグランド層２４およびグランド層２６によって誘電体基板２の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【００３３】
より望ましくは、各線路群間に上記のようにグランド層を形成することに加え、ビアホール導体２５、２７を信号波長の１／４波長長さの間隔で複数配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【００３４】
なお、上記グランド層２４、２６は、平面的にみて、電磁結合部におけるスロット孔１９、２０ａ，２０ｂの各中心から、Ｌ（Ｌ：スロット長さ）以上離間した位置に設けることが望ましい。これは、グランド層２４、２６の形成位置が、上記よりもスロット孔に近づくと、共振等が起こり、信号伝送線路間の伝送特性を劣化させる場合があるためである。
【００３５】
次に、本発明の高周波用パッケージの他の実施態様について図５乃至図６をもとに説明する。この実施態様においては、誘電体基板２の表面に形成された出力用信号線路７の一部に分岐部を有するものである。なお、図１乃至図４のパッケージ１における各部位と同一機能を有する部位については同一の符号を付した。
【００３６】
図５乃至図６のパッケージ３１における高周波素子３２は、１つの入力信号を１つの出力信号に変換するものである。そのため、誘電体基板２の表面には、１本の出力用信号線路７が設けられている。この出力用信号線路７の端部は、パッケージ１と同様にグランド付きコプレーナ線路に変換された線路構造を有し、このグランド付きコプレーナ線路は高周波素子３２とワイヤボンディング、リボン、テープ、フリップチップ実装等によって電気的に接続される。
【００３７】
また、このパッケージ３１においては、図５に示すように、出力用信号線路７は分岐部３３を経て２本の出力用信号線路７ｃ、７ｄに分岐されている。
【００３８】
一方、誘電体基板２の裏面には、２本の出力用接続線路１４ｃ、１４ｄが被着形成されており、その端部には、外部回路との接続のためにパッケージ１と同様にコプレーナ線路に変換されている。
【００３９】
そして、出力用信号線路７ｃと出力用接続線路１４ｃはグランド層８内に設けられた出力用スロット孔２０ｃを介して、また出力用信号線路７ｄと出力用接続線路１４ｄはグランド層８内に設けられた出力用スロット孔２０ｄを介してそれぞれ電磁的に結合されている。
【００４０】
上記のような線路構成によって、入力用接続線路１３に入力された信号は、入力用スロット孔１９を介して入力用信号線路６に伝送されて高周波素子３２に伝送される。そして高周波素子３２によって処理された信号は、出力用信号線路７に出力された後、分岐部３３を経て信号線路７ｃ，７ｄに同じ信号が伝送され、、出力用スロット孔２０ｃ、２０ｄを介して出力用接続線路１４ｃ，１４ｄに伝送される。
【００４１】
そして、誘電体基板２の表面の高周波素子３２搭載部を除く領域において、信号線路６、信号線路７，７ｃ，７ｄの周囲には、いずれも各信号線路群を取り囲むようにグランド層３４が被着形成されており、グランド層３４は、ビアホール導体３５によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００４２】
また、同様に、誘電体基板２の裏面においても、入力用接続線路１３、入力用接続線路１４ｃ，１４ｄの各接続線路群を取り囲むようにグランド層３６が被着形成されており、グランド層３６は、ビアホール導体３７によって誘電体基板２内部のグランド層８と電気的に接続されることにより同電位に保たれている。
【００４３】
このようにグランド層３４およびグランド層３６によって誘電体基板２の両面に形成された各線路群との間にグランド層を介在させることにより入力用線路群と出力用線路群の干渉を抑制することができる。
【００４４】
なお、このパッケージ３１においても、パッケージ１と同様に、各線路群間に上記のようにグランド層３４、３６を形成することに加え、ビアホール導体３５、３７を信号波長の１／４波長長さの間隔で各線路群の周囲に複数個配設することによりさらに各電磁結合部間の干渉を抑制することができる。
【００４５】
なお、上記グランド層３４、３６は、平面的にみて、電磁結合部におけるスロット孔１９、２０ｃ，２０ｄの各中心から、Ｌ（Ｌ：スロット長さ）以上離間した位置に設けることが前記の同様な理由から望ましい。
【００４６】
パッケージ３１は、例えば、パッケージ３１から出力された出力信号をパッチアレイアンテナなどの同一の信号を付与する外部回路に接続する場合において有効である。
【００４７】
なお、上記パッケージ１およびパッケージ３１の誘電体基板２裏面に形成された接続線路は、いずれも外部回路と半田などの導電性接着剤等によって接合することにより、パッケージ１を外部回路と接続することができる。
【００４８】
また、上記パッケージ１およびパッケージ３１における誘電体基板２の周囲の側面にもグランド層あるいは接地されたキャスタレーションを設けることにより、パッケージ内の電磁結合部の外部電磁波の影響を抑制することができる。
【００４９】
なお、本発明の高周波用パッケージは、図１乃至図６においてはパッケージ内の電磁結合部の総数が３つの場合について説明したが、本発明の構成は、電磁結合部が４つ以上の場合においても、同様に出力用線路群と入力用線路群とを誘電体基板表面に設けられたグランド層、あるいはグランド層とビアホール導体によって電磁的に隔離することにより、各線路群間の干渉を抑制し、線路のアイソレーションを向上させることができる。
【００５０】
なお、本発明のパッケージによれば、高周波用パッケージ１の誘電体基板２としては、アルミナ（Ａｌ２Ｏ３）、ガラスセラミックス、窒化アルミニウム（ＡｌＮ）、ムライト、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス、有機樹脂を構成成分として含む有機質絶縁材等の周知の絶縁材料によって構成される。
【００５１】
また、入力用線路、出力用線路、グランド層、さらには電源用配線層などは、Ｗ、Ｍｏ、Ｍｏ−Ｍｎ、Ｃｕ、Ａｕ、Ａｇなど周知の導体材料によって形成することができるが、線路における高周波信号の伝送損失を小さくするためには、導体としてＡｇ、Ｃｕ、Ａｕ等の低抵抗導体によって形成することが望ましく、かかる点からは前記誘電体基板は焼成温度が８００〜１０００℃程度のガラスセラミックスなどの低温焼成絶縁材料を用いると、誘電体基板２と各種線路等と同時焼成して形成することができる。
【００５２】
【発明の効果】
以上詳述した通り、本発明によれば、高周波素子への入出力線路内に電磁結合部を有する高周波用パッケージ内の入力用線路群、出力用線路群のうち少なくとも一方の線路群を複数の信号線路、接続線路とともに複数の電磁結合部によって構成し、また、それらの線路群をグランド層によって電磁的に分離することにより、あらゆるタイプの高周波素子に適用できるとともに、線路群間の干渉を抑制しアイソレーションを向上させることができ、さらにはパッケージ内に線路の分岐部を形成することも可能となるために、高周波回路における信号伝送線路の長さを短縮でき、高周波回路のシステムやモジュール全体の小型化と伝送特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の高周波用パッケージの一実施態様の概略断面図である。
【図２】図１の高周波用パッケージにおける誘電体基板の表面の導体パターンを示す図である。
【図３】図１の高周波用パッケージにおける誘電体基板の裏面の導体パターンを示す図である。
【図４】図１の高周波用パッケージにおける電磁結合構造を説明するための概略図であり、（ａ）は平面図、（ｂ）は断面図である。
【図５】本発明の高周波用パッケージの他の実施態様における誘電体基板の表面の導体パターンを示す図である。
【図６】本発明の高周波用パッケージの他の実施態様における誘電体基板の裏面の導体パターンを示す図である。
【図７】従来の高周波用パッケージを説明するための概略断面図である。
【符号の説明】
１ パッケージ
２ 誘電体基板
３ 蓋体
４ キャビティ
５ 高周波素子
６ 入力用信号線路
７ａ，７ｂ 出力用信号線路
８，９，１０ａ，１０ｂ グランド層
１１，１２ａ，１２ｂ ビアホール導体
１３ 入力用接続線路
１４ａ，１４ｂ 出力用接続線路
１５，１６ａ，１６ｂ グランド層
１７，１８ａ，１８ｂ ビアホール導体
１９，２０ａ，２０ｂ スロット孔
２４，２６ グランド層
２５，２７ ビアホール導体
Claims (2)
- 一方の表面に高周波素子搭載部を有する誘電体基板と、
前記高周波素子を気密に封止すべく前記誘電体基板の一方の表面に接合される蓋体と、
前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される入力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される入力用接続線路を具備し、前記入力用信号線路と前記入力用接続線路を電磁的に結合してなる入力用線路群と、
前記誘電体基板の一方の表面に被着形成され、一端が前記高周波素子と電気的に接続される出力用信号線路と、前記誘電体基板の他方の表面に被着形成され一端が外部回路と接続される出力用接続線路を具備し、前記出力用信号線路と前記出力用接続線路を電磁的に結合してなる出力用線路群と、を具備するパッケージであって、
前記入力用線路群および前記出力用線路群のうち少なくとも一方が複数の信号線路と複数の接続線路とを具備し各信号線路と各接続線路とを前記誘電体基板内の内部グランド層に形成されたスロット孔を介して電磁的に結合してなるとともに、前記誘電体基板の一方の表面および他方の表面の前記入力用線路群と前記出力用線路群の周囲に、平面的にみて各スロット孔中心から該スロット孔の長辺長さ以上離間した領域にそれぞれグランド層を被着形成するとともに、前記一方の表面および他方の表面のグランド層の前記入力用線路群と前記出力用線路群の周囲にそれぞれ複数のビアホール導体を配設したことによって、前記入力用線路群と前記出力用線路群とを電磁的に分離してなることを特徴とする高周波用パッケージ。 - 前記入力用線路群と前記出力用線路群のうち少なくとも一方に線路分岐部を有することを特徴とする請求項１記載の高周波用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24421198A JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24421198A JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340700A JP2000340700A (ja) | 2000-12-08 |
| JP3610238B2 true JP3610238B2 (ja) | 2005-01-12 |
Family
ID=17115416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24421198A Expired - Fee Related JP3610238B2 (ja) | 1998-08-28 | 1998-08-28 | 高周波用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610238B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557751B2 (ja) * | 2005-03-07 | 2010-10-06 | 京セラ株式会社 | 高周波回路基板および高周波モジュール |
| CN117529805A (zh) | 2021-06-29 | 2024-02-06 | 京瓷株式会社 | 配线板及电子装置 |
-
1998
- 1998-08-28 JP JP24421198A patent/JP3610238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340700A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1307078B1 (en) | High frequency circuit module | |
| US6057600A (en) | Structure for mounting a high-frequency package | |
| US6483406B1 (en) | High-frequency module using slot coupling | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP3537626B2 (ja) | 高周波用パッケージ | |
| JP3818864B2 (ja) | 高周波半導体装置 | |
| JP3610238B2 (ja) | 高周波用パッケージ | |
| JP2878043B2 (ja) | マイクロ波パッケージ | |
| JP3398282B2 (ja) | 高周波用半導体装置 | |
| JPH09186268A (ja) | 高周波用半導体装置 | |
| JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3810566B2 (ja) | 高周波用パッケージ | |
| JP3309056B2 (ja) | 高周波素子収納用パッケージ | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3297607B2 (ja) | 高周波回路用パッケージ | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP3776598B2 (ja) | 高周波パッケージ | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP2000022042A (ja) | 高周波用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |