JP2000022042A

JP2000022042A - 高周波用パッケージ

Info

Publication number: JP2000022042A
Application number: JP18393898A
Authority: JP
Inventors: Kenji Kitazawa; 謙治北澤; Shinichi Koriyama; 慎一郡山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】電磁結合型高周波用パッケージにおいて、高周
波信号の入力用線路と出力用線路間のアイソレーション
特性を向上し、高周波信号の伝送特性の劣化を低減した
高周波用パッケージを得る。【解決手段】誘電体基板２の表面および裏面に形成され
た第１の入力用線路６ａと第２の入力用線路８ａ、およ
び第１の出力用線路６ｂと第２の出力用線路８ｂとを誘
電体基板２内部のグランド層７に設けられた長辺長さＬ
のスロット孔９ａ、９ｂを介してそれぞれ電磁結合した
高周波用パッケージ１において、スロット孔９ａ、９ｂ
をスロット中心間距離が２Ｌ以上となる位置に形成し、
第２の入力用線路８ａおよび第２の出力用線路８ｂの各
スロット孔中心位置ｚ₁、ｚ₂からＬ以上離間した領域
にグランド層７と接続されたビアホール導体１５あるい
は金属帯を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波用パッケー
ジに関するもので、特に、マイクロ波帯からミリ波帯領
域の高周波用の半導体素子等を収納あるいは搭載するの
に好適であり、且つ入力用線路と出力用線路間のアイソ
レーション特性を向上させた高周波用パッケージに関す
るものである。

【０００２】

【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う配線基板として、高周波素子を気密に封止した高周
波用パッケージが知られている。この高周波用パッケー
ジは、通常、誘電体からなる誘電体基板、キャビティ形
成のための枠体および蓋体を具備し、キャビティ内に高
周波素子を収納実装して枠体および蓋体によって気密に
封止した構造からなる。

【０００３】かかる構造からなる高周波用パッケージに
おいて、高周波素子への入出力及び、パッケージの外部
回路基板への実装は、誘電体基板表面に形成され、高周
波素子と電気的に接続されたマイクロストリップ線路等
の信号伝送線路を枠体を貫通させるか、あるいは誘電体
基板に設けられたスルーホール導体によってキャビティ
の外側に引出し、それを誘電体基板の底面に引き回し底
面に形成された接続部と外部回路基板の配線層とを半田
等の接着剤を介して接続されるものである。

【０００４】ところが、かかる入出力および実装構造に
おいては、枠体の貫通あるいはスルーホール導体によっ
てインピーダンスの不整合や、貫通部での反射損、放射
損が発生し伝送特性が劣化するという問題があった。

【０００５】そこで、最近では、高周波素子への入出力
をキャビティ内に設けられた高周波伝送線路と、底面に
形成された高周波伝送線路との電磁結合によって行うこ
とが提案されている。この電磁結合を用いたマイクロ波
やミリ波の信号を取り扱う高周波用パッケージとして
は、例えば、図８に示すように、誘電体から成る誘電体
基板３１と金属などからなる蓋体３２により形成された
キャビティ３３内に高周波素子３４を気密封止されたパ
ッケージ構造が特開平８−２５０９１１号や特開平８−
２５０９１３号にて提案されている。

【０００６】具体的には、誘電体基板３１の表面に搭載
された高周波素子３４には、入力用線路３５ａ，および
出力用線路３５ｂが形成され、誘電体基板３１の底面に
も入力用線路３６ａと出力用線路３６ｂが形成され、誘
電体基板３１の内部には、一対のスロット孔３７ａ，３
７ｂを備えたグランド層３８を形成し、線路３５ａと線
路３６ａとをスロット孔３７ａを介して、また線路３５
ｂと線路３６ｂとをスロット孔３７ｂを介してそれぞれ
電磁的に結合させてなるものであって、高周波用パッケ
ージの線路３６ａ，３６ｂの端部に設けられた接続部３
９ａ，３９ｂと、外部回路基板４０に設けられた入力用
線路４１ａ，出力用線路４１ｂと半田等の接着剤によっ
て接続することにより実装される。そして、高周波素子
３４への高周波信号は、線路４１ａ−線路３６ａ−スロ
ット孔３７ａ−線路３５ａを経由して入力され、高周波
素子３４から線路３５ｂ−スロット孔３７ｂ−線路３６
ｂ−線路４１ｂを経由して出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、前記の
高周波用パッケージを外部回路基板に実装した場合、高
周波帯域、特にミリ波帯で、入出力用線路の末端である
線路４１ａと、線路４１ｂ間で伝送特性を測定すると、
挿入損失が大きくアイソレーション特性を充分に確保す
ることができず、高周波用パッケージに搭載される高周
波素子の特性が十分に発揮しにくいという問題があっ
た。

【０００８】また、高周波素子搭載部から外部に熱を放
散させる目的でビアホール導体を高周波用パッケージ内
に形成したり、グランド層を形成することができるが、
スロット孔に近接した領域でこれらを形成すると、共振
等が起こり信号伝送線路間の伝送特性を劣化させること
が判明した。

【０００９】さらに、この高周波用パッケージを外部回
路基板に実装した際、高周波用パッケージと外部回路基
板を接続するために用いた半田接続部がスロット孔によ
る電磁結合部に近接した領域に形成されると、前記と同
様に信号伝送線路間のアイソレーション特性を劣化させ
ることがあった。

【００１０】従って、本発明は前記課題を解消せんとし
て成されたもので、高周波素子への入出力線路内に電磁
結合部を具備する高周波用パッケージにおける高周波信
号の入力用線路と出力用線路間のアイソレーションを向
上させるとともに、高周波信号の伝送特性の劣化を低減
した高周波用パッケージとその実装構造を提供すること
を目的とするものである。

【００１１】

【課題を解決するための手段】本発明者等は、上記高周
波信号の入力用線路と出力用線路間でアイソレーション
特性の劣化を発生させない構成について検討を重ねた結
果、誘電体基板底面に形成される一対の線路間に、グラ
ンド層と接続されたビアホール導体あるいは金属帯をス
ロット孔による電磁結合性に対して影響を与えない特定
領域に形成することにより、アイソレーション特性が向
上でき、高周波素子の特性を十分に発揮できることを見
いだし本発明に至った。

【００１２】即ち、本発明における高周波用パッケージ
は、誘電体基板と、該誘電体基板表面に搭載された高周
波素子と、前記誘電体基板表面に形成され、一端がそれ
ぞれ前記高周波素子と電気的に接続された第１の入力用
線路および第１の出力用線路と、前記誘電体基板の底面
に形成された第２の入力用線路と第２の出力用線路と、
前記誘電体基板内部に設けられたグランド層とを具備
し、前記第１の入力用線路と前記第２の入力用線路のそ
れぞれの終端部および前記第１の出力用線路と前記第２
の出力用線路のそれぞれの終端部を前記グランド層に設
けられた長辺長さＬの入力用スロット孔および出力用ス
ロット孔を介して各終端部を互いに対峙させることによ
って、入力用線路同士および出力用線路同士をそれぞれ
電磁的に結合してなる形態のパッケージであって、本発
明においては、前記入力用スロット孔および前記出力用
スロット孔をグランド層内のスロット中心間距離が２Ｌ
以上となる位置に形成するとともに、前記誘電体基板底
面の前記第２の入力用線路と前記第２の出力用線路との
終端部間の前記第２の入力用線路および第２の出力用線
路の各スロット孔中心位置からＬ以上離間した誘電体基
板底面領域に、前記グランド層と接続されたビアホール
導体あるいは金属帯を形成したことを特徴とするもので
ある。

【００１３】また、上記の構成においては、前記ビアホ
ール導体あるいは金属帯を、前記第２の入力用線路と前
記第２の出力用線路との終端部を結ぶ線上に形成する
か、あるいは、前記第２の入力用線路と前記第２の出力
用線路との終端部を結ぶ線を挟み、電磁波を遮蔽可能な
間隔をもって２個以上形成することが望ましい。

【００１４】また、アイソレーション特性をさらに改善
するためには、上記ビアホール導体あるいは金属帯に加
え、前記第２の入力用線路および前記第２の出力用線路
の終端部よりＬ以上離間した周囲に複数のビアホール導
体あるいは金属帯を形成することが望ましい。

【００１５】さらに、前記第２の入力用線路および前記
第２の出力用線路に、外部回路基板との接続部を具備す
る場合、その接続部は前記第２の入力用線路および第２
の出力用線路の各スロット孔中心位置からＬ以上離間し
た領域に形成することが望ましい。

【００１６】

【作用】本発明によれば、高周波素子への入出力線路内
に電磁結合部を有する高周波用パッケージにおいて、誘
電体基板の底面に形成された第２の入力用線路および第
２の出力用線路との間にグランド層と電気的に接続され
た少なくとも１つのビアホール導体あるいは金属帯を形
成することにより、第２の入力用線路および第２の出力
用線路間のアイソレーション特性を向上させることがで
き、高周波素子の特性を十分に発揮させることができる
とともに、第２の入力用線路から高周波素子を経由して
第２の出力用線路に至るまでの高周波信号の伝送特性の
劣化を低減することができる。

【００１７】なお、ビアホール導体あるいは金属帯を形
成する領域を、入力用および出力用のスロット孔中心か
らＬ以上（Ｌ：スロット孔の長辺長さ）離間した領域に
形成することにより、第１の入力用線路と第２の入力用
線路、あるいは第１の出力用線路と第２の出力用線路と
の電磁結合性を維持することができ、伝送特性の劣化を
低減することができる。

【００１８】また、上記アイソレーション特性をさらに
改善する上で、前記誘電体基板底面における入力用線
路、出力用線路の終端部周囲を、各線路におけるスロッ
ト孔中心からＬ以上離間した領域に形成されたグランド
層と接続された複数のビアホール導体もしくは金属帯に
よって囲むことが望ましい。

【００１９】さらに、第２の入力用線路および第２の出
力用線路に設けられた外部回路基板への接続部により、
外部回路基板の表面に形成された配線層に半田等の接着
剤を用いて実装するにあたり、その接続部の形成位置を
底面の入力用および出力用の線路におけるスロット孔中
心からＬ以上（Ｌ：スロット孔の長辺長さ）離間させる
ことにより、接続部の電磁結合部への影響を低減し、高
周波信号の伝送特性の劣化を低減することができる。

【００２０】

【発明の実施の形態】本発明の高周波用パッケージを図
面に基づき詳述する。図１は、本発明の一実施例を示す
高周波用パッケージと外部回路基板との実装構造を示す
概略断面図である。図１によれば、高周波用パッケージ
１は、誘電体材料からなる誘電体基板２と蓋体３により
キャビティ４が形成されており、そのキャビティ４内に
はＭＭＩＣ，ＭＩＣなどの高周波素子５が搭載されてい
る。

【００２１】蓋体３は、キャビティ４からの電磁波が外
部に漏洩するのを防止できる電磁波遮蔽性を有する材
料、あるいは電磁波遮蔽材料が蓋基体に塗布されたもの
からなることが望ましく、金属、セラミックス、セラミ
ックス−金属複合材料、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。

【００２２】高周波用パッケージ１のキャビティ４内の
誘電体基板２の表面には、高周波素子５に信号を伝送す
るための線路として、第１の入力用線路６ａと、第１の
出力用線路６ｂが被着形成されている。また、誘電体基
板２の内部には、グランド層７がほぼ全面にわたり形成
されており、前記第１の入力用線路６ａ、あるいは第１
の出力用線路６ｂは、グランド層７とともに、マイクロ
ストリップ線路を形成している。また、上記線路６ａ，
６ｂの端部は、高周波素子５と、ワイヤボンディング、
リボン、テープや、フリップチップ実装等によって電気
的に接続されている。

【００２３】また、誘電体基板２の底面には、第２の入
力用線路８ａ，第２の出力用線路８ｂが被着形成されて
おり、グランド層７とともにマイクロストリップ線路を
形成している。

【００２４】さらに、グランド層７内には、導体層が形
成されない入力用スロット孔９ａと出力用スロット孔９
ｂが形成されている。このスロット孔９ａ、９ｂは、い
ずれも長辺Ｌ、短辺Ｍの略長方形、または長径Ｌ、短径
Ｍの楕円径からなり、入力用スロット孔９ａあるいは出
力用スロット孔９ｂを介して、第１の入力用線路６ａと
第２の入力用線路８ａ、第１の出力用線路６ｂと第２の
出力用線路８ｂの各終端部を対照的に対峙する位置に形
成することによって線路６ａと線路８ａ、線路６ｂと８
ｂが電磁的に結合される結果、第２の入力用線路８ａに
伝達された信号は、入力用スロット孔９ａを介して第１
の入力用線路６ａに伝送され、さらに高周波素子５に伝
送される。さらに、高周波素子５から第１の出力用線路
６ｂに出力された信号はスロット孔９ｂを介して第２の
出力用線路８ｂに出力される。

【００２５】この電磁結合構造は、第１の入力用線路６
ａと第２の入力用線路８ａとのスロット孔９ａによる電
磁結合構造を例にとって説明すると、図２に示すよう
に、スロット孔９ａの長辺長さＬは、信号の伝送効率を
上げる点で伝送信号の波長λの１／２相当の長さにする
のが望ましく、スロット孔９ａの短辺の長さＭは伝送信
号の波長λの１／５相当の長さから１／５０相当の長さ
に設定するのが望ましい。

【００２６】そして、第１の入力用線路６ａおよび第２
の入力用線路８ａの終端部を、スロット孔９ａに対し
て、平面的にみてスロット孔９ａの中心から互いに長さ
ｘの分だけ突き出るように配設される。この突き出し長
さｘは伝送信号の波長λの約１／４相当の長さが望まし
い。

【００２７】図３は、本発明の高周波用パッケージを誘
電体基板の底面における配線パターン図である。誘電体
基板の底面の配線パターンに示すように、第２の入力用
線路８ａと第２の出力用線路８ｂは、互いに同一直線上
に形成されており、第２の入力用線路８ａおよび第２の
出力用線路８ｂの端部には、その両側にグランド層１０
ａ、１０ｂが形成されたグランド付きコプレーナ線路か
らなる接続部１１ａ、１１ｂが形成されている。この接
続部１１ａ、１１ｂは、パッケージ１をプリント基板な
どの外部回路基板に接続するためのものである。なお、
グランド層１０ａ、１０ｂは、誘電体基板２内のグラン
ド層７とビアホール導体１２ａ、１２ｂあるいは誘電体
基板２の側面に形成したキャスタレーション（図示せ
ず）によって電気的に接続され、グランド層７と同電位
に保たれている。

【００２８】また、キャビティ４内の誘電体基板２の表
面には、高周波素子５に対する電源供給用の配線層（図
示せず）が形成されており、誘電体基板２に設けられた
スルーホール導体１３を経由して誘電体基板２の底面に
導出され、底面に形成された電源用接続パッド１４に接
続されている。

【００２９】本発明のパッケージ１において、グランド
層７内に設けられた入力用スロット孔９ａと出力用スロ
ット孔９ｂとは、図３に示すように、そのスロット孔９
ａ，９ｂの中心ｚ₁、ｚ₂が２Ｌ以上（Ｌ：スロット孔
の長辺）離間する位置にそれぞれ形成されている。これ
は、スロット孔９ａ、９ｂにおけるスロット中心間距離
が２Ｌよりも近いと、アイソレーション特性を向上させ
るために必要なビアホール導体、金属帯の形成が非常に
困難となるためである。望ましくは、スロット中心間距
離が３Ｌ以上離間することのがよい。

【００３０】また、本発明によれば、図３に示すよう
に、誘電体基板２底面の図３の誘電体基板２の底面の配
線パターンに示すように、第２の入力用線路８ａの終端
部と第２の出力用線路８ｂの終端部との間であって、ス
ロット孔９ａ、９ｂの中心ｚ₁、ｚ₂から２Ｌ以上離間
した領域に前記グランド層と電気的に接続されたビアホ
ール導体が１つ以上設けられていることが大きな特徴で
ある。

【００３１】図３のパッケージにおいては、第２の入力
用線路８ａの終端部と第２の出力用線路８ｂの終端部と
を結ぶ線Ｓ上に、２つのビアホール導体１５、１５が形
成されている。

【００３２】このように、第２の入力用線路８ａの終端
部と第２の出力用線路８ｂの終端部間に、ビアホール導
体１５を形成することにより、アイソレーション特性を
向上させることができる。但し、このビアホール導体１
５の形成箇所が、スロット孔中心ｘ₁、ｘ₂よりも２Ｌ
よりも内側の領域では、電磁結合性が損なわれ、伝送特
性が劣化する原因となる。

【００３３】また、本発明によれば、第２の入力用線路
８ａの終端部と第２の出力用線路８ｂの終端部の周囲
に、ビアホール導体１５と同様に、スロット孔９ａ、９
ｂの中心ｚ₁、ｚ₂からＬ以上離間した領域に前記グラ
ンド層と電気的に接続された複数のビアホール導体１
６、１６、・・・を形成することが望ましい。このよう
に、終端部周囲にビアホール導体１５、１６などの複数
のビアホール導体を形成することにより、電磁結合部か
らの放射および電磁波の漏洩を防止することが可能とな
る。

【００３４】なお、これらのビアホール導体１５、１６
は、図３に示すように、誘電体基板２の底面に形成され
た導体パッド１７、１７や、導体パッド１８、１８、・
・・とグランド層７とを接続するように形成されること
が望ましく、この場合、導体パッド１７、１７、１８、
１８、・・・・の形成位置もスロット孔９ａ、９ｂの中
心ｚ₁、ｚ₂からＬ以上離間した領域に形成される。

【００３５】また、誘電体基板の底面の配線パターンの
他の態様として、ビアホール導体１５、１６は、図４に
示すように、誘電体基板２底面におけるスロット孔９
ａ、９ｂの中心ｚ₁、ｚ₂からＬ以上離間した領域に形
成されたグランド層１９によって電気的に接続されても
よい。

【００３６】なお、上記の図１乃至図４の実施態様で
は、第２の入力用線路８ａの終端部と第２の出力用線路
８ｂ間のスロット孔９ａ、９ｂの中心ｚ₁、ｚ₂からＬ
以上離間した領域に前記グランド層と電気的に接続され
たビアホール導体１５を形成したが、図５に示すよう
に、このビアホール導体１５に代えて、長孔内に導体が
充填されてなる金属帯２０を形成することもでき、さら
には、線路８ａ，８ｂの終端部周囲のビアホール導体１
６に代えて、金属帯を形成することもできる。

【００３７】さらに、他の形態としては、図６に示すよ
うに、第２の入力用線路８ａの終端部と第２の出力用線
路８ｂの終端部を結ぶ線Ｓを挟み、電磁波を遮蔽可能な
間隔をもって２個以上のビアホール導体２１、２１を導
体パッド２２、２２と誘電体基板２内部のグランド層７
を接続するように形成することも可能である。

【００３８】この場合、導体パッド２２間の非導体間距
離は、第２の入力用線路８ａと第２の出力用線路８ｂと
の電磁波を遮蔽できる間隔に設定され、信号波長の１／
４波長長さの間隔より狭い間隔に設定されることが望ま
しい。また、２個のビアホール導体２１、２１を１つの
導体パッドで接続することも当然可能である。

【００３９】また、本発明のパッケージ１の外部回路基
板への実装構造について説明すると、図１に示される通
り、外部回路基板２３は、絶縁基板２４の表面に第３の
入力用線路２５ａ，第３の出力用線路２５ｂが被着形成
されている。この線路２５ａ，２５ｂは、図７の外部回
路基板２３表面の配線パターン図に示すように、線路２
５ａ，２５ｂの両側にグランド層２６、２７が形成さ
れ、これによりコプレーナ線路が形成されている。ま
た、外部回路基板２３の表面には、電源用配線層２８も
被着形成されている。

【００４０】本発明によれば、図１に示すように、パッ
ケージ１の第２の入力用線路８ａおよび第２の出力用線
路８ｂの端部に形成された接続部１１ａ、１１ｂと、外
部回路基板２３における第３の入力用線路２５ａ、出力
用線路２５ｂとを半田などの導電性接着剤２９等によっ
て接合することにより、パッケージ１を外部回路基板２
３の表面に実装することができる。

【００４１】この時、外部回路基板２３の表面に、パッ
ケージ１の底面に形成されたビアホール導体１５と接続
された導体パッド１７、ビアホール導体１６と接続され
た導体パッド１８と対向する箇所に、導体パッド３０を
形成し、導体パッド１７、導体パッド１８と、導体パッ
ド３０とを半田などの接着材によって接続することが望
ましい。かかる構成によって、伝送特性の劣化を低減
し、かつ入力用線路と出力用線路間のアイソレーション
を向上することができる。

【００４２】さらに、パッケージ１の底面に形成された
電源用接続パッド１４も電源用配線層２８と半田等の導
電性接着剤によって電気的に接続される。

【００４３】なお、上記の実装構造においては、パッケ
ージ１におけるスロット孔９ａ，９ｂ形成箇所の直下の
外部回路基板２３の表面に空孔部Ｈを形成することによ
って、第１の入力用線路６ａと第２の入力用線路８ａと
のスロット孔９ａによる電磁結合性、および第１の出力
用線路６ｂと第２の出力用線路８ｂとのスロット孔９ｂ
による電磁結合性をそれぞれ高めることができる。

【００４４】なお、本発明のパッケージによれば、高周
波用パッケージ１の誘電体基板２や外部回路基板２３に
おける絶縁基板２４としては、アルミナ（Ａｌ
₂Ｏ₃）、ガラスセラミックス、窒化アルミニウム（Ａ
ｌＮ）、ムライト、窒化珪素（Ｓｉ₃Ｎ₄）等のセラミ
ックス、有機樹脂を構成成分として含む有機質絶縁材等
の周知の絶縁材料によって構成される。

【００４５】また、入力用線路、出力用線路、グランド
層、さらには電源用配線層などは、Ｗ、Ｍｏ、Ｍｏ−Ｍ
ｎ、Ｃｕ、Ａｕ、Ａｇなど周知の導体材料によって形成
することができるが、線路における高周波信号の伝送損
失を小さくするためには、導体としてＡｇ、Ｃｕ、Ａｕ
等の低抵抗導体によって形成することが望ましく、かか
る点からは前記誘電体基板は焼成温度が８００〜１００
０℃程度のガラスセラミックスなどの低温焼成絶縁材料
を用いると、誘電体基板２と各種線路等と同時焼成して
形成することができる。

【００４６】

【実施例】図１の高周波用パッケージにおいて、誘電率
８．９、誘電損失１５．０×１０^-4（測定周波数１２Ｇ
Ｈｚ）のアルミナからなる絶縁基板を用いて、各線路、
グランド層、導体パッド、ビアホール導体等をタングス
テンを用いて形成し、さらに表面に露出した導体に対し
ては、さらに金めっきを施し、高周波用パッケージを作
製した。

【００４７】なお、この高周波用パッケージは３０ＧＨ
ｚの高周波信号が伝送できるようにマイクロストリップ
線路の開放端長さ（スロット孔の中心から終端部までの
距離ｙ）を０．８０ｍｍ、スロット孔長径Ｌ２．０ｍ
ｍ、スロット孔短径Ｍ０．２０ｍｍの長方形に設計し
た。なお、伝送特性の評価のために、パッケージ表面に
実装される高周波素子に代えて誘電率９．８、誘電損失
１．５×１０^-4（測定周波数１２．５ＧＨｚ）のアルミ
ナ板上に銅導体表面に金メッキを施した線路からなるマ
イクロストリップ線路を形成した接続用基板を実装し
て、第１の入力用線路と第１の出力用線路とを接続用基
板によって接続した。

【００４８】次に、外部配線基板として、誘電率９．
８、誘電損失１．５×１０^-4（測定周波数１２．５ＧＨ
ｚ）のアルミナからなる絶縁基板を用い、表面に形成さ
れた線路、電源用配線層、導体パッドなどをすべてスパ
ッタ法により銅で形成し、さらに金メッキをほどこし
た。なお、この外部配線基板には、高周波用パッケージ
の実装部のスロット孔形成直下に空洞部を形成した。

【００４９】そして、上記の高周波用パッケージのそれ
ぞれの線路、グランド層、導体パッド、電源用配線層に
ペースト状の共晶半田をスクリーン印刷で塗布した後、
外部回路基板上に位置合わせして載置し、２００℃程度
の温度でリフローし表面実装を行った。

【００５０】次に、高周波用パッケージと外部回路基板
との実装構造について伝送特性をネットワークアナライ
ザーにより測定した。測定箇所は外部回路基板上におけ
る第３の入力用線路と第３の出力用線路間で行った。

【００５１】測定においては、図１におけるパッケージ
のビアホール導体１５の位置を第２の入力用線路および
第２の出力用線路におけるスロット孔中心からの距離を
代えて信号周波数６０ＧＨｚにおけるアイソレーション
特性を測定した。アイソレーション特性を測定する際
は、接続用基板を除去し外部回路基板上の第３の入力用
線路から第３の出力用線路間で測定を行った。結果は、
表１に示した。

【００５２】

【表１】

【００５３】表１に示すように、スロット孔中心からＬ
（１．７５ｍｍ）以上の領域にビアホール導体及び半田
接続部を形成した場合、アイソレーション特性が−２５
ｄＢ以下に維持でき、それによって伝送特性も向上する
ことがわかった。

【００５４】

【発明の効果】以上詳述した通り、本発明は高周波素子
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用パッケージで、基板外周
及び信号線間に効率良く接地導体を設けることにより、
パッケージのアイソレーション特性を向上させる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す高周波用パッケージと
外部回路基板との実装構造を示す概略断面図である。

【図２】図１の高周波用パッケージにおける第１の入力
用線路と第２の入力用線路とのスロット孔による電磁結
合構造を説明するための図であり、（ａ）は平面図、
（ｂ）は断面図を示す。

【図３】本発明の高周波用パッケージを誘電体基板の底
面の配線パターンの一態様を示す図である。

【図４】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンの他の態様を説明するための図
である。

【図５】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンの他の態様を説明するための一
部拡大図である。

【図６】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンのさらに他の態様を説明するた
めの一部拡大図である。

【図７】図１の外部回路基板表面の配線パターンを示す
図である。

【図８】従来の電磁結合型高周波用パッケージを外部回
路基板に実装した概略断面図である。

【符号の説明】

１高周波用パッケージ２誘電体基板３蓋体４キャビティ５高周波素子６ａ第１の入力用線路６ｂ第１の出力用線路７，１９，２６，２７グランド層８ａ第２の入力用線路８ｂ第２の出力用線路９ａ入力用スロット孔９ｂ出力用スロット孔１１ａ，１１ｂ接続部１２ａ，１２ｂ，１３，１５，１６，２１ビアホール
導体１７，１８，２２，３０導体パッド２０金属帯２３外部回路基板２４絶縁基板２５ａ第３の入力用線路２５ｂ第３の出力用線路ｚ₁、ｚ₂スロット孔中心Ｌスロット孔長径

Claims

【特許請求の範囲】

【請求項１】誘電体基板と、該誘電体基板表面に搭載さ
れた高周波素子と、前記誘電体基板表面に形成され、一
端がそれぞれ前記高周波素子と電気的に接続された第１
の入力用線路および第１の出力用線路と、前記誘電体基
板の底面に形成された第２の入力用線路と第２の出力用
線路と、前記誘電体基板内部に設けられたグランド層と
を具備し、前記第１の入力用線路と前記第２の入力用線
路のそれぞれの終端部および前記第１の出力用線路と前
記第２の出力用線路のそれぞれの終端部を前記グランド
層に設けられた長辺長さＬの入力用スロット孔および出
力用スロット孔を介して各終端部を互いに対峙させるこ
とによって、入力用線路同士および出力用線路同士をそ
れぞれ電磁的に結合してなる高周波用パッケージにおい
て、前記入力用スロット孔および前記出力用スロット孔をグ
ランド層内のスロット中心間距離が２Ｌ以上となる位置
に形成するとともに、前記誘電体基板底面の前記第２の
入力用線路と前記第２の出力用線路との終端部間の前記
第２の入力用線路および第２の出力用線路の各スロット
孔中心位置からＬ以上離間した誘電体基板底面領域に、
前記グランド層と接続されたビアホール導体あるいは金
属帯を形成したことを特徴とする高周波用パッケージ。
【請求項２】前記ビアホール導体あるいは金属帯が、前
記第２の入力用線路と前記第２の出力用線路との終端部
を結ぶ線上に形成されてなる請求項１記載の高周波用パ
ッケージ。
【請求項３】前記ビアホール導体もしくは金属帯が、前
記第２の入力用線路と前記第２の出力用線路との終端部
を結ぶ線を挟み、電磁波を遮蔽可能な間隔をもって２個
以上形成されてなる請求項１記載の高周波用パッケー
ジ。
【請求項４】前記第２の入力用線路および第２の出力用
線路の各スロット孔中心位置からＬ以上離間した誘電体
基板底面領域の前記第２の入力用線路および前記第２の
出力用線路の終端部周囲に、前記グランド層と接続され
た複数のビアホール導体あるいは金属帯を形成したこと
を特徴とする請求項１乃至請求項３記載の高周波用パッ
ケージ。
【請求項５】前記第２の入力用線路および前記第２の出
力用線路が、それぞれ外部回路基板との接続部を具備
し、該各接続部が、前記第２の入力用線路および第２の
出力用線路の各スロット孔中心位置からＬ以上離間した
領域に形成されてなることを特徴とする請求項１乃至請
求項４記載の高周波用パッケージ。