JP2000022042A - 高周波用パッケージ - Google Patents
高周波用パッケージInfo
- Publication number
- JP2000022042A JP2000022042A JP18393898A JP18393898A JP2000022042A JP 2000022042 A JP2000022042 A JP 2000022042A JP 18393898 A JP18393898 A JP 18393898A JP 18393898 A JP18393898 A JP 18393898A JP 2000022042 A JP2000022042 A JP 2000022042A
- Authority
- JP
- Japan
- Prior art keywords
- line
- output line
- input
- input line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】電磁結合型高周波用パッケージにおいて、高周
波信号の入力用線路と出力用線路間のアイソレーション
特性を向上し、高周波信号の伝送特性の劣化を低減した
高周波用パッケージを得る。 【解決手段】誘電体基板2の表面および裏面に形成され
た第1の入力用線路6aと第2の入力用線路8a、およ
び第1の出力用線路6bと第2の出力用線路8bとを誘
電体基板2内部のグランド層7に設けられた長辺長さL
のスロット孔9a、9bを介してそれぞれ電磁結合した
高周波用パッケージ1において、スロット孔9a、9b
をスロット中心間距離が2L以上となる位置に形成し、
第2の入力用線路8aおよび第2の出力用線路8bの各
スロット孔中心位置z1 、z2 からL以上離間した領域
にグランド層7と接続されたビアホール導体15あるい
は金属帯を形成する。
波信号の入力用線路と出力用線路間のアイソレーション
特性を向上し、高周波信号の伝送特性の劣化を低減した
高周波用パッケージを得る。 【解決手段】誘電体基板2の表面および裏面に形成され
た第1の入力用線路6aと第2の入力用線路8a、およ
び第1の出力用線路6bと第2の出力用線路8bとを誘
電体基板2内部のグランド層7に設けられた長辺長さL
のスロット孔9a、9bを介してそれぞれ電磁結合した
高周波用パッケージ1において、スロット孔9a、9b
をスロット中心間距離が2L以上となる位置に形成し、
第2の入力用線路8aおよび第2の出力用線路8bの各
スロット孔中心位置z1 、z2 からL以上離間した領域
にグランド層7と接続されたビアホール導体15あるい
は金属帯を形成する。
Description
【0001】
【発明の属する技術分野】本発明は、高周波用パッケー
ジに関するもので、特に、マイクロ波帯からミリ波帯領
域の高周波用の半導体素子等を収納あるいは搭載するの
に好適であり、且つ入力用線路と出力用線路間のアイソ
レーション特性を向上させた高周波用パッケージに関す
るものである。
ジに関するもので、特に、マイクロ波帯からミリ波帯領
域の高周波用の半導体素子等を収納あるいは搭載するの
に好適であり、且つ入力用線路と出力用線路間のアイソ
レーション特性を向上させた高周波用パッケージに関す
るものである。
【0002】
【従来の技術】従来、マイクロ波やミリ波の信号を取り
扱う配線基板として、高周波素子を気密に封止した高周
波用パッケージが知られている。この高周波用パッケー
ジは、通常、誘電体からなる誘電体基板、キャビティ形
成のための枠体および蓋体を具備し、キャビティ内に高
周波素子を収納実装して枠体および蓋体によって気密に
封止した構造からなる。
扱う配線基板として、高周波素子を気密に封止した高周
波用パッケージが知られている。この高周波用パッケー
ジは、通常、誘電体からなる誘電体基板、キャビティ形
成のための枠体および蓋体を具備し、キャビティ内に高
周波素子を収納実装して枠体および蓋体によって気密に
封止した構造からなる。
【0003】かかる構造からなる高周波用パッケージに
おいて、高周波素子への入出力及び、パッケージの外部
回路基板への実装は、誘電体基板表面に形成され、高周
波素子と電気的に接続されたマイクロストリップ線路等
の信号伝送線路を枠体を貫通させるか、あるいは誘電体
基板に設けられたスルーホール導体によってキャビティ
の外側に引出し、それを誘電体基板の底面に引き回し底
面に形成された接続部と外部回路基板の配線層とを半田
等の接着剤を介して接続されるものである。
おいて、高周波素子への入出力及び、パッケージの外部
回路基板への実装は、誘電体基板表面に形成され、高周
波素子と電気的に接続されたマイクロストリップ線路等
の信号伝送線路を枠体を貫通させるか、あるいは誘電体
基板に設けられたスルーホール導体によってキャビティ
の外側に引出し、それを誘電体基板の底面に引き回し底
面に形成された接続部と外部回路基板の配線層とを半田
等の接着剤を介して接続されるものである。
【0004】ところが、かかる入出力および実装構造に
おいては、枠体の貫通あるいはスルーホール導体によっ
てインピーダンスの不整合や、貫通部での反射損、放射
損が発生し伝送特性が劣化するという問題があった。
おいては、枠体の貫通あるいはスルーホール導体によっ
てインピーダンスの不整合や、貫通部での反射損、放射
損が発生し伝送特性が劣化するという問題があった。
【0005】そこで、最近では、高周波素子への入出力
をキャビティ内に設けられた高周波伝送線路と、底面に
形成された高周波伝送線路との電磁結合によって行うこ
とが提案されている。この電磁結合を用いたマイクロ波
やミリ波の信号を取り扱う高周波用パッケージとして
は、例えば、図8に示すように、誘電体から成る誘電体
基板31と金属などからなる蓋体32により形成された
キャビティ33内に高周波素子34を気密封止されたパ
ッケージ構造が特開平8−250911号や特開平8−
250913号にて提案されている。
をキャビティ内に設けられた高周波伝送線路と、底面に
形成された高周波伝送線路との電磁結合によって行うこ
とが提案されている。この電磁結合を用いたマイクロ波
やミリ波の信号を取り扱う高周波用パッケージとして
は、例えば、図8に示すように、誘電体から成る誘電体
基板31と金属などからなる蓋体32により形成された
キャビティ33内に高周波素子34を気密封止されたパ
ッケージ構造が特開平8−250911号や特開平8−
250913号にて提案されている。
【0006】具体的には、誘電体基板31の表面に搭載
された高周波素子34には、入力用線路35a,および
出力用線路35bが形成され、誘電体基板31の底面に
も入力用線路36aと出力用線路36bが形成され、誘
電体基板31の内部には、一対のスロット孔37a,3
7bを備えたグランド層38を形成し、線路35aと線
路36aとをスロット孔37aを介して、また線路35
bと線路36bとをスロット孔37bを介してそれぞれ
電磁的に結合させてなるものであって、高周波用パッケ
ージの線路36a,36bの端部に設けられた接続部3
9a,39bと、外部回路基板40に設けられた入力用
線路41a,出力用線路41bと半田等の接着剤によっ
て接続することにより実装される。そして、高周波素子
34への高周波信号は、線路41a−線路36a−スロ
ット孔37a−線路35aを経由して入力され、高周波
素子34から線路35b−スロット孔37b−線路36
b−線路41bを経由して出力される。
された高周波素子34には、入力用線路35a,および
出力用線路35bが形成され、誘電体基板31の底面に
も入力用線路36aと出力用線路36bが形成され、誘
電体基板31の内部には、一対のスロット孔37a,3
7bを備えたグランド層38を形成し、線路35aと線
路36aとをスロット孔37aを介して、また線路35
bと線路36bとをスロット孔37bを介してそれぞれ
電磁的に結合させてなるものであって、高周波用パッケ
ージの線路36a,36bの端部に設けられた接続部3
9a,39bと、外部回路基板40に設けられた入力用
線路41a,出力用線路41bと半田等の接着剤によっ
て接続することにより実装される。そして、高周波素子
34への高周波信号は、線路41a−線路36a−スロ
ット孔37a−線路35aを経由して入力され、高周波
素子34から線路35b−スロット孔37b−線路36
b−線路41bを経由して出力される。
【0007】
【発明が解決しようとする課題】しかしながら、前記の
高周波用パッケージを外部回路基板に実装した場合、高
周波帯域、特にミリ波帯で、入出力用線路の末端である
線路41aと、線路41b間で伝送特性を測定すると、
挿入損失が大きくアイソレーション特性を充分に確保す
ることができず、高周波用パッケージに搭載される高周
波素子の特性が十分に発揮しにくいという問題があっ
た。
高周波用パッケージを外部回路基板に実装した場合、高
周波帯域、特にミリ波帯で、入出力用線路の末端である
線路41aと、線路41b間で伝送特性を測定すると、
挿入損失が大きくアイソレーション特性を充分に確保す
ることができず、高周波用パッケージに搭載される高周
波素子の特性が十分に発揮しにくいという問題があっ
た。
【0008】また、高周波素子搭載部から外部に熱を放
散させる目的でビアホール導体を高周波用パッケージ内
に形成したり、グランド層を形成することができるが、
スロット孔に近接した領域でこれらを形成すると、共振
等が起こり信号伝送線路間の伝送特性を劣化させること
が判明した。
散させる目的でビアホール導体を高周波用パッケージ内
に形成したり、グランド層を形成することができるが、
スロット孔に近接した領域でこれらを形成すると、共振
等が起こり信号伝送線路間の伝送特性を劣化させること
が判明した。
【0009】さらに、この高周波用パッケージを外部回
路基板に実装した際、高周波用パッケージと外部回路基
板を接続するために用いた半田接続部がスロット孔によ
る電磁結合部に近接した領域に形成されると、前記と同
様に信号伝送線路間のアイソレーション特性を劣化させ
ることがあった。
路基板に実装した際、高周波用パッケージと外部回路基
板を接続するために用いた半田接続部がスロット孔によ
る電磁結合部に近接した領域に形成されると、前記と同
様に信号伝送線路間のアイソレーション特性を劣化させ
ることがあった。
【0010】従って、本発明は前記課題を解消せんとし
て成されたもので、高周波素子への入出力線路内に電磁
結合部を具備する高周波用パッケージにおける高周波信
号の入力用線路と出力用線路間のアイソレーションを向
上させるとともに、高周波信号の伝送特性の劣化を低減
した高周波用パッケージとその実装構造を提供すること
を目的とするものである。
て成されたもので、高周波素子への入出力線路内に電磁
結合部を具備する高周波用パッケージにおける高周波信
号の入力用線路と出力用線路間のアイソレーションを向
上させるとともに、高周波信号の伝送特性の劣化を低減
した高周波用パッケージとその実装構造を提供すること
を目的とするものである。
【0011】
【課題を解決するための手段】本発明者等は、上記高周
波信号の入力用線路と出力用線路間でアイソレーション
特性の劣化を発生させない構成について検討を重ねた結
果、誘電体基板底面に形成される一対の線路間に、グラ
ンド層と接続されたビアホール導体あるいは金属帯をス
ロット孔による電磁結合性に対して影響を与えない特定
領域に形成することにより、アイソレーション特性が向
上でき、高周波素子の特性を十分に発揮できることを見
いだし本発明に至った。
波信号の入力用線路と出力用線路間でアイソレーション
特性の劣化を発生させない構成について検討を重ねた結
果、誘電体基板底面に形成される一対の線路間に、グラ
ンド層と接続されたビアホール導体あるいは金属帯をス
ロット孔による電磁結合性に対して影響を与えない特定
領域に形成することにより、アイソレーション特性が向
上でき、高周波素子の特性を十分に発揮できることを見
いだし本発明に至った。
【0012】即ち、本発明における高周波用パッケージ
は、誘電体基板と、該誘電体基板表面に搭載された高周
波素子と、前記誘電体基板表面に形成され、一端がそれ
ぞれ前記高周波素子と電気的に接続された第1の入力用
線路および第1の出力用線路と、前記誘電体基板の底面
に形成された第2の入力用線路と第2の出力用線路と、
前記誘電体基板内部に設けられたグランド層とを具備
し、前記第1の入力用線路と前記第2の入力用線路のそ
れぞれの終端部および前記第1の出力用線路と前記第2
の出力用線路のそれぞれの終端部を前記グランド層に設
けられた長辺長さLの入力用スロット孔および出力用ス
ロット孔を介して各終端部を互いに対峙させることによ
って、入力用線路同士および出力用線路同士をそれぞれ
電磁的に結合してなる形態のパッケージであって、本発
明においては、前記入力用スロット孔および前記出力用
スロット孔をグランド層内のスロット中心間距離が2L
以上となる位置に形成するとともに、前記誘電体基板底
面の前記第2の入力用線路と前記第2の出力用線路との
終端部間の前記第2の入力用線路および第2の出力用線
路の各スロット孔中心位置からL以上離間した誘電体基
板底面領域に、前記グランド層と接続されたビアホール
導体あるいは金属帯を形成したことを特徴とするもので
ある。
は、誘電体基板と、該誘電体基板表面に搭載された高周
波素子と、前記誘電体基板表面に形成され、一端がそれ
ぞれ前記高周波素子と電気的に接続された第1の入力用
線路および第1の出力用線路と、前記誘電体基板の底面
に形成された第2の入力用線路と第2の出力用線路と、
前記誘電体基板内部に設けられたグランド層とを具備
し、前記第1の入力用線路と前記第2の入力用線路のそ
れぞれの終端部および前記第1の出力用線路と前記第2
の出力用線路のそれぞれの終端部を前記グランド層に設
けられた長辺長さLの入力用スロット孔および出力用ス
ロット孔を介して各終端部を互いに対峙させることによ
って、入力用線路同士および出力用線路同士をそれぞれ
電磁的に結合してなる形態のパッケージであって、本発
明においては、前記入力用スロット孔および前記出力用
スロット孔をグランド層内のスロット中心間距離が2L
以上となる位置に形成するとともに、前記誘電体基板底
面の前記第2の入力用線路と前記第2の出力用線路との
終端部間の前記第2の入力用線路および第2の出力用線
路の各スロット孔中心位置からL以上離間した誘電体基
板底面領域に、前記グランド層と接続されたビアホール
導体あるいは金属帯を形成したことを特徴とするもので
ある。
【0013】また、上記の構成においては、前記ビアホ
ール導体あるいは金属帯を、前記第2の入力用線路と前
記第2の出力用線路との終端部を結ぶ線上に形成する
か、あるいは、前記第2の入力用線路と前記第2の出力
用線路との終端部を結ぶ線を挟み、電磁波を遮蔽可能な
間隔をもって2個以上形成することが望ましい。
ール導体あるいは金属帯を、前記第2の入力用線路と前
記第2の出力用線路との終端部を結ぶ線上に形成する
か、あるいは、前記第2の入力用線路と前記第2の出力
用線路との終端部を結ぶ線を挟み、電磁波を遮蔽可能な
間隔をもって2個以上形成することが望ましい。
【0014】また、アイソレーション特性をさらに改善
するためには、上記ビアホール導体あるいは金属帯に加
え、前記第2の入力用線路および前記第2の出力用線路
の終端部よりL以上離間した周囲に複数のビアホール導
体あるいは金属帯を形成することが望ましい。
するためには、上記ビアホール導体あるいは金属帯に加
え、前記第2の入力用線路および前記第2の出力用線路
の終端部よりL以上離間した周囲に複数のビアホール導
体あるいは金属帯を形成することが望ましい。
【0015】さらに、前記第2の入力用線路および前記
第2の出力用線路に、外部回路基板との接続部を具備す
る場合、その接続部は前記第2の入力用線路および第2
の出力用線路の各スロット孔中心位置からL以上離間し
た領域に形成することが望ましい。
第2の出力用線路に、外部回路基板との接続部を具備す
る場合、その接続部は前記第2の入力用線路および第2
の出力用線路の各スロット孔中心位置からL以上離間し
た領域に形成することが望ましい。
【0016】
【作用】本発明によれば、高周波素子への入出力線路内
に電磁結合部を有する高周波用パッケージにおいて、誘
電体基板の底面に形成された第2の入力用線路および第
2の出力用線路との間にグランド層と電気的に接続され
た少なくとも1つのビアホール導体あるいは金属帯を形
成することにより、第2の入力用線路および第2の出力
用線路間のアイソレーション特性を向上させることがで
き、高周波素子の特性を十分に発揮させることができる
とともに、第2の入力用線路から高周波素子を経由して
第2の出力用線路に至るまでの高周波信号の伝送特性の
劣化を低減することができる。
に電磁結合部を有する高周波用パッケージにおいて、誘
電体基板の底面に形成された第2の入力用線路および第
2の出力用線路との間にグランド層と電気的に接続され
た少なくとも1つのビアホール導体あるいは金属帯を形
成することにより、第2の入力用線路および第2の出力
用線路間のアイソレーション特性を向上させることがで
き、高周波素子の特性を十分に発揮させることができる
とともに、第2の入力用線路から高周波素子を経由して
第2の出力用線路に至るまでの高周波信号の伝送特性の
劣化を低減することができる。
【0017】なお、ビアホール導体あるいは金属帯を形
成する領域を、入力用および出力用のスロット孔中心か
らL以上(L:スロット孔の長辺長さ)離間した領域に
形成することにより、第1の入力用線路と第2の入力用
線路、あるいは第1の出力用線路と第2の出力用線路と
の電磁結合性を維持することができ、伝送特性の劣化を
低減することができる。
成する領域を、入力用および出力用のスロット孔中心か
らL以上(L:スロット孔の長辺長さ)離間した領域に
形成することにより、第1の入力用線路と第2の入力用
線路、あるいは第1の出力用線路と第2の出力用線路と
の電磁結合性を維持することができ、伝送特性の劣化を
低減することができる。
【0018】また、上記アイソレーション特性をさらに
改善する上で、前記誘電体基板底面における入力用線
路、出力用線路の終端部周囲を、各線路におけるスロッ
ト孔中心からL以上離間した領域に形成されたグランド
層と接続された複数のビアホール導体もしくは金属帯に
よって囲むことが望ましい。
改善する上で、前記誘電体基板底面における入力用線
路、出力用線路の終端部周囲を、各線路におけるスロッ
ト孔中心からL以上離間した領域に形成されたグランド
層と接続された複数のビアホール導体もしくは金属帯に
よって囲むことが望ましい。
【0019】さらに、第2の入力用線路および第2の出
力用線路に設けられた外部回路基板への接続部により、
外部回路基板の表面に形成された配線層に半田等の接着
剤を用いて実装するにあたり、その接続部の形成位置を
底面の入力用および出力用の線路におけるスロット孔中
心からL以上(L:スロット孔の長辺長さ)離間させる
ことにより、接続部の電磁結合部への影響を低減し、高
周波信号の伝送特性の劣化を低減することができる。
力用線路に設けられた外部回路基板への接続部により、
外部回路基板の表面に形成された配線層に半田等の接着
剤を用いて実装するにあたり、その接続部の形成位置を
底面の入力用および出力用の線路におけるスロット孔中
心からL以上(L:スロット孔の長辺長さ)離間させる
ことにより、接続部の電磁結合部への影響を低減し、高
周波信号の伝送特性の劣化を低減することができる。
【0020】
【発明の実施の形態】本発明の高周波用パッケージを図
面に基づき詳述する。図1は、本発明の一実施例を示す
高周波用パッケージと外部回路基板との実装構造を示す
概略断面図である。図1によれば、高周波用パッケージ
1は、誘電体材料からなる誘電体基板2と蓋体3により
キャビティ4が形成されており、そのキャビティ4内に
はMMIC,MICなどの高周波素子5が搭載されてい
る。
面に基づき詳述する。図1は、本発明の一実施例を示す
高周波用パッケージと外部回路基板との実装構造を示す
概略断面図である。図1によれば、高周波用パッケージ
1は、誘電体材料からなる誘電体基板2と蓋体3により
キャビティ4が形成されており、そのキャビティ4内に
はMMIC,MICなどの高周波素子5が搭載されてい
る。
【0021】蓋体3は、キャビティ4からの電磁波が外
部に漏洩するのを防止できる電磁波遮蔽性を有する材
料、あるいは電磁波遮蔽材料が蓋基体に塗布されたもの
からなることが望ましく、金属、セラミックス、セラミ
ックス−金属複合材料、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
部に漏洩するのを防止できる電磁波遮蔽性を有する材
料、あるいは電磁波遮蔽材料が蓋基体に塗布されたもの
からなることが望ましく、金属、セラミックス、セラミ
ックス−金属複合材料、ガラスセラミックス、ガラス有
機樹脂系複合材料等が使用できる。
【0022】高周波用パッケージ1のキャビティ4内の
誘電体基板2の表面には、高周波素子5に信号を伝送す
るための線路として、第1の入力用線路6aと、第1の
出力用線路6bが被着形成されている。また、誘電体基
板2の内部には、グランド層7がほぼ全面にわたり形成
されており、前記第1の入力用線路6a、あるいは第1
の出力用線路6bは、グランド層7とともに、マイクロ
ストリップ線路を形成している。また、上記線路6a,
6bの端部は、高周波素子5と、ワイヤボンディング、
リボン、テープや、フリップチップ実装等によって電気
的に接続されている。
誘電体基板2の表面には、高周波素子5に信号を伝送す
るための線路として、第1の入力用線路6aと、第1の
出力用線路6bが被着形成されている。また、誘電体基
板2の内部には、グランド層7がほぼ全面にわたり形成
されており、前記第1の入力用線路6a、あるいは第1
の出力用線路6bは、グランド層7とともに、マイクロ
ストリップ線路を形成している。また、上記線路6a,
6bの端部は、高周波素子5と、ワイヤボンディング、
リボン、テープや、フリップチップ実装等によって電気
的に接続されている。
【0023】また、誘電体基板2の底面には、第2の入
力用線路8a,第2の出力用線路8bが被着形成されて
おり、グランド層7とともにマイクロストリップ線路を
形成している。
力用線路8a,第2の出力用線路8bが被着形成されて
おり、グランド層7とともにマイクロストリップ線路を
形成している。
【0024】さらに、グランド層7内には、導体層が形
成されない入力用スロット孔9aと出力用スロット孔9
bが形成されている。このスロット孔9a、9bは、い
ずれも長辺L、短辺Mの略長方形、または長径L、短径
Mの楕円径からなり、入力用スロット孔9aあるいは出
力用スロット孔9bを介して、第1の入力用線路6aと
第2の入力用線路8a、第1の出力用線路6bと第2の
出力用線路8bの各終端部を対照的に対峙する位置に形
成することによって線路6aと線路8a、線路6bと8
bが電磁的に結合される結果、第2の入力用線路8aに
伝達された信号は、入力用スロット孔9aを介して第1
の入力用線路6aに伝送され、さらに高周波素子5に伝
送される。さらに、高周波素子5から第1の出力用線路
6bに出力された信号はスロット孔9bを介して第2の
出力用線路8bに出力される。
成されない入力用スロット孔9aと出力用スロット孔9
bが形成されている。このスロット孔9a、9bは、い
ずれも長辺L、短辺Mの略長方形、または長径L、短径
Mの楕円径からなり、入力用スロット孔9aあるいは出
力用スロット孔9bを介して、第1の入力用線路6aと
第2の入力用線路8a、第1の出力用線路6bと第2の
出力用線路8bの各終端部を対照的に対峙する位置に形
成することによって線路6aと線路8a、線路6bと8
bが電磁的に結合される結果、第2の入力用線路8aに
伝達された信号は、入力用スロット孔9aを介して第1
の入力用線路6aに伝送され、さらに高周波素子5に伝
送される。さらに、高周波素子5から第1の出力用線路
6bに出力された信号はスロット孔9bを介して第2の
出力用線路8bに出力される。
【0025】この電磁結合構造は、第1の入力用線路6
aと第2の入力用線路8aとのスロット孔9aによる電
磁結合構造を例にとって説明すると、図2に示すよう
に、スロット孔9aの長辺長さLは、信号の伝送効率を
上げる点で伝送信号の波長λの1/2相当の長さにする
のが望ましく、スロット孔9aの短辺の長さMは伝送信
号の波長λの1/5相当の長さから1/50相当の長さ
に設定するのが望ましい。
aと第2の入力用線路8aとのスロット孔9aによる電
磁結合構造を例にとって説明すると、図2に示すよう
に、スロット孔9aの長辺長さLは、信号の伝送効率を
上げる点で伝送信号の波長λの1/2相当の長さにする
のが望ましく、スロット孔9aの短辺の長さMは伝送信
号の波長λの1/5相当の長さから1/50相当の長さ
に設定するのが望ましい。
【0026】そして、第1の入力用線路6aおよび第2
の入力用線路8aの終端部を、スロット孔9aに対し
て、平面的にみてスロット孔9aの中心から互いに長さ
xの分だけ突き出るように配設される。この突き出し長
さxは伝送信号の波長λの約1/4相当の長さが望まし
い。
の入力用線路8aの終端部を、スロット孔9aに対し
て、平面的にみてスロット孔9aの中心から互いに長さ
xの分だけ突き出るように配設される。この突き出し長
さxは伝送信号の波長λの約1/4相当の長さが望まし
い。
【0027】図3は、本発明の高周波用パッケージを誘
電体基板の底面における配線パターン図である。誘電体
基板の底面の配線パターンに示すように、第2の入力用
線路8aと第2の出力用線路8bは、互いに同一直線上
に形成されており、第2の入力用線路8aおよび第2の
出力用線路8bの端部には、その両側にグランド層10
a、10bが形成されたグランド付きコプレーナ線路か
らなる接続部11a、11bが形成されている。この接
続部11a、11bは、パッケージ1をプリント基板な
どの外部回路基板に接続するためのものである。なお、
グランド層10a、10bは、誘電体基板2内のグラン
ド層7とビアホール導体12a、12bあるいは誘電体
基板2の側面に形成したキャスタレーション(図示せ
ず)によって電気的に接続され、グランド層7と同電位
に保たれている。
電体基板の底面における配線パターン図である。誘電体
基板の底面の配線パターンに示すように、第2の入力用
線路8aと第2の出力用線路8bは、互いに同一直線上
に形成されており、第2の入力用線路8aおよび第2の
出力用線路8bの端部には、その両側にグランド層10
a、10bが形成されたグランド付きコプレーナ線路か
らなる接続部11a、11bが形成されている。この接
続部11a、11bは、パッケージ1をプリント基板な
どの外部回路基板に接続するためのものである。なお、
グランド層10a、10bは、誘電体基板2内のグラン
ド層7とビアホール導体12a、12bあるいは誘電体
基板2の側面に形成したキャスタレーション(図示せ
ず)によって電気的に接続され、グランド層7と同電位
に保たれている。
【0028】また、キャビティ4内の誘電体基板2の表
面には、高周波素子5に対する電源供給用の配線層(図
示せず)が形成されており、誘電体基板2に設けられた
スルーホール導体13を経由して誘電体基板2の底面に
導出され、底面に形成された電源用接続パッド14に接
続されている。
面には、高周波素子5に対する電源供給用の配線層(図
示せず)が形成されており、誘電体基板2に設けられた
スルーホール導体13を経由して誘電体基板2の底面に
導出され、底面に形成された電源用接続パッド14に接
続されている。
【0029】本発明のパッケージ1において、グランド
層7内に設けられた入力用スロット孔9aと出力用スロ
ット孔9bとは、図3に示すように、そのスロット孔9
a,9bの中心z1 、z2 が2L以上(L:スロット孔
の長辺)離間する位置にそれぞれ形成されている。これ
は、スロット孔9a、9bにおけるスロット中心間距離
が2Lよりも近いと、アイソレーション特性を向上させ
るために必要なビアホール導体、金属帯の形成が非常に
困難となるためである。望ましくは、スロット中心間距
離が3L以上離間することのがよい。
層7内に設けられた入力用スロット孔9aと出力用スロ
ット孔9bとは、図3に示すように、そのスロット孔9
a,9bの中心z1 、z2 が2L以上(L:スロット孔
の長辺)離間する位置にそれぞれ形成されている。これ
は、スロット孔9a、9bにおけるスロット中心間距離
が2Lよりも近いと、アイソレーション特性を向上させ
るために必要なビアホール導体、金属帯の形成が非常に
困難となるためである。望ましくは、スロット中心間距
離が3L以上離間することのがよい。
【0030】また、本発明によれば、図3に示すよう
に、誘電体基板2底面の図3の誘電体基板2の底面の配
線パターンに示すように、第2の入力用線路8aの終端
部と第2の出力用線路8bの終端部との間であって、ス
ロット孔9a、9bの中心z1、z2 から2L以上離間
した領域に前記グランド層と電気的に接続されたビアホ
ール導体が1つ以上設けられていることが大きな特徴で
ある。
に、誘電体基板2底面の図3の誘電体基板2の底面の配
線パターンに示すように、第2の入力用線路8aの終端
部と第2の出力用線路8bの終端部との間であって、ス
ロット孔9a、9bの中心z1、z2 から2L以上離間
した領域に前記グランド層と電気的に接続されたビアホ
ール導体が1つ以上設けられていることが大きな特徴で
ある。
【0031】図3のパッケージにおいては、第2の入力
用線路8aの終端部と第2の出力用線路8bの終端部と
を結ぶ線S上に、2つのビアホール導体15、15が形
成されている。
用線路8aの終端部と第2の出力用線路8bの終端部と
を結ぶ線S上に、2つのビアホール導体15、15が形
成されている。
【0032】このように、第2の入力用線路8aの終端
部と第2の出力用線路8bの終端部間に、ビアホール導
体15を形成することにより、アイソレーション特性を
向上させることができる。但し、このビアホール導体1
5の形成箇所が、スロット孔中心x1 、x2 よりも2L
よりも内側の領域では、電磁結合性が損なわれ、伝送特
性が劣化する原因となる。
部と第2の出力用線路8bの終端部間に、ビアホール導
体15を形成することにより、アイソレーション特性を
向上させることができる。但し、このビアホール導体1
5の形成箇所が、スロット孔中心x1 、x2 よりも2L
よりも内側の領域では、電磁結合性が損なわれ、伝送特
性が劣化する原因となる。
【0033】また、本発明によれば、第2の入力用線路
8aの終端部と第2の出力用線路8bの終端部の周囲
に、ビアホール導体15と同様に、スロット孔9a、9
bの中心z1 、z2 からL以上離間した領域に前記グラ
ンド層と電気的に接続された複数のビアホール導体1
6、16、・・・を形成することが望ましい。このよう
に、終端部周囲にビアホール導体15、16などの複数
のビアホール導体を形成することにより、電磁結合部か
らの放射および電磁波の漏洩を防止することが可能とな
る。
8aの終端部と第2の出力用線路8bの終端部の周囲
に、ビアホール導体15と同様に、スロット孔9a、9
bの中心z1 、z2 からL以上離間した領域に前記グラ
ンド層と電気的に接続された複数のビアホール導体1
6、16、・・・を形成することが望ましい。このよう
に、終端部周囲にビアホール導体15、16などの複数
のビアホール導体を形成することにより、電磁結合部か
らの放射および電磁波の漏洩を防止することが可能とな
る。
【0034】なお、これらのビアホール導体15、16
は、図3に示すように、誘電体基板2の底面に形成され
た導体パッド17、17や、導体パッド18、18、・
・・とグランド層7とを接続するように形成されること
が望ましく、この場合、導体パッド17、17、18、
18、・・・・の形成位置もスロット孔9a、9bの中
心z1 、z2 からL以上離間した領域に形成される。
は、図3に示すように、誘電体基板2の底面に形成され
た導体パッド17、17や、導体パッド18、18、・
・・とグランド層7とを接続するように形成されること
が望ましく、この場合、導体パッド17、17、18、
18、・・・・の形成位置もスロット孔9a、9bの中
心z1 、z2 からL以上離間した領域に形成される。
【0035】また、誘電体基板の底面の配線パターンの
他の態様として、ビアホール導体15、16は、図4に
示すように、誘電体基板2底面におけるスロット孔9
a、9bの中心z1 、z2 からL以上離間した領域に形
成されたグランド層19によって電気的に接続されても
よい。
他の態様として、ビアホール導体15、16は、図4に
示すように、誘電体基板2底面におけるスロット孔9
a、9bの中心z1 、z2 からL以上離間した領域に形
成されたグランド層19によって電気的に接続されても
よい。
【0036】なお、上記の図1乃至図4の実施態様で
は、第2の入力用線路8aの終端部と第2の出力用線路
8b間のスロット孔9a、9bの中心z1 、z2 からL
以上離間した領域に前記グランド層と電気的に接続され
たビアホール導体15を形成したが、図5に示すよう
に、このビアホール導体15に代えて、長孔内に導体が
充填されてなる金属帯20を形成することもでき、さら
には、線路8a,8bの終端部周囲のビアホール導体1
6に代えて、金属帯を形成することもできる。
は、第2の入力用線路8aの終端部と第2の出力用線路
8b間のスロット孔9a、9bの中心z1 、z2 からL
以上離間した領域に前記グランド層と電気的に接続され
たビアホール導体15を形成したが、図5に示すよう
に、このビアホール導体15に代えて、長孔内に導体が
充填されてなる金属帯20を形成することもでき、さら
には、線路8a,8bの終端部周囲のビアホール導体1
6に代えて、金属帯を形成することもできる。
【0037】さらに、他の形態としては、図6に示すよ
うに、第2の入力用線路8aの終端部と第2の出力用線
路8bの終端部を結ぶ線Sを挟み、電磁波を遮蔽可能な
間隔をもって2個以上のビアホール導体21、21を導
体パッド22、22と誘電体基板2内部のグランド層7
を接続するように形成することも可能である。
うに、第2の入力用線路8aの終端部と第2の出力用線
路8bの終端部を結ぶ線Sを挟み、電磁波を遮蔽可能な
間隔をもって2個以上のビアホール導体21、21を導
体パッド22、22と誘電体基板2内部のグランド層7
を接続するように形成することも可能である。
【0038】この場合、導体パッド22間の非導体間距
離は、第2の入力用線路8aと第2の出力用線路8bと
の電磁波を遮蔽できる間隔に設定され、信号波長の1/
4波長長さの間隔より狭い間隔に設定されることが望ま
しい。また、2個のビアホール導体21、21を1つの
導体パッドで接続することも当然可能である。
離は、第2の入力用線路8aと第2の出力用線路8bと
の電磁波を遮蔽できる間隔に設定され、信号波長の1/
4波長長さの間隔より狭い間隔に設定されることが望ま
しい。また、2個のビアホール導体21、21を1つの
導体パッドで接続することも当然可能である。
【0039】また、本発明のパッケージ1の外部回路基
板への実装構造について説明すると、図1に示される通
り、外部回路基板23は、絶縁基板24の表面に第3の
入力用線路25a,第3の出力用線路25bが被着形成
されている。この線路25a,25bは、図7の外部回
路基板23表面の配線パターン図に示すように、線路2
5a,25bの両側にグランド層26、27が形成さ
れ、これによりコプレーナ線路が形成されている。ま
た、外部回路基板23の表面には、電源用配線層28も
被着形成されている。
板への実装構造について説明すると、図1に示される通
り、外部回路基板23は、絶縁基板24の表面に第3の
入力用線路25a,第3の出力用線路25bが被着形成
されている。この線路25a,25bは、図7の外部回
路基板23表面の配線パターン図に示すように、線路2
5a,25bの両側にグランド層26、27が形成さ
れ、これによりコプレーナ線路が形成されている。ま
た、外部回路基板23の表面には、電源用配線層28も
被着形成されている。
【0040】本発明によれば、図1に示すように、パッ
ケージ1の第2の入力用線路8aおよび第2の出力用線
路8bの端部に形成された接続部11a、11bと、外
部回路基板23における第3の入力用線路25a、出力
用線路25bとを半田などの導電性接着剤29等によっ
て接合することにより、パッケージ1を外部回路基板2
3の表面に実装することができる。
ケージ1の第2の入力用線路8aおよび第2の出力用線
路8bの端部に形成された接続部11a、11bと、外
部回路基板23における第3の入力用線路25a、出力
用線路25bとを半田などの導電性接着剤29等によっ
て接合することにより、パッケージ1を外部回路基板2
3の表面に実装することができる。
【0041】この時、外部回路基板23の表面に、パッ
ケージ1の底面に形成されたビアホール導体15と接続
された導体パッド17、ビアホール導体16と接続され
た導体パッド18と対向する箇所に、導体パッド30を
形成し、導体パッド17、導体パッド18と、導体パッ
ド30とを半田などの接着材によって接続することが望
ましい。かかる構成によって、伝送特性の劣化を低減
し、かつ入力用線路と出力用線路間のアイソレーション
を向上することができる。
ケージ1の底面に形成されたビアホール導体15と接続
された導体パッド17、ビアホール導体16と接続され
た導体パッド18と対向する箇所に、導体パッド30を
形成し、導体パッド17、導体パッド18と、導体パッ
ド30とを半田などの接着材によって接続することが望
ましい。かかる構成によって、伝送特性の劣化を低減
し、かつ入力用線路と出力用線路間のアイソレーション
を向上することができる。
【0042】さらに、パッケージ1の底面に形成された
電源用接続パッド14も電源用配線層28と半田等の導
電性接着剤によって電気的に接続される。
電源用接続パッド14も電源用配線層28と半田等の導
電性接着剤によって電気的に接続される。
【0043】なお、上記の実装構造においては、パッケ
ージ1におけるスロット孔9a,9b形成箇所の直下の
外部回路基板23の表面に空孔部Hを形成することによ
って、第1の入力用線路6aと第2の入力用線路8aと
のスロット孔9aによる電磁結合性、および第1の出力
用線路6bと第2の出力用線路8bとのスロット孔9b
による電磁結合性をそれぞれ高めることができる。
ージ1におけるスロット孔9a,9b形成箇所の直下の
外部回路基板23の表面に空孔部Hを形成することによ
って、第1の入力用線路6aと第2の入力用線路8aと
のスロット孔9aによる電磁結合性、および第1の出力
用線路6bと第2の出力用線路8bとのスロット孔9b
による電磁結合性をそれぞれ高めることができる。
【0044】なお、本発明のパッケージによれば、高周
波用パッケージ1の誘電体基板2や外部回路基板23に
おける絶縁基板24としては、アルミナ(Al
2 O3 )、ガラスセラミックス、窒化アルミニウム(A
lN)、ムライト、窒化珪素(Si3N4 )等のセラミ
ックス、有機樹脂を構成成分として含む有機質絶縁材等
の周知の絶縁材料によって構成される。
波用パッケージ1の誘電体基板2や外部回路基板23に
おける絶縁基板24としては、アルミナ(Al
2 O3 )、ガラスセラミックス、窒化アルミニウム(A
lN)、ムライト、窒化珪素(Si3N4 )等のセラミ
ックス、有機樹脂を構成成分として含む有機質絶縁材等
の周知の絶縁材料によって構成される。
【0045】また、入力用線路、出力用線路、グランド
層、さらには電源用配線層などは、W、Mo、Mo−M
n、Cu、Au、Agなど周知の導体材料によって形成
することができるが、線路における高周波信号の伝送損
失を小さくするためには、導体としてAg、Cu、Au
等の低抵抗導体によって形成することが望ましく、かか
る点からは前記誘電体基板は焼成温度が800〜100
0℃程度のガラスセラミックスなどの低温焼成絶縁材料
を用いると、誘電体基板2と各種線路等と同時焼成して
形成することができる。
層、さらには電源用配線層などは、W、Mo、Mo−M
n、Cu、Au、Agなど周知の導体材料によって形成
することができるが、線路における高周波信号の伝送損
失を小さくするためには、導体としてAg、Cu、Au
等の低抵抗導体によって形成することが望ましく、かか
る点からは前記誘電体基板は焼成温度が800〜100
0℃程度のガラスセラミックスなどの低温焼成絶縁材料
を用いると、誘電体基板2と各種線路等と同時焼成して
形成することができる。
【0046】
【実施例】図1の高周波用パッケージにおいて、誘電率
8.9、誘電損失15.0×10-4(測定周波数12G
Hz)のアルミナからなる絶縁基板を用いて、各線路、
グランド層、導体パッド、ビアホール導体等をタングス
テンを用いて形成し、さらに表面に露出した導体に対し
ては、さらに金めっきを施し、高周波用パッケージを作
製した。
8.9、誘電損失15.0×10-4(測定周波数12G
Hz)のアルミナからなる絶縁基板を用いて、各線路、
グランド層、導体パッド、ビアホール導体等をタングス
テンを用いて形成し、さらに表面に露出した導体に対し
ては、さらに金めっきを施し、高周波用パッケージを作
製した。
【0047】なお、この高周波用パッケージは30GH
zの高周波信号が伝送できるようにマイクロストリップ
線路の開放端長さ(スロット孔の中心から終端部までの
距離y)を0.80mm、スロット孔長径L2.0m
m、スロット孔短径M0.20mmの長方形に設計し
た。なお、伝送特性の評価のために、パッケージ表面に
実装される高周波素子に代えて誘電率9.8、誘電損失
1.5×10-4(測定周波数12.5GHz)のアルミ
ナ板上に銅導体表面に金メッキを施した線路からなるマ
イクロストリップ線路を形成した接続用基板を実装し
て、第1の入力用線路と第1の出力用線路とを接続用基
板によって接続した。
zの高周波信号が伝送できるようにマイクロストリップ
線路の開放端長さ(スロット孔の中心から終端部までの
距離y)を0.80mm、スロット孔長径L2.0m
m、スロット孔短径M0.20mmの長方形に設計し
た。なお、伝送特性の評価のために、パッケージ表面に
実装される高周波素子に代えて誘電率9.8、誘電損失
1.5×10-4(測定周波数12.5GHz)のアルミ
ナ板上に銅導体表面に金メッキを施した線路からなるマ
イクロストリップ線路を形成した接続用基板を実装し
て、第1の入力用線路と第1の出力用線路とを接続用基
板によって接続した。
【0048】次に、外部配線基板として、誘電率9.
8、誘電損失1.5×10-4(測定周波数12.5GH
z)のアルミナからなる絶縁基板を用い、表面に形成さ
れた線路、電源用配線層、導体パッドなどをすべてスパ
ッタ法により銅で形成し、さらに金メッキをほどこし
た。なお、この外部配線基板には、高周波用パッケージ
の実装部のスロット孔形成直下に空洞部を形成した。
8、誘電損失1.5×10-4(測定周波数12.5GH
z)のアルミナからなる絶縁基板を用い、表面に形成さ
れた線路、電源用配線層、導体パッドなどをすべてスパ
ッタ法により銅で形成し、さらに金メッキをほどこし
た。なお、この外部配線基板には、高周波用パッケージ
の実装部のスロット孔形成直下に空洞部を形成した。
【0049】そして、上記の高周波用パッケージのそれ
ぞれの線路、グランド層、導体パッド、電源用配線層に
ペースト状の共晶半田をスクリーン印刷で塗布した後、
外部回路基板上に位置合わせして載置し、200℃程度
の温度でリフローし表面実装を行った。
ぞれの線路、グランド層、導体パッド、電源用配線層に
ペースト状の共晶半田をスクリーン印刷で塗布した後、
外部回路基板上に位置合わせして載置し、200℃程度
の温度でリフローし表面実装を行った。
【0050】次に、高周波用パッケージと外部回路基板
との実装構造について伝送特性をネットワークアナライ
ザーにより測定した。測定箇所は外部回路基板上におけ
る第3の入力用線路と第3の出力用線路間で行った。
との実装構造について伝送特性をネットワークアナライ
ザーにより測定した。測定箇所は外部回路基板上におけ
る第3の入力用線路と第3の出力用線路間で行った。
【0051】測定においては、図1におけるパッケージ
のビアホール導体15の位置を第2の入力用線路および
第2の出力用線路におけるスロット孔中心からの距離を
代えて信号周波数60GHzにおけるアイソレーション
特性を測定した。アイソレーション特性を測定する際
は、接続用基板を除去し外部回路基板上の第3の入力用
線路から第3の出力用線路間で測定を行った。結果は、
表1に示した。
のビアホール導体15の位置を第2の入力用線路および
第2の出力用線路におけるスロット孔中心からの距離を
代えて信号周波数60GHzにおけるアイソレーション
特性を測定した。アイソレーション特性を測定する際
は、接続用基板を除去し外部回路基板上の第3の入力用
線路から第3の出力用線路間で測定を行った。結果は、
表1に示した。
【0052】
【表1】
【0053】表1に示すように、スロット孔中心からL
(1.75mm)以上の領域にビアホール導体及び半田
接続部を形成した場合、アイソレーション特性が−25
dB以下に維持でき、それによって伝送特性も向上する
ことがわかった。
(1.75mm)以上の領域にビアホール導体及び半田
接続部を形成した場合、アイソレーション特性が−25
dB以下に維持でき、それによって伝送特性も向上する
ことがわかった。
【0054】
【発明の効果】以上詳述した通り、本発明は高周波素子
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用パッケージで、基板外周
及び信号線間に効率良く接地導体を設けることにより、
パッケージのアイソレーション特性を向上させる。
搭載面側と誘電体基板の底面に信号伝送線路を形成し、
それらを電磁結合する高周波用パッケージで、基板外周
及び信号線間に効率良く接地導体を設けることにより、
パッケージのアイソレーション特性を向上させる。
【図1】本発明の一実施例を示す高周波用パッケージと
外部回路基板との実装構造を示す概略断面図である。
外部回路基板との実装構造を示す概略断面図である。
【図2】図1の高周波用パッケージにおける第1の入力
用線路と第2の入力用線路とのスロット孔による電磁結
合構造を説明するための図であり、(a)は平面図、
(b)は断面図を示す。
用線路と第2の入力用線路とのスロット孔による電磁結
合構造を説明するための図であり、(a)は平面図、
(b)は断面図を示す。
【図3】本発明の高周波用パッケージを誘電体基板の底
面の配線パターンの一態様を示す図である。
面の配線パターンの一態様を示す図である。
【図4】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンの他の態様を説明するための図
である。
板の底面の配線パターンの他の態様を説明するための図
である。
【図5】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンの他の態様を説明するための一
部拡大図である。
板の底面の配線パターンの他の態様を説明するための一
部拡大図である。
【図6】本発明の高周波用パッケージにおける誘電体基
板の底面の配線パターンのさらに他の態様を説明するた
めの一部拡大図である。
板の底面の配線パターンのさらに他の態様を説明するた
めの一部拡大図である。
【図7】図1の外部回路基板表面の配線パターンを示す
図である。
図である。
【図8】従来の電磁結合型高周波用パッケージを外部回
路基板に実装した概略断面図である。
路基板に実装した概略断面図である。
1 高周波用パッケージ 2 誘電体基板 3 蓋体 4 キャビティ 5 高周波素子 6a 第1の入力用線路 6b 第1の出力用線路 7,19,26,27 グランド層 8a 第2の入力用線路 8b 第2の出力用線路 9a 入力用スロット孔 9b 出力用スロット孔 11a,11b 接続部 12a,12b,13,15,16,21 ビアホール
導体 17,18,22,30 導体パッド 20 金属帯 23 外部回路基板 24 絶縁基板 25a 第3の入力用線路 25b 第3の出力用線路 z1 、z2 スロット孔中心 L スロット孔長径
導体 17,18,22,30 導体パッド 20 金属帯 23 外部回路基板 24 絶縁基板 25a 第3の入力用線路 25b 第3の出力用線路 z1 、z2 スロット孔中心 L スロット孔長径
Claims (5)
- 【請求項1】誘電体基板と、該誘電体基板表面に搭載さ
れた高周波素子と、前記誘電体基板表面に形成され、一
端がそれぞれ前記高周波素子と電気的に接続された第1
の入力用線路および第1の出力用線路と、前記誘電体基
板の底面に形成された第2の入力用線路と第2の出力用
線路と、前記誘電体基板内部に設けられたグランド層と
を具備し、前記第1の入力用線路と前記第2の入力用線
路のそれぞれの終端部および前記第1の出力用線路と前
記第2の出力用線路のそれぞれの終端部を前記グランド
層に設けられた長辺長さLの入力用スロット孔および出
力用スロット孔を介して各終端部を互いに対峙させるこ
とによって、入力用線路同士および出力用線路同士をそ
れぞれ電磁的に結合してなる高周波用パッケージにおい
て、 前記入力用スロット孔および前記出力用スロット孔をグ
ランド層内のスロット中心間距離が2L以上となる位置
に形成するとともに、前記誘電体基板底面の前記第2の
入力用線路と前記第2の出力用線路との終端部間の前記
第2の入力用線路および第2の出力用線路の各スロット
孔中心位置からL以上離間した誘電体基板底面領域に、
前記グランド層と接続されたビアホール導体あるいは金
属帯を形成したことを特徴とする高周波用パッケージ。 - 【請求項2】前記ビアホール導体あるいは金属帯が、前
記第2の入力用線路と前記第2の出力用線路との終端部
を結ぶ線上に形成されてなる請求項1記載の高周波用パ
ッケージ。 - 【請求項3】前記ビアホール導体もしくは金属帯が、前
記第2の入力用線路と前記第2の出力用線路との終端部
を結ぶ線を挟み、電磁波を遮蔽可能な間隔をもって2個
以上形成されてなる請求項1記載の高周波用パッケー
ジ。 - 【請求項4】前記第2の入力用線路および第2の出力用
線路の各スロット孔中心位置からL以上離間した誘電体
基板底面領域の前記第2の入力用線路および前記第2の
出力用線路の終端部周囲に、前記グランド層と接続され
た複数のビアホール導体あるいは金属帯を形成したこと
を特徴とする請求項1乃至請求項3記載の高周波用パッ
ケージ。 - 【請求項5】前記第2の入力用線路および前記第2の出
力用線路が、それぞれ外部回路基板との接続部を具備
し、該各接続部が、前記第2の入力用線路および第2の
出力用線路の各スロット孔中心位置からL以上離間した
領域に形成されてなることを特徴とする請求項1乃至請
求項4記載の高周波用パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18393898A JP2000022042A (ja) | 1998-06-30 | 1998-06-30 | 高周波用パッケージ |
US09/199,716 US6057600A (en) | 1997-11-27 | 1998-11-25 | Structure for mounting a high-frequency package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18393898A JP2000022042A (ja) | 1998-06-30 | 1998-06-30 | 高周波用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000022042A true JP2000022042A (ja) | 2000-01-21 |
Family
ID=16144440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18393898A Pending JP2000022042A (ja) | 1997-11-27 | 1998-06-30 | 高周波用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000022042A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273509A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
JP2011193025A (ja) * | 2005-01-31 | 2011-09-29 | Sanyo Electric Co Ltd | 回路基板装置 |
-
1998
- 1998-06-30 JP JP18393898A patent/JP2000022042A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004273509A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
JP2011193025A (ja) * | 2005-01-31 | 2011-09-29 | Sanyo Electric Co Ltd | 回路基板装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6057600A (en) | Structure for mounting a high-frequency package | |
US6483406B1 (en) | High-frequency module using slot coupling | |
JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
JP3537626B2 (ja) | 高周波用パッケージ | |
JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
JP3570887B2 (ja) | 高周波用配線基板 | |
JP3217677B2 (ja) | 高周波用半導体装置 | |
JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
JP3935082B2 (ja) | 高周波用パッケージ | |
JP2000022042A (ja) | 高周波用パッケージ | |
JP3140385B2 (ja) | 高周波用半導体装置 | |
JP3704440B2 (ja) | 高周波用配線基板の接続構造 | |
JP2002190540A (ja) | 半導体素子収納用パッケージ | |
JP3556470B2 (ja) | 高周波用モジュール | |
JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
JP3261094B2 (ja) | 高周波用配線基板の実装構造 | |
JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
JP3112253B2 (ja) | 高周波用半導体装置 | |
JP3426878B2 (ja) | 配線基板の実装構造 | |
JP3176337B2 (ja) | 高周波用半導体パッケージの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040116 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040210 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
A02 | Decision of refusal |
Effective date: 20040525 Free format text: JAPANESE INTERMEDIATE CODE: A02 |