JPH11307683A - 半導体装置、それを実装する印刷配線基板及びその製造方法 - Google Patents
半導体装置、それを実装する印刷配線基板及びその製造方法Info
- Publication number
- JPH11307683A JPH11307683A JP11356798A JP11356798A JPH11307683A JP H11307683 A JPH11307683 A JP H11307683A JP 11356798 A JP11356798 A JP 11356798A JP 11356798 A JP11356798 A JP 11356798A JP H11307683 A JPH11307683 A JP H11307683A
- Authority
- JP
- Japan
- Prior art keywords
- land
- wiring board
- semiconductor device
- printed wiring
- csp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 印刷配線基板に半導体装置を実装した際、半
導体装置と印刷配線基板との接合部の強度を向上させる
ことができるランドを備えた半導体装置及び印刷配線基
板を提供する。 【解決手段】 本発明に係る半導体装置は、印刷配線基
板1に実装される際にはんだ9で接合されるランド7を
有するCSP5であって、ランド7の表面に凸部7aが
形成されているものである。また、本発明に係る印刷配
線基板は、CSP5を実装する際にはんだ9で接合され
るランド3を有するマザー基板1であって、ランド3の
表面に凸部が形成されているものである。従って、半導
体装置と印刷配線基板との接合部の強度を向上させるこ
とができる。
導体装置と印刷配線基板との接合部の強度を向上させる
ことができるランドを備えた半導体装置及び印刷配線基
板を提供する。 【解決手段】 本発明に係る半導体装置は、印刷配線基
板1に実装される際にはんだ9で接合されるランド7を
有するCSP5であって、ランド7の表面に凸部7aが
形成されているものである。また、本発明に係る印刷配
線基板は、CSP5を実装する際にはんだ9で接合され
るランド3を有するマザー基板1であって、ランド3の
表面に凸部が形成されているものである。従って、半導
体装置と印刷配線基板との接合部の強度を向上させるこ
とができる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置、それ
を実装する印刷配線基板及びその製造方法に関する。特
には、印刷配線基板に半導体装置を実装した際、半導体
装置と印刷配線基板との接合部の強度を向上させること
ができるランドを備えた半導体装置、印刷配線基板及び
その製造方法に関する。
を実装する印刷配線基板及びその製造方法に関する。特
には、印刷配線基板に半導体装置を実装した際、半導体
装置と印刷配線基板との接合部の強度を向上させること
ができるランドを備えた半導体装置、印刷配線基板及び
その製造方法に関する。
【0002】
【従来の技術】図8は、従来の印刷配線基板上に半導体
装置を接合した状態を示す断面図である。この半導体装
置は例えばCSP(Chip Sized Package)105により構
成されている。マザー基板101の表面上にはランド1
03が形成されている。マザー基板101上にはCSP
105が実装されており、このCSP105の下面には
ランド107が形成されている。マザー基板101への
CSP105の実装は、CSPのランド107とマザー
基板のランド103とをはんだ109で接合することに
より行われる。また、ランド103、107は、円柱形
状をしており、その主面は平坦に形成されている。
装置を接合した状態を示す断面図である。この半導体装
置は例えばCSP(Chip Sized Package)105により構
成されている。マザー基板101の表面上にはランド1
03が形成されている。マザー基板101上にはCSP
105が実装されており、このCSP105の下面には
ランド107が形成されている。マザー基板101への
CSP105の実装は、CSPのランド107とマザー
基板のランド103とをはんだ109で接合することに
より行われる。また、ランド103、107は、円柱形
状をしており、その主面は平坦に形成されている。
【0003】
【発明が解決しようとする課題】ところで、CSP10
5とマザー基板101とでは熱膨張係数に差があるた
め、CSPとマザー基板とを接合しているはんだ接合部
109に横方向への応力が発生する。接合部109のは
んだは堅く、またランド103、107とはんだ109
との接合強度は必ずしも十分ではないので、この横方向
への応力によりこの接合部に「亀裂」又は「破断」とい
った故障が発生することが多い。
5とマザー基板101とでは熱膨張係数に差があるた
め、CSPとマザー基板とを接合しているはんだ接合部
109に横方向への応力が発生する。接合部109のは
んだは堅く、またランド103、107とはんだ109
との接合強度は必ずしも十分ではないので、この横方向
への応力によりこの接合部に「亀裂」又は「破断」とい
った故障が発生することが多い。
【0004】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、印刷配線基板に半導体装
置を実装した際、半導体装置と印刷配線基板との接合部
の強度を向上させることができるランドを備えた半導体
装置、印刷配線基板及びその製造方法を提供することに
ある。
れたものであり、その目的は、印刷配線基板に半導体装
置を実装した際、半導体装置と印刷配線基板との接合部
の強度を向上させることができるランドを備えた半導体
装置、印刷配線基板及びその製造方法を提供することに
ある。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、印刷配線基板に実装さ
れる際にはんだで接合されるランドを有する半導体装置
であって、該ランドの表面に凸部又は凹部が形成されて
いることを特徴とする。
め、本発明に係る半導体装置は、印刷配線基板に実装さ
れる際にはんだで接合されるランドを有する半導体装置
であって、該ランドの表面に凸部又は凹部が形成されて
いることを特徴とする。
【0006】また、本発明に係る印刷配線基板は、半導
体装置を実装する際にはんだで接合されるランドを有す
る印刷配線基板であって、該ランドの表面に凸部又は凹
部が形成されていることを特徴とする。
体装置を実装する際にはんだで接合されるランドを有す
る印刷配線基板であって、該ランドの表面に凸部又は凹
部が形成されていることを特徴とする。
【0007】また、本発明に係る印刷配線基板の製造方
法は、半導体装置を実装する際にはんだで接合されるラ
ンドを有する印刷配線基板の製造方法であって、円柱形
状のランドが表面に形成された基板を準備する工程と、
該ランドの主面上に所定のパターンを有するレジスト膜
を形成する工程と、該レジスト膜をマスクとして該ラン
ドをエッチングする工程と、を具備することを特徴とす
る。
法は、半導体装置を実装する際にはんだで接合されるラ
ンドを有する印刷配線基板の製造方法であって、円柱形
状のランドが表面に形成された基板を準備する工程と、
該ランドの主面上に所定のパターンを有するレジスト膜
を形成する工程と、該レジスト膜をマスクとして該ラン
ドをエッチングする工程と、を具備することを特徴とす
る。
【0008】上記半導体装置、それを実装する印刷配線
基板及びその製造方法では、ランドの表面に凸部又は凹
部を形成することにより、ランドとはんだとの接触面積
を大きくすることができ、はんだ接合部の強度を向上さ
せることができる。したがって、例えば半導体装置と印
刷配線基板との熱膨張係数の差によって熱膨張時に接合
部に横方向(XY方向)への応力が発生した場合でも、
接合部に「亀裂」又は「破断」といった故障の発生を軽
減し抑制することができる。
基板及びその製造方法では、ランドの表面に凸部又は凹
部を形成することにより、ランドとはんだとの接触面積
を大きくすることができ、はんだ接合部の強度を向上さ
せることができる。したがって、例えば半導体装置と印
刷配線基板との熱膨張係数の差によって熱膨張時に接合
部に横方向(XY方向)への応力が発生した場合でも、
接合部に「亀裂」又は「破断」といった故障の発生を軽
減し抑制することができる。
【0009】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図1は、本発明の実施の
形態による印刷配線基板上に半導体装置を接合した状態
を示す断面図である。図2(a)は、図1に示すランド
の平面図であり、図3(a)は、図2(a)に示すラン
ドの斜視図である。
実施の形態について説明する。図1は、本発明の実施の
形態による印刷配線基板上に半導体装置を接合した状態
を示す断面図である。図2(a)は、図1に示すランド
の平面図であり、図3(a)は、図2(a)に示すラン
ドの斜視図である。
【0010】図1に示すように、この半導体装置は例え
ばCSP(Chip Sized Package)5により構成されてい
る。マザー基板1の表面上にはランド3が形成されてい
る。マザー基板1上にはCSP5が実装されており、こ
のCSP5の下面にはランド7が形成されている。マザ
ー基板1へのCSP5の実装は、CSPのランド7とマ
ザー基板のランド3とをはんだ9で接合することにより
行われる。
ばCSP(Chip Sized Package)5により構成されてい
る。マザー基板1の表面上にはランド3が形成されてい
る。マザー基板1上にはCSP5が実装されており、こ
のCSP5の下面にはランド7が形成されている。マザ
ー基板1へのCSP5の実装は、CSPのランド7とマ
ザー基板のランド3とをはんだ9で接合することにより
行われる。
【0011】CSPのランド7は、図2(a)及び図3
(a)に示すように、円柱形状からなり、その主面には
凸部7aが形成されている。この凸部7aは、その主面
に突起を持たせたもの(段のついたような形状のもの)
であり、主面を上から視ると「一文字」の形をしてい
る。
(a)に示すように、円柱形状からなり、その主面には
凸部7aが形成されている。この凸部7aは、その主面
に突起を持たせたもの(段のついたような形状のもの)
であり、主面を上から視ると「一文字」の形をしてい
る。
【0012】上記実施の形態によれば、CSPのランド
7をその主面に凸部7aを有する形状とすることによ
り、ランド7とはんだ9との接触面積を従来のランドと
比べて大きくすることができ、はんだ接合部9のメカ的
強度を向上させることができる。したがって、例えばC
SP5とマザー基板1との熱膨張係数の差によって熱膨
張時に接合部9に横方向(XY方向)への応力が発生し
た場合、図8に示す従来のランド107ではその応力に
よりはんだ接合部109に「亀裂」又は「破断」といっ
た故障が発生することが多かったが、本実施の形態によ
るランド7では故障の発生を軽減し抑制することができ
る。つまり、熱膨張係数の差によって生じる横方向への
応力に強くなり、マザー基板1とCSP5とのはんだ接
合部9での寿命を延ばすことができる。
7をその主面に凸部7aを有する形状とすることによ
り、ランド7とはんだ9との接触面積を従来のランドと
比べて大きくすることができ、はんだ接合部9のメカ的
強度を向上させることができる。したがって、例えばC
SP5とマザー基板1との熱膨張係数の差によって熱膨
張時に接合部9に横方向(XY方向)への応力が発生し
た場合、図8に示す従来のランド107ではその応力に
よりはんだ接合部109に「亀裂」又は「破断」といっ
た故障が発生することが多かったが、本実施の形態によ
るランド7では故障の発生を軽減し抑制することができ
る。つまり、熱膨張係数の差によって生じる横方向への
応力に強くなり、マザー基板1とCSP5とのはんだ接
合部9での寿命を延ばすことができる。
【0013】尚、上記実施の形態では、CSPのランド
7には主面に凸部7aを形成したランドを用い、マザー
基板のランド3には平坦な主面を備えたランドを用いて
いるが、CSPのランドには平坦な主面を備えたランド
を用い、マザー基板のランドには主面に凸部を形成した
ランドを用いることも可能であり、また、CSP及びマ
ザー基板それぞれのランドに、主面に凸部を形成したラ
ンドを用いることも可能である。
7には主面に凸部7aを形成したランドを用い、マザー
基板のランド3には平坦な主面を備えたランドを用いて
いるが、CSPのランドには平坦な主面を備えたランド
を用い、マザー基板のランドには主面に凸部を形成した
ランドを用いることも可能であり、また、CSP及びマ
ザー基板それぞれのランドに、主面に凸部を形成したラ
ンドを用いることも可能である。
【0014】図2(b)〜(d)は、図2(a)に示す
ランドの変形例を示す平面図である。図3(b)は、図
3(a)に示すランドの変形例であり、主面に凹部を形
成したランドを示す斜視図である。
ランドの変形例を示す平面図である。図3(b)は、図
3(a)に示すランドの変形例であり、主面に凹部を形
成したランドを示す斜視図である。
【0015】図2(b)に示すように、第1の変形例
は、ランド17の主面に形成する凸部17aの平面形状
を「十文字」の形としたものである。
は、ランド17の主面に形成する凸部17aの平面形状
を「十文字」の形としたものである。
【0016】図2(c)に示すように、第2の変形例
は、ランド27の主面に形成する凸部27aの平面形状
を主面の中心部から放射状に延びる一定の太さを持つ線
の形としたものである。
は、ランド27の主面に形成する凸部27aの平面形状
を主面の中心部から放射状に延びる一定の太さを持つ線
の形としたものである。
【0017】図2(d)に示すように、第3の変形例
は、ランド37の主面に形成する凸部37aの平面形状
を「まる」の形(一定の太さを持つ円の形)としたもの
である。
は、ランド37の主面に形成する凸部37aの平面形状
を「まる」の形(一定の太さを持つ円の形)としたもの
である。
【0018】図3(b)に示すように、第4の変形例
は、上述したようなランドの主面に凸部を形成するもの
ではなく、ランド47の主面に凹部47aを形成するも
の(逆に凹型にへこませたもの)である。この凹部47
aの平面形状は図2(b)に示す「十文字」の形と同様
である。
は、上述したようなランドの主面に凸部を形成するもの
ではなく、ランド47の主面に凹部47aを形成するも
の(逆に凹型にへこませたもの)である。この凹部47
aの平面形状は図2(b)に示す「十文字」の形と同様
である。
【0019】上記第1〜第4の変形例においても実施の
形態と同様の効果を得ることができる。
形態と同様の効果を得ることができる。
【0020】尚、図2及び図3で示したランドの凸部又
は凹部の形状は、代表例を示したものであり、これ以外
の形状とすることも可能である。つまり、ランドの主面
に凸部又は凹部が形成されていれば、その凸部又は凹部
の形状については種々の形状を用いることが可能であ
り、その場合においても実施の形態と同様の効果を得る
ことができる。
は凹部の形状は、代表例を示したものであり、これ以外
の形状とすることも可能である。つまり、ランドの主面
に凸部又は凹部が形成されていれば、その凸部又は凹部
の形状については種々の形状を用いることが可能であ
り、その場合においても実施の形態と同様の効果を得る
ことができる。
【0021】図4〜図7は、本実施の形態におけるラン
ドの形成方法を示す図である。まず、図4に示すよう
に、表面にランド20が形成された印刷配線基板22を
準備する。
ドの形成方法を示す図である。まず、図4に示すよう
に、表面にランド20が形成された印刷配線基板22を
準備する。
【0022】次に、図5(a),(b)に示すように、
ランド20の主面(表面)上に、平面形状が「一文字」
の形をしているレジスト膜24を形成する。
ランド20の主面(表面)上に、平面形状が「一文字」
の形をしているレジスト膜24を形成する。
【0023】この後、図6(a),(b)に示すよう
に、このレジスト膜24をマスクとしてランド20をエ
ッチングすることにより、ランド20の主面に凸部26
を形成する。この際、この凸部26の高さはエッチング
時間の長短により調整される。
に、このレジスト膜24をマスクとしてランド20をエ
ッチングすることにより、ランド20の主面に凸部26
を形成する。この際、この凸部26の高さはエッチング
時間の長短により調整される。
【0024】次に、図7(a),(b)に示すように、
レジスト膜24を除去することにより、一文字型の凸部
を備えたランド(凸型ランド)20を完成する。
レジスト膜24を除去することにより、一文字型の凸部
を備えたランド(凸型ランド)20を完成する。
【0025】なお、他のランドについても上記の方法と
同様な方法で形成される。
同様な方法で形成される。
【0026】上記ランドの形成方法においては、これま
での基板加工技術で十分に対応することができる。この
ため、ランドの製造コストの面においてのデメリットも
考えられない。
での基板加工技術で十分に対応することができる。この
ため、ランドの製造コストの面においてのデメリットも
考えられない。
【0027】尚、上記実施の形態では、本発明をCSP
5に適用しているが、本発明をLGA(Land Grid Array
package) に適用することも可能である。
5に適用しているが、本発明をLGA(Land Grid Array
package) に適用することも可能である。
【0028】また、CSP5とマザー基板1との間のは
んだ接合部9に本発明を適用しているが、インターポー
ザとマザー基板との間のはんだ接合部に本発明を適用す
ることも可能である。
んだ接合部9に本発明を適用しているが、インターポー
ザとマザー基板との間のはんだ接合部に本発明を適用す
ることも可能である。
【0029】
【発明の効果】以上説明したように本発明によれば、ラ
ンドの表面に凸部又は凹部を形成している。したがっ
て、印刷配線基板に半導体装置を実装した際、半導体装
置と印刷配線基板との接合部の強度を向上させることが
できるランドを備えた半導体装置、印刷配線基板及びそ
の製造方法を提供することができる。
ンドの表面に凸部又は凹部を形成している。したがっ
て、印刷配線基板に半導体装置を実装した際、半導体装
置と印刷配線基板との接合部の強度を向上させることが
できるランドを備えた半導体装置、印刷配線基板及びそ
の製造方法を提供することができる。
【図1】本発明の実施の形態による印刷配線基板上に半
導体装置を実装した状態を示す断面図である。
導体装置を実装した状態を示す断面図である。
【図2】図2(a)は、図1に示すランドの平面図であ
り、図2(b)〜(d)は、図2(a)に示すランドの
変形例を示す平面図である。
り、図2(b)〜(d)は、図2(a)に示すランドの
変形例を示す平面図である。
【図3】図3(a)は、図2(a)に示すランドの斜視
図であり、図3(b)は、図3(a)に示すランドの変
形例を示す斜視図である。
図であり、図3(b)は、図3(a)に示すランドの変
形例を示す斜視図である。
【図4】本実施の形態におけるランドの形成方法を示す
断面図である。
断面図である。
【図5】本実施の形態におけるランドの形成方法を示す
ものであり、図5(a)は、図4の次の工程を示す断面
図であり、図5(b)は、図5(a)に示すランドの平
面図である。
ものであり、図5(a)は、図4の次の工程を示す断面
図であり、図5(b)は、図5(a)に示すランドの平
面図である。
【図6】本実施の形態におけるランドの形成方法を示す
ものであり、図6(a)は、図5の次の工程を示す断面
図であり、図6(b)は、図6(a)に示すランドの平
面図である。
ものであり、図6(a)は、図5の次の工程を示す断面
図であり、図6(b)は、図6(a)に示すランドの平
面図である。
【図7】本実施の形態におけるランドの形成方法を示す
ものであり、図7(a)は、図6の次の工程を示す断面
図であり、図7(b)は、図7(a)に示すランドの平
面図である。
ものであり、図7(a)は、図6の次の工程を示す断面
図であり、図7(b)は、図7(a)に示すランドの平
面図である。
【図8】従来の印刷配線基板上に半導体装置を実装した
状態を示す断面図である。
状態を示す断面図である。
1…マザー基板、3…ランド、5…CSP、7…ラン
ド、7a…凸部、9…はんだ接合部、17…ランド、1
7a…凸部、20…ランド、22…印刷配線基板、24
…レジスト膜、26…凸部、27…ランド、27a…凸
部、37…ランド、37a…凸部、47…ランド、47
a…凹部、101…マザー基板、103…ランド、10
5…CSP、107…ランド、107a…側面、109
…はんだ。
ド、7a…凸部、9…はんだ接合部、17…ランド、1
7a…凸部、20…ランド、22…印刷配線基板、24
…レジスト膜、26…凸部、27…ランド、27a…凸
部、37…ランド、37a…凸部、47…ランド、47
a…凹部、101…マザー基板、103…ランド、10
5…CSP、107…ランド、107a…側面、109
…はんだ。
Claims (5)
- 【請求項1】 印刷配線基板に実装される際にはんだで
接合されるランドを有する半導体装置であって、 該ランドの表面に凸部又は凹部が形成されていることを
特徴とする半導体装置。 - 【請求項2】 上記凸部又は凹部の平面形状は、一文字
型、十文字型、放射状又はまるであることを特徴とする
請求項1記載の半導体装置。 - 【請求項3】 半導体装置を実装する際にはんだで接合
されるランドを有する印刷配線基板であって、 該ランドの表面に凸部又は凹部が形成されていることを
特徴とする印刷配線基板。 - 【請求項4】 上記凸部又は凹部の平面形状は、一文字
型、十文字型、放射状又はまるであることを特徴とする
請求項3記載の印刷配線基板。 - 【請求項5】 半導体装置を実装する際にはんだで接合
されるランドを有する印刷配線基板の製造方法であっ
て、 円柱形状のランドが表面に形成された基板を準備する工
程と、 該ランドの主面上に所定のパターンを有するレジスト膜
を形成する工程と、 該レジスト膜をマスクとして該ランドをエッチングする
工程と、 を具備することを特徴とする印刷配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11356798A JPH11307683A (ja) | 1998-04-23 | 1998-04-23 | 半導体装置、それを実装する印刷配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11356798A JPH11307683A (ja) | 1998-04-23 | 1998-04-23 | 半導体装置、それを実装する印刷配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11307683A true JPH11307683A (ja) | 1999-11-05 |
Family
ID=14615537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11356798A Pending JPH11307683A (ja) | 1998-04-23 | 1998-04-23 | 半導体装置、それを実装する印刷配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11307683A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177295A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
JP2015220455A (ja) * | 2014-05-16 | 2015-12-07 | インテル・コーポレーション | 集積回路パッケージ用のコンタクトパッド |
JP2018107302A (ja) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
US11217545B2 (en) | 2019-06-20 | 2022-01-04 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN117156668A (zh) * | 2023-10-29 | 2023-12-01 | 天津光电惠高电子有限公司 | 一种新型焊盘结构及降低散热焊盘焊接空洞的实现方法 |
-
1998
- 1998-04-23 JP JP11356798A patent/JPH11307683A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177295A (ja) * | 2007-01-17 | 2008-07-31 | Olympus Corp | 積層実装構造体 |
JP2015220455A (ja) * | 2014-05-16 | 2015-12-07 | インテル・コーポレーション | 集積回路パッケージ用のコンタクトパッド |
JP2018107302A (ja) * | 2016-12-27 | 2018-07-05 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
US11217545B2 (en) | 2019-06-20 | 2022-01-04 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN117156668A (zh) * | 2023-10-29 | 2023-12-01 | 天津光电惠高电子有限公司 | 一种新型焊盘结构及降低散热焊盘焊接空洞的实现方法 |
CN117156668B (zh) * | 2023-10-29 | 2024-04-02 | 天津光电惠高电子有限公司 | 一种芯片封装结构及降低散热焊盘焊接空洞的实现方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001168125A (ja) | 半導体装置 | |
JP2005051240A (ja) | 改善された半田ボールランドの構造を有する半導体パッケージ | |
JP2003086739A (ja) | 半導体装置およびその製造方法 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JP2007158348A (ja) | ブリッジ型パターンを利用するソルダ接合構造 | |
JPH11307683A (ja) | 半導体装置、それを実装する印刷配線基板及びその製造方法 | |
JP2008118129A (ja) | フリップチップ接続用基板及びその製造方法 | |
JP2002222824A (ja) | 半導体装置及びその製造方法 | |
JP2007027576A (ja) | 半導体装置 | |
JP7200969B2 (ja) | 電子装置 | |
JP2007103681A (ja) | 半導体装置およびその製造方法 | |
JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP2006032622A (ja) | リードレスパッケージの実装構造 | |
JP2001044608A (ja) | 半導体パッケージのパッド構造 | |
JP2006269796A (ja) | 配線基板のピン構造 | |
JPH06268086A (ja) | 半導体集積回路装置およびそれが装着されるプリント基板 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
JP2004200187A (ja) | プリント配線板 | |
JPH0831973A (ja) | フリップチップic実装方法及び半導体装置 | |
JP2885285B1 (ja) | 集積回路パッケージ | |
JPH10209207A (ja) | チップの実装方法 | |
JP2869586B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
JPH0287654A (ja) | 表面実装型半導体装置 | |
JPH0992684A (ja) | 半導体装置 |