JP2001168125A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001168125A
JP2001168125A JP34490599A JP34490599A JP2001168125A JP 2001168125 A JP2001168125 A JP 2001168125A JP 34490599 A JP34490599 A JP 34490599A JP 34490599 A JP34490599 A JP 34490599A JP 2001168125 A JP2001168125 A JP 2001168125A
Authority
JP
Japan
Prior art keywords
land
semiconductor device
chip
projection
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34490599A
Other languages
English (en)
Inventor
Kazuyoshi Furusawa
和善 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34490599A priority Critical patent/JP2001168125A/ja
Priority to TW089124909A priority patent/TW497181B/zh
Priority to US09/724,195 priority patent/US6384343B1/en
Priority to KR1020000072380A priority patent/KR20010062054A/ko
Publication of JP2001168125A publication Critical patent/JP2001168125A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップ側ランド部と半田ボールとの接着強度
の向上を図り温度ストレスによる半田ボールクラックの
成長を抑制し得る半導体装置を提供すること。 【解決手段】 半導体チップ１に絶縁層１Ａを介して配
設された配線層１Ｂと、各配線層１Ｂに設けられた入出
力領域（チップ側ランド部１Ｃ）に配設される半田ボー
ル２とを備えたＢＧＡパッケージ型の半導体装置であっ
て、チップ側ランド部１Ｃの各配線層１Ｂ部分に、単一
の半田ボール２に対応して複数のランド凸部３を突設し
たこと。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特にＢＧＡ（Ｂall Ｇrid Ａrray：ボールグリッド
アレイ）構造の入出力部を備えた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体パッケージの多ピン化や小
型化に伴い、従来の複数ピンの端子を備えた半導体パッ
ケージに代えて、ＢＧＡ構造の半導体パッケージ（ＣＳ
Ｐ：Ｃhip Ｓize Ｐackge ，「ＢＧＡパッケージ」とも
いう）が多用されている（例えば、特開平１０−２６１
７３７号公報参照）。この場合、半導体パッケージ（半
導体装置）は、一般に半導体チップに絶縁層を介して積
層された状態の複数の配線層（インナーリード）を備え
ている。この半導体パッケージの一部を成す各配線層に
はチップ側ランド部（入出力領域）が設けられ、このチ
ップ側ランド部に半田ボールが個別に配設され固着され
てボールグリッドアレイ（ＢＧＡ）構造の半導体パッケ
ージ（ＢＧＡパッケージ）が構成される。そして、実装
時には、ボールグリッドアレイ（ＢＧＡ）部分を含む当
該半導体パッケージ側の各配線層とこれに対応する基板
側の各配線とが全体的に加熱され、半田ボールを介して
対応する各回路が個別に接続されるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、ＢＧＡパッケージと基板との熱膨張率
が異なるため温度変化の激しい環境下等にあっては温度
ストレスによる応力で半田ボールにクラックが発生した
り、又、半田ボールの当接面が多くは平坦面であること
から当該半田ボールと基板との接着強度が不十分とな
り、これがため、振動や衝撃等の物理的ストレスによっ
てオープン不良が生じ易いという不都合があった。
【０００４】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくにチップ側ランド部と半田ボールとの接
着強度の向上を図ると共に温度ストレスによって生じる
半田ボールクラックの成長を有効に抑制し得るランド構
造の半導体装置を提供することを、その目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、半導体チップと、この半導体チップに
絶縁層を介して配設された複数の配線層（インナーリー
ド）と、この各配線層に設けられたチップ側ランド部
（入出力領域）に配設される半田ボールとを備え、これ
によって形成されるボールグリッドアレイ（ＢＧＡ）を
もって、前述した各配線層とこれに対応する基板側の複
数の各配線とが個別に接続されるようになっている。そ
して、前述したチップ側ランド部の各配線層部分に、単
一の半田ボール毎に複数のランド凸部を、前述した基板
側の各配線に向けて突設する、という構成を採ってい
る。
【０００６】このため、本発明では、例えば、温度変化
の激しい環境下にあって熱ストレスが加わると、回路基
板との熱膨張率の違いによって発生する半田ボールの横
方向（基板の表面に沿った方向）の応力によって半田ボ
ールとチップ側ランド部のインナーリードとの界面付近
にクラックが発生することが知られているが、かかる場
合に生じる内部応力は、本発明で装備したランド凸部に
突き当たると当該ランド凸部に沿って半導体チップ側に
向かって進行する。一方、かかる方向は前述した応力の
方向とは異なることから、当該応力の方向が明らかに分
散され、これによってクラックの発生およびその進行が
有効に抑制される。
【０００７】更に、ランド凸部によってチップ側ランド
部の表面積が増加することから、当該チップ側ランド部
と半田ボールとの接着面積が大幅に増加し、これによっ
て接着強度が著しく強化される。
【０００８】ここで、前述したランド凸部を、その中央
部に凹部を備えた環状突起としてもよい。このランド凸
部については、中央部に凹部を備えた環状突起とすると
共に、当該環状突起の中央部に柱状の突起部を設けたも
のであってもよい。更に、この場合、環状突起について
は、所定間隔を隔てた二重構造としてもよい。又、当該
ランド凸部については、所定間隔を隔てて配設された複
数の柱状（若しくは円柱状）の突起部により構成しても
よい。
【０００９】このようにすると、いずれの方向からクラ
ックは発生し且つ進行しても、これに的確に対応して当
該クラックの進行を有効に抑制することが可能となる。
【００１０】又、前述した複数のランド凸部について
は、所定間隔を隔ててほぼ平行に配設された所定幅の複
数の立ち上った板状突起部により構成してもよい。この
ようにすると、特に当該板状突起部の面に直交する方向
の応力に対しては大きい反力（剪断応力）をもって対抗
することができので、これを有効に且つ確実に抑制する
ことができ、従ってクラックの発生およびその進行をも
有効に阻止することができる。
【００１１】更に、前述した複数のランド凸部について
は、これを同心円をなす複数の環状突起により構成する
と同時に当該各環状突起の内，中央部に位置する環状突
起の高さを、その周囲に位置する環状突起の高さよりも
高く設定してもよい。このようにすると、外周部のラン
ド凸部を乗り越えて進行してくるパワーの大きいクラッ
クに対しても、中央部に位置する環状突起部分で有効に
当該クラックの方向を分散することができ、かかる点に
おいてパワーの大きい小さいのいずれのクラックに対し
ても有効に対応してその進行を抑制することが可能とな
る。
【００１２】
【発明の実施の形態】以下、本発明の一実施形態を図１
乃至図３に基づいて説明する。
【００１３】図１乃至図２において、符号１は半導体チ
ップを示す。この半導体チップ１には、絶縁層１Ａを介
して複数の配線層（インナーリード）１Ｂが配設されて
いる。この各配線層１Ｂ部分にはチップ側ランド部（入
出力領域）１Ｃが設けられている。符号２は、チップ側
ランド部１Ｃに設けられた半田ボールを示す。そして、
この半田ボール２を介して前述した半導体チップ１が回
路基板１１に実装（電気的に接続）されるようになって
いる。この複数のチップ側ランド部１Ｃに設けられた複
数の半田ボール２をもって、ボールグリッドアレイ（Ｂ
ＧＡ）が構成されている。
【００１４】そして、前述したチップ側ランド部１Ｃの
各配線層部分には、前述した単一の半田ボール２に対応
して複数のランド凸部３が、前述した回路基板１１側の
各配線１１Ｂに向けて突設されている。
【００１５】これを更に詳述すると、ＢＧＡパッケージ
型の半導体装置は、図２に示すように、半導体チップ１
に対し絶縁層１Ａを介して複数の配線層（インナーリー
ド）１Ｂが配設され且つ当該配線層（インナーリード）
１Ｂがチップ側レジスト４に覆われる形態をもって厚板
状に形成されている。前述したチップ側ランド部１Ｃ
は、配線層（インナーリード）１Ｂ上のチップ側レジス
ト４（多くは配線層１Ｂの配線端部領域）が除去された
部分を示す。
【００１６】そして、前述した絶縁層１Ａは、ポリイミ
ド（ＰＩ）テープ１Ａａと接着剤１Ａｂとから成るイン
ターポーザをもって構成されている。半導体チップ１と
複数の配線層（インナーリード）１Ｂとは、絶縁層１Ａ
を貫通した状態のインナーバンプ５を介して接続されて
いる。又、前述したように、複数の各配線層１Ｂとこれ
に対応して装備された複数の半田ボール２とは、チップ
側レジスト４の開口部であるチップ側ランド部１Ｃで接
続されている。そして、このチップ側ランド部１Ｃに、
前述したように複数の突起から成るランド凸部３が突設
されている。
【００１７】又、図１乃至図２において、回路基板１１
側では、半田ボール２と配線層１１Ｂとが基板側レジス
ト１４の開口部である基板側ランド部１１Ｃで接続され
た状態を示す。配線層１１Ｂは、基板側レジスト１４に
覆われるようにして回路基板１１上に積層され、図２に
示すように基板側ランド部１１Ｃ部分で外部に露出され
ている。
【００１８】ランド凸部３は、本実施形態では、中央部
に柱状の突起部３Ａを備えると共にこの突起部３Ａの周
囲に所定間隔を隔てて設けられた環状突起３Ｂをもって
形成されている（図３参照）。
【００１９】更に、この図３においては、ランド凸部３
としては、環状突起３Ｂが一個の場合を例示したが、図
４に示すように同心円状に且つ所定間隔を隔てた二重構
造の環状突起３Ｂ（３Ｂａ，３Ｂｂ）としてもよい。
【００２０】次に、上記実施形態の作用について説明す
る。この実施形態にあっては、従来平坦だったチップ側
ランド部１Ｃにランド凸部３を設けたので、回路基板１
１への実装時に熱ストレスが加わった際に、回路基板１
１との熱膨率の違いによって、半田ボール２には例えば
図２中の矢印Ａに示すような横方向の応力が加わる。
【００２１】かかる場合、半田ボール２とチップ側ラン
ド部１Ｃの配線層（インナーリード）１Ｂとの間では、
例えば配線層１Ｂとの界面付近にクラックが発生する。
そして、この場合、クラックは界面に沿って成長する
が、ランド凸部３に達すると、当該ランド凸部３がスト
ッパーの役割を果たすことでクラックの成長が抑制され
る。このため、温度ストレス耐性、シェア強度が向上す
る。
【００２２】また、ランド凸部３によってランド表面積
が拡大するため、半田ボール２とチップ側ランド部１Ｃ
との接着面積が増え、これがため接触抵抗が減少するば
かりでなく縦方向の力に対しても強度が向上することと
なる。
【００２３】次に、上記実施形態におけるランド凸部３
の形成方法を、図５（ａ）〜（ｄ）に基づいて説明す
る。この図５（ａ）〜（ｄ）に示す凸型ランド部３は、
中央部に柱状の突起部３ａを備えた二重構造の環状突起
３Ｂａ，３Ｂｂを備えた図４のものを対象としている。
【００２４】この図５（ａ）〜（ｄ）において、符号２
１は配線層１Ｂやランド凸部３を形成するための基材で
ある銅箔を示す。この銅箔２１は、ポリイミド（ＰＩ）
テープ１Ａａおよび接着剤１Ａｂから成る絶縁層１Ａを
介して半導体チップ１側に積層されている（この図５
は、前述した図１とは上下が逆に図示されている）。
【００２５】銅箔２１の厚さは、配線層（インナーリー
ド）１Ｂとして必要な厚さにランド凸部３の高さ分を足
した厚さに設定されている。本実施形態では、この銅箔
２１の厚さを例えば４０〔μｍ〕、配線層（インナーリ
ード）の厚さを例えば２０〔μｍ〕、ランド凸部３の高
さを例えば１５〔μｍ〕程度に設定されている。また、
ポリイミド（ＰＩ）テープ１Ａａの厚さは１５〔μｍ〕
程度に、接着剤１Ａｂの厚さは１０〔μｍ〕程度に設定
されている。
【００２６】そして、まず、ランド凸部３のパターンを
形成するために、図５（ａ）に示す銅箔２１に凸部パタ
ーンのマスクを施し、１５〔μｍ〕エッチングを行う。
次に、配線層（インナーリード）１Ｂを形成するため
に、図５（ｂ）のように凸部パターンが形成された基材
に配線パタ−ンのマスクを施し、２０〔μｍ〕エッチン
グを行う。
【００２７】最後に、ランド凸部３を形成するために、
図５（ｃ）のように、凸部パターン及び配線層パターン
が形成された基材にランドパターンのマスクを施し、し
かる後、チップ側レジスト４を付す。これによって、図
５（ｄ）のようにランド凸部３が完成する。そして、こ
のランド凸部３のパターンは、微細で高密度であるほど
ランド表面積が広くなり、接着強度が向上する。
【００２８】このように、本実施形態の場合、ランド凸
部３を、中央部に柱状の突起部３Ａを備え且つ同心円状
で二重構造の環状突起３Ｂａ，３Ｂｂを備えた同心円状
の環状凸部としたので、回路基板１１への実装工程時に
生じる横方向( 基板に沿った方向) への応力に対して
は、ランド凸部３の立設面が半田ボール２に生じるクラ
ックの起点に対して常にほぼ９０度になり、また、半田
ボール２の端から凸部までの距離を常に一定に形成し得
るため、全方向に対して耐久性を高めることができると
いう利点がある。
【００２９】ここで、上記実施形態において、ランド凸
部３を、その中央部に柱状の突起部３Ａを備えもの（図
３，図４）について説明したが、中央部に設けた柱状の
突起部３Ａについてはこれを削除し、当該中央部につい
ては凹状状態のままにしてもよい。
【００３０】また、上記実施形態では、ランド凸部３
を、柱状の突起部３Ａと環状突起３Ｂ（又は３Ｂａ，３
Ｂｂ）を備えたものについて例示したが、図６に示すよ
うに複数の柱状突起部３ｅを所定間隔で突出装備した形
態の柱状突起群をもって構成したもよい。
【００３１】更に、このランド凸部３については、図６
に示すように所定間隔を隔ててほぼ平行に配設された所
定幅の複数の板状突起部３ｆをもって構成してもよい。
このようにすると、当該板状突起部３ｆに直交する方向
からのクラックに対しては広範囲にわたって当該クラッ
クの進行を有効に阻止することができる。
【００３２】次に、前述したランド凸部３の他の実施形
態を図８に基づいて説明する。この図８に示すランド凸
部２３は、環状突起の高さの断面形状が二段構造とする
段付環状突起とした点に特徴を有する。
【００３３】この図８に示すランド凸部２３は、前述し
た図５の例では二度のエッチングでランド凸部３と配線
層（インナーリード）１Ｂのパターンとを形成している
のに対し、最初のエッチングで図８（ｂ）のように内側
の環状突起２３ａを形成し、二度目のエッチングで図８
（ｃ）のように高さの低い外側の環状突起２３ｂを形成
し、その後、最後のエッチングで配線層（インナーリー
ド）１Ｂのパターンを形成することで、高さの異なる環
状突起を備えたランド凸部３を形成するようになってい
る。その他の構成は、前述した図５の場合と同一と成っ
ている。
【００３４】そして、前述した図５に示すように凸部の
高さが同じ場合には、半田ボール２に生じたクラックが
外側の突起を超えて成長するとその後は更に同一条件で
突起の上面に沿ってクラックが成長するため、内側の環
状突起が時にはストッパーとしては機能しない場合が生
じるが、図８のように内側の環状突起２３ａが外側より
も高い場合（段付環状突起）には、外側の環状突起２３
ｂを超えてクラックが成長してきた場合でも、内側の環
状突起（段付環状突起）２３ａが次のストッパーとなる
ため、より強い温度ストレス耐性や、シェア強度を得る
ことができることとなる。この場合、エッチングの回数
を更に増やすことで、更に三段以上のものを含む高さの
異なる複数の環状突起を形成するようにしてもよい。
【００３５】ここで、図５や図８の実施形態では、銅箔
表面にマスクを用いて任意の凸部パターンを形成してい
るが、エッチング時にマスクを用いず、故意にエッチン
グのムラを作ることで、ランダムな形状の凸部を形成す
るようにしてもよい。この方法によると、図５や図８の
実施形態に比べてマスクを用いない分だけ、工程数を減
らすことができ、このため、より安価にランド領域にラ
ンド凸部を形成することが可能となる。
【００３６】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、チップ側ランド部に設けたランド
凸部が上述したように半田ボールに生じる亀裂に対する
ストッパーの役割を果たすことから、ＢＧＡパッケージ
全体の温度ストレス耐性やシェア強度の向上を図ること
ができる。
【００３７】即ち、温度ストレスなどによって半田ボー
ルに内側に向かう横方向（配線基板の面に沿った方向）
の応力がかかった場合には、多くは半田ボールと配線層
（インナーリード）との接合部分の端にクラックが発生
して当該半田ボールと配線層の界面に沿って成長する
が、クラックがランド凸部に達すると、当該クラックは
ランド凸部に沿って縦方向に成長する。この方向は応力
の方向とは異なるため、ランド凸部が応力の方向が分散
することとなりストッパーの役割を果たす。この結果、
ＢＧＡ部分の横方向の応力に対する強度が増し、かかる
点において温度ストレス耐性およびシェア強度の向上を
図ることができる。
【００３８】更に、チップ側ランド部に設けたランド凸
部による表面積の拡大により、半田ボールの接着強度が
向上する。具体的には、チップ側ランド部にランド凸部
を設けることで、ランド表面積が増加して半田ボールと
チップ側ランド部との接着面積が増す。半田ボールの接
着強度は面積に比例するため、チップ側ランド部にラン
ド凸部を設けることで接着強度が増し、横方向の応力に
対してだけでなく、縦方向の力に対しても強度が向上
し、かかる点において、ボールグリッドアレイ（ＢＧ
Ａ）の温度ストレス耐性やシェア強度を向上させること
ができる、という従来にない優れたＢＧＡパッケージ型
の半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す概略断面図である。
【図２】図１のＫ部分を示す詳細説明図である。
【図３】図２に開示したランド凸部を示す説明図であ
る。
【図４】図３に示すランド凸部の他の例を示す説明図で
ある。
【図５】図４に開示したランド凸部の形成方法を示す工
程図であり、（ａ）〜（ｄ）の順に進行する。
【図６】図３に示すランド凸部の更に他の例を示す説明
図である。
【図７】図３に示すランド凸部の更に他の例を示す説明
図である。
【図８】他の実施形態におけるランド凸部の形成方法を
示す工程図であり、（ａ）〜（ｅ）の順に進行する。
【符号の説明】
１ 半導体チップ １Ａ 絶縁層 １Ｂ，１１Ｂ 配線層 １Ｃ チップ側ランド部 ２ 半田ボール ３，２３ ランド凸部 ３Ａ 柱状の突起部 ３Ｂ 環状突起 ３Ｂａ，３Ｂｂ 二重構造の環状突起 ３ｅ 柱状突起部 ３ｆ 板状突起部 １１ 回路基板 ２３ａ 内側の環状突起（段付環状突起） ２３ｂ 外側の環状突起

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップに絶
    縁層を介して配設された複数の配線層と、この各配線層
    に設けられた入出力領域であるチップ側ランド部に配設
    される半田ボールとを備え、この半田ボールを介して前
    記各配線層とこれに対応する回路基板側の複数の各配線
    とを個別に接続するＢＧＡパッケージ型の半導体装置に
    おいて、 前記チップ側ランド部の各配線層部分に、前記単一の半
    田ボールに対応して複数のランド凸部を、前記回路基板
    側の各配線に向けて突設したことを特徴とする半導体装
    置。
  2. 【請求項２】 前記請求項１記載の半導体装置におい
    て、前記ランド凸部を、その中央部に凹部を備えた環状
    突起としたことを特徴とする半導体装置。
  3. 【請求項３】 前記環状突起の中央部に、柱状の突起部
    を設けたことを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記環状突起を、所定間隔を隔てた二重
    構造の環状突起としたことを特徴とする請求項２又は３
    記載の半導体装置。
  5. 【請求項５】 前記請求項１記載の半導体装置におい
    て、前記ランド凸部を、所定間隔を隔てて配設された複
    数の柱状突起部により構成したことを特徴とする半導体
    装置。
  6. 【請求項６】 前記請求項１記載の半導体装置におい
    て、前記ランド凸部を、所定間隔を隔ててほぼ平行に配
    設された所定幅の複数の板状突起部により構成したこと
    を特徴とする半導体装置。
  7. 【請求項７】 半導体チップと、この半導体チップに絶
    縁層を介して配設された複数の配線層と、この各配線層
    に設けられた入出力領域であるチップ側ランド部に配設
    される半田ボールとを備え、この半田ボールを介して前
    記各配線層とこれに対応する基板側の複数の各配線とを
    個別に接続するＢＧＡパッケージ型の半導体装置におい
    て、 前記チップ側ランド部の各配線層部分に、前記基板側の
    各配線に向けて突出した状態の複数のランド凸部を設
    け、 前記各ランド凸部を、複数の環状突起により構成すると
    共に、この各環状突起の内の中央部に位置する環状突起
    の高さを、その周囲に位置する環状突起の高さよりも高
    く設定したことを特徴とする半導体装置。
JP34490599A 1999-12-03 1999-12-03 半導体装置 Pending JP2001168125A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34490599A JP2001168125A (ja) 1999-12-03 1999-12-03 半導体装置
TW089124909A TW497181B (en) 1999-12-03 2000-11-23 Semiconductor device
US09/724,195 US6384343B1 (en) 1999-12-03 2000-11-28 Semiconductor device
KR1020000072380A KR20010062054A (ko) 1999-12-03 2000-12-01 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34490599A JP2001168125A (ja) 1999-12-03 1999-12-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2001168125A true JP2001168125A (ja) 2001-06-22

Family

ID=18372908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34490599A Pending JP2001168125A (ja) 1999-12-03 1999-12-03 半導体装置

Country Status (4)

Country Link
US (1) US6384343B1 (ja)
JP (1) JP2001168125A (ja)
KR (1) KR20010062054A (ja)
TW (1) TW497181B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
JP2010529681A (ja) * 2007-06-05 2010-08-26 ザイリンクス インコーポレイテッド 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US7078822B2 (en) * 2002-06-25 2006-07-18 Intel Corporation Microelectronic device interconnects
US20040124006A1 (en) * 2002-12-31 2004-07-01 Pearson Tom E. Built up lands
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
US20060022339A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Solder ball opening protrusion for semiconductor assembly
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
KR100744150B1 (ko) * 2006-09-11 2007-08-01 삼성전자주식회사 반도체 패키지용 기판 및 그의 제조 방법
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
JP2013251291A (ja) * 2012-05-30 2013-12-12 Nitto Denko Corp 配線回路基板およびその製造方法
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN104051396A (zh) * 2013-03-14 2014-09-17 马克西姆综合产品公司 用于晶片级封装的焊料疲劳中止
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US9368461B2 (en) * 2014-05-16 2016-06-14 Intel Corporation Contact pads for integrated circuit packages
KR20150139190A (ko) * 2014-06-03 2015-12-11 삼성전기주식회사 소자 및 소자 패키지
US11296019B1 (en) * 2019-08-01 2022-04-05 Maxim Integrated Products, Inc. Vertically structured pad system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
WO1997003542A1 (fr) * 1995-07-10 1997-01-30 Hitachi, Ltd. Plaquette de circuits imprimes et son procede de fabrication
JP3679199B2 (ja) * 1996-07-30 2005-08-03 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JPH10261737A (ja) 1997-01-20 1998-09-29 Ngk Spark Plug Co Ltd 配線基板
JP3618044B2 (ja) * 1997-12-26 2005-02-09 富士通株式会社 多層薄膜配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024877A (ja) * 2004-07-06 2006-01-26 Himax Optelectronics Corp ボンディングパッドとチップ構造
JP2010529681A (ja) * 2007-06-05 2010-08-26 ザイリンクス インコーポレイテッド 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009099750A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置

Also Published As

Publication number Publication date
US6384343B1 (en) 2002-05-07
TW497181B (en) 2002-08-01
KR20010062054A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
JP2001168125A (ja) 半導体装置
US6545366B2 (en) Multiple chip package semiconductor device
US7795743B2 (en) Wiring substrate having variously sized ball pads, semiconductor package having the wiring substrate, and stack package using the semiconductor package
US7098407B2 (en) Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
JP4719009B2 (ja) 基板および半導体装置
TW201724380A (zh) 電子封裝件及封裝用之基板
JP2010263192A (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US7667325B2 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
JP2011142185A (ja) 半導体装置
US7459796B2 (en) BGA-type multilayer circuit wiring board
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JP2002231749A (ja) 半導体装置およびその接合構造
US20050051352A1 (en) Semiconductor package, electronic circuit device, and mounting method of semiconducter device
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR20100096914A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
JP4701563B2 (ja) 半導体チップ搭載基板及びそれを用いた半導体装置
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
JPS58157147A (ja) 混成集積回路基板
JP2006294826A (ja) 半導体装置および半導体装置の製造方法
JP2001203298A (ja) 半導体装置およびその製造方法
JPH0537146A (ja) 配線基板
JPH10294398A (ja) 半導体装置用キャリヤ及びそれを用いた半導体装置
JPH0410635A (ja) フリップチップ実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021105