JPH1126768A - 液晶表示装置用薄膜トランジスタ - Google Patents
液晶表示装置用薄膜トランジスタInfo
- Publication number
- JPH1126768A JPH1126768A JP17366197A JP17366197A JPH1126768A JP H1126768 A JPH1126768 A JP H1126768A JP 17366197 A JP17366197 A JP 17366197A JP 17366197 A JP17366197 A JP 17366197A JP H1126768 A JPH1126768 A JP H1126768A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- thin film
- width direction
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 9
- 239000013078 crystal Substances 0.000 title 1
- 239000007788 liquid Substances 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000010408 film Substances 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000003287 optical effect Effects 0.000 abstract 2
- 238000000034 method Methods 0.000 description 11
- 239000011521 glass Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
る一方で、チャネルを構成する半導体層におけるフォト
キャリアの発生が要因とされる光オフ電流を抑制する。 【解決手段】 TFTの半導体層104が、ゲート電極
102上のチャネル長方向の一部分104aのチャネル
幅方向の寸法が他の部分よりも小さくされていることに
より、フォトキャリアの発生する面積が減少され、フォ
トキャリアの発生が抑制され、しかもゲート電極10
2、ドレイン電極106a、ソース電極106bによる
電界制御が弱い領域がなくなるため、光オフ電流が低減
される。また、半導体層104のソース電極及びドレイ
ン電極近傍にゲート電極によって遮光されていないフォ
トキャリア領域109が設けられることで、ドレイン及
びソースの各電極106a,106bと半導体層104
のコンタクト抵抗が低く抑えられ、オン電流の低減が抑
制される。
Description
し、特に画素電極への通電を制御するために用いられる
薄膜トランジスタ(以下、TFTと略する)の構造に関
する。
おいて、スイッチ素子として広く用いられており、特に
アクティブマトリックス型液晶表示装置での利用には目
ざましいものがある。この液晶表示装置に用いられるT
FTの一例を図4に示す。同図において、(a)は平面
図、(b)はAA線断面図である。ガラス基板101上
にゲート電極102が形成され、その上にゲート絶縁膜
として第1の絶縁膜103が形成される。そして、前記
ゲート電極102の直上に半導体層104及びその両側
部にn+ 型半導体層105が形成され、このn+ 半導体
層105上にドレイン電極106a及びソース電極10
6bが形成されてTFTが構成される。なお、前記ソー
ス電極106bは画素電極107と一体に形成されてお
り、また、各電極は第2の絶縁膜103によって被覆さ
れる。
4が、液晶表示装置等で良く用いられるアモルファスシ
リコン(a−Si:H)で形成される場合、表示用の光
源であるバックライトからの光入射により、このa−S
i:H半導体層内にフォトキャリアが発生し、このフォ
トキャリアがゲート電極102とドレイン電極及びソー
ス電極106a,106bによる電界制御が弱い領域1
10を移動することで特に顕著になる光オフ電流によ
り、画素電極107からのリークが発生して表示品質を
低下させる問題が生じる。この問題に対しては、TFT
に入射する光を低減することが行われており、前記ガラ
ス基板に対向配置される基板側あるいは前記ガラス基板
側に遮光層を設ける対策がとられるが、バックライト強
度が強い場合には反射や散乱による光の侵入があり、十
分な効果が得られない。特にモニタ用、車載用等の液晶
表示装置では、高輝度化が要求されて、高輝度バックラ
イトを使用するため、この問題が顕著なものとなる。
特開平7−147411号公報に記載の技術がある。こ
の技術は図5に示すように、半導体装置に形成される低
濃度不純物拡散領域の面積を部分的に小さくしてフォト
キャリアの発生を抑制する技術が提案されている。ここ
では、同図(a)のように、ドレイン電極106aある
いはソース電極106bにコンタクト111によりそれ
ぞれ接続される半導体層104において、ゲート電極1
02を外れた領域面積を小さくしている。あるいは同図
(b)のようにゲート電極102の直上を含む半導体層
104の一部の領域の面積を小さくする構成が提案され
ている。あるいは、特開平7−94753号公報に記載
の技術では、図6に示すように、ゲート電極102を半
導体層104よりも大面積に形成し、このゲート電極1
02によって半導体層104の全体を遮光し、フォトキ
ャリアの発生を抑制することによって、光オフ電流を低
減する構成が提案されている。
7−147411号公報に記載の技術では、TFTのチ
ャネルの実効的な幅まで減少されることになり、これに
よりTFTのオン電流が減少してしまうため、特にa−
Si:Hを使ったTFTには不適であった。同様に、特
開平7−94753号公報に記載の技術でも、ソース電
極及びドレイン電極と半導体層のコンタクト部分が遮光
されてしまうために、特にa−Si:Hを用いたTFT
ではこのコンタクト部分の抵抗が大きくなり、オン電流
が減少するという問題が生じる。
となく、光オフ電流の低減を図ったTFTを提供するこ
とにある。
ネルを構成するための半導体層が、ゲート電極上のチャ
ネル長方向の一部分のチャネル幅方向の寸法が他の部分
よりも小さくされていることを特徴とする。この場合、
前記半導体層の小さくされたチャネル幅方向の寸法が、
ドレイン電極及びソース電極のチャネル幅方向の寸法と
同等以上に形成されていることが好ましい。また、半導
体層のチャネル幅方向の寸法が小さくされた領域は、例
えば、半導体層のチャネル幅方向の両側縁部を内側に切
り欠いた構成とされる。さらに、前記半導体層は、ドレ
イン電極及びソースン電極の近傍に前記ゲート電極によ
って遮光されない領域を有することが好ましい。この遮
光されない領域は、ドレイン電極及びソース電極の互い
の反対側に沿った対角線上の位置に形成されることが好
ましい。
おいてチャネル幅方向の寸法が低減されていることによ
り、フォトキャリアの発生する面積が減少され、フォト
キャリアの発生が抑制され、しかもゲート電極、ドレイ
ン電極、ソース電極による電界制御が弱い領域がなくな
るため、光オフ電流が低減される。一方、半導体層のソ
ース電極及びドレイン電極近傍にゲート電極によって遮
光されていないフォトキャリア領域が設けられること
で、ドレイン及びソースの各電極と半導体層のコンタク
ト抵抗が低く抑えられ、オン電流の低減が抑制される。
参照して説明する。図1(a),(b)は本発明の第1
の実施形態の平面図とAA線断面図である。TFTアレ
イ基板を構成するガラス基板101の表面にゲート電極
102が形成され、これを覆うようにゲート絶縁膜とし
ての第1の絶縁膜103が形成されている。そして、前
記ゲート電極102の上部領域に半導体層104と、n
+ 半導体層105が形成され、その上にドレイン電極1
06aとソース電極106bが形成される。このとき、
前記半導体層104は、前記ドレイン電極とソース電極
106a,106bよりもチャネル幅方向に大きな幅で
かつ前記ゲート電極102よりもチャネル長方向に大き
な幅で形成されるとともに、前記ドレイン電極とソース
電極106a,106bとの間の領域においては、チャ
ネル幅方向の両側縁部が内側に切り欠かれ、チャネル幅
方向の寸法が小さくされている。なお、前記ソース電極
106bは画素電極107と一体に形成され、その上に
第2の絶縁膜108が形成されて被覆が行われる。
えば、次の製造方法が用いられる。ガラス基板101の
上にゲート電極として、Cr,Mo,Al,Ta,Ti
等の金属をスバッタリングの技術により1000〜30
00Å程度の厚さに成膜し、フォトリゾグラフィの技術
によりパターン化する。第1の絶縁膜103としてSi
Nx、SiO2 等、半導体層104としてa−Si、n
+ 型半導体層105としてn+ −a−SiをPCVD
(プラズマ気相成長法)の技術を用いて真空中で連続成
膜する。この際、各層の膜厚は、SiNxとSiO2 が
2層で1000〜5000Å、半導体層が1500〜4
000Å、n+ −a−Siが500〜1000Åにする
のが適当である。
向の両側縁部104aが、前記ゲート電極102上の領
域の一部分がチャネル幅方向に細くしぼられた形状にな
る様に、フォトリソグラフィ技術で選択的にエッチング
してパターン化する。次にドレイン電極106a、ソー
ス電極106bとして、Cr,Mo,Al,Ta,Ti
等の金属をスバッタリングの技術により、1000〜3
000Å程度の厚さに成膜し、フォトリゾグラフィの技
術によりパターン化する。次に、画素電極107とし
て、ITO等の透明導電性材料をスパッタリング技術に
より200〜800Å程度の厚さに成摸し、パターン化
する。次に、チャネル部の上のn+ 型半導体層105を
エッチングした後、最後に、第2の絶縁膜108とし
て、SiNx,SiO2 等をPCVDにより1000〜
4000Å程度の厚さに成膜化し、パターン化すること
で完成する。
半導体層104のチャネル幅方向及びチャネル長方向の
寸法が前記したように設定されているので、半導体層1
04にドレイン電極106a及びソース電極106bの
近傍でかつゲート電極102によって遮光されないフォ
トキャリア発生領域109が形成されることになる。こ
のため、このフォトキャリア発生領域109によって、
ドレイン及びソースの各電極106a,106bと半導
体層104とのコンタクト抵抗を低く抑えることがで
き、オン電流を高めることができる。一方、前記半導体
層104はゲート電極102の上部領域においてチャネ
ル幅方向に細くしぼられており、この絞られた部分10
4aの半導体層幅がドレイン電極幅及びソース電極幅と
同等程度に形成されているために、この領域でのフォト
キャリアの発生が抑制され、光オフ電流が抑制されるこ
とになる。図2は、このTFTのゲート電圧とソース・
ドレイン間電流特性を示す図であり、特に本実施形態の
TFTでは光オフ電流が減少されていることが確認でき
る。これにより、高輝度バックライト使用時のオン電流
/オフ電流比が向上される。
形態を示す平面図とAA線断面図であり、第1の実施形
態と等価な部分には同一符号を付してある。この実施形
態においては、ドレイン電極106aとソース電極10
6bの近傍において半導体層104をゲート電極102
よりも幅広に形成したフォトキャリア発生領域109を
対角位置にのみ設けたことを特徴としている。この構成
を採用することにより、半導体層104で発生したフォ
トキャリアの流路はゲート電極102、ドレイン電極1
06a、ソース電極106bによる電界制御が効いた領
域の対角線状となり、第1の実施形態よりも光オフ電流
の減少効果が高められる。
半導体層が、ゲート電極上のチャネル長方向の一部分の
チャネル幅方向の寸法が他の部分よりも小さくされてい
ることにより、フォトキャリアの発生する面積が減少さ
れ、フォトキャリアの発生が抑制され、しかもゲート電
極、ドレイン電極、ソース電極による電界制御が弱い領
域がなくなるため、光オフ電流が低減される。また、半
導体層のソース電極及びドレイン電極近傍にゲート電極
によって遮光されていないフォトキャリア領域が設けら
れることで、ドレイン及びソースの各電極と半導体層の
コンタクト抵抗が低く抑えられ、オン電流の低減が抑制
される。
A線断面図である。
特性を示す図である。
A線断面図である。
ある。
Claims (5)
- 【請求項1】 液晶表示装置を構成する透明絶縁性基板
上に、ゲート電極と、ゲート絶縁膜と、アイランド状に
加工した半導体層と、ドレイン電極及びソース電極が順
次積層して形成された薄膜トランジスタにおいて、前記
半導体層の前記ゲート電極上のチャネル長方向の一部分
のチャネル幅方向の寸法が他の部分よりも小さくされて
いることを特徴とする液晶表示装置用薄膜トランジスタ - 【請求項2】 前記半導体層の小さくされたチャネル幅
方向の寸法が、前記ドレイン電極及びソース電極のチャ
ネル幅方向の寸法と同等以上に形成されている請求項1
に記載の液晶表示装置用薄膜トランジスタ - 【請求項3】 前記半導体層のチャネル幅方向の寸法が
小さくされた領域は、前記半導体層のチャネル幅方向の
両側縁部を内側に切り欠いた構成である請求項1または
2に記載の液晶表示装置用薄膜トランジスタ。 - 【請求項4】 前記半導体層は、前記ドレイン電極及び
ソースン電極の近傍に前記ゲート電極によって遮光され
ない領域を有する請求項1ないし3のいずれかに記載の
液晶表示装置用薄膜トランジスタ。 - 【請求項5】 前記半導体層の前記遮光されない領域
は、ドレイン電極及びソース電極の互いの反対側に沿っ
た対角線上の位置に形成されている請求項4に記載の液
晶表示装置用薄膜トランジスタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17366197A JP3425851B2 (ja) | 1997-06-30 | 1997-06-30 | 液晶表示装置用薄膜トランジスタ |
TW087110489A TW416151B (en) | 1997-06-30 | 1998-06-29 | Thin film transistor of liquid crystal display |
KR1019980025316A KR100325498B1 (ko) | 1997-06-30 | 1998-06-30 | 액정디스플레이용박막트랜지스터 |
US09/108,093 US6476418B1 (en) | 1997-06-30 | 1998-06-30 | Thin film transistor for liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17366197A JP3425851B2 (ja) | 1997-06-30 | 1997-06-30 | 液晶表示装置用薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1126768A true JPH1126768A (ja) | 1999-01-29 |
JP3425851B2 JP3425851B2 (ja) | 2003-07-14 |
Family
ID=15964763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17366197A Expired - Fee Related JP3425851B2 (ja) | 1997-06-30 | 1997-06-30 | 液晶表示装置用薄膜トランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6476418B1 (ja) |
JP (1) | JP3425851B2 (ja) |
KR (1) | KR100325498B1 (ja) |
TW (1) | TW416151B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6608653B2 (en) | 2000-11-30 | 2003-08-19 | Nec Lcd Technologies, Ltd. | Active matrix liquid crystal display device having reduced leak current and switching element used therein |
JP2005228826A (ja) * | 2004-02-10 | 2005-08-25 | Nec Lcd Technologies Ltd | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6582996B1 (en) * | 1998-07-13 | 2003-06-24 | Fujitsu Limited | Semiconductor thin film forming method |
JP3420201B2 (ja) * | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
JP2006337819A (ja) * | 2005-06-03 | 2006-12-14 | Canon Inc | 表示装置およびその駆動方法 |
KR101190071B1 (ko) * | 2005-12-29 | 2012-10-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
EP1981086A4 (en) * | 2006-01-30 | 2011-06-29 | Sharp Kk | THIN FILM TRANSISTOR AND ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT WITH SUCH A THIN FILM TRANSISTOR |
KR101257811B1 (ko) * | 2006-06-30 | 2013-04-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
JP5518382B2 (ja) * | 2009-07-03 | 2014-06-11 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR20230141883A (ko) * | 2010-02-05 | 2023-10-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제조 방법 |
TWI495941B (zh) * | 2012-07-13 | 2015-08-11 | Innocom Tech Shenzhen Co Ltd | 顯示器 |
CN103715265B (zh) * | 2013-12-23 | 2016-06-01 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板和显示装置 |
CN106024637B (zh) | 2016-07-20 | 2018-06-29 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
KR20220053755A (ko) | 2020-10-22 | 2022-05-02 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01133124A (ja) | 1987-11-18 | 1989-05-25 | Nec Corp | グラフィック端末 |
US4990981A (en) * | 1988-01-29 | 1991-02-05 | Hitachi, Ltd. | Thin film transistor and a liquid crystal display device using same |
US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
JP2635885B2 (ja) * | 1992-06-09 | 1997-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 薄膜トランジスタ及びアクティブマトリクス液晶表示装置 |
US5614731A (en) * | 1993-03-15 | 1997-03-25 | Kabushiki Kaisha Toshiba | Thin-film transistor element having a structure promoting reduction of light-induced leakage current |
JP3512849B2 (ja) * | 1993-04-23 | 2004-03-31 | 株式会社東芝 | 薄膜トランジスタおよびそれを用いた表示装置 |
JPH07114046A (ja) | 1993-10-20 | 1995-05-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイ素子 |
JPH07147411A (ja) | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
JPH07326763A (ja) | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよび液晶表示装置 |
JP3585262B2 (ja) | 1994-07-14 | 2004-11-04 | 松下電器産業株式会社 | 液晶表示装置 |
-
1997
- 1997-06-30 JP JP17366197A patent/JP3425851B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-29 TW TW087110489A patent/TW416151B/zh not_active IP Right Cessation
- 1998-06-30 KR KR1019980025316A patent/KR100325498B1/ko not_active IP Right Cessation
- 1998-06-30 US US09/108,093 patent/US6476418B1/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6608653B2 (en) | 2000-11-30 | 2003-08-19 | Nec Lcd Technologies, Ltd. | Active matrix liquid crystal display device having reduced leak current and switching element used therein |
KR100484571B1 (ko) * | 2000-11-30 | 2005-04-20 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 및 이 장치에 사용하는스위칭 소자 |
JP2005228826A (ja) * | 2004-02-10 | 2005-08-25 | Nec Lcd Technologies Ltd | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
US7410818B2 (en) | 2004-02-10 | 2008-08-12 | Nec Lcd Technologies, Ltd. | Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
JP3425851B2 (ja) | 2003-07-14 |
KR19990007458A (ko) | 1999-01-25 |
US6476418B1 (en) | 2002-11-05 |
KR100325498B1 (ko) | 2002-08-27 |
TW416151B (en) | 2000-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4723838A (en) | Liquid crystal display device | |
JP4076648B2 (ja) | 半導体装置 | |
JP3708637B2 (ja) | 液晶表示装置 | |
KR100831881B1 (ko) | 박막 반도체 장치 | |
JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
JPH0519830B2 (ja) | ||
JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
JP2727562B2 (ja) | 表示装置 | |
JP4651773B2 (ja) | 半導体装置の作製方法 | |
JPH0682826A (ja) | アクティブマトリクス基板およびその製造方法 | |
JP2001177097A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH04360583A (ja) | 薄膜トランジスタ | |
JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
JPH0570156B2 (ja) | ||
JP3798133B2 (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 | |
JP2647100B2 (ja) | 薄膜トランジスタ | |
JPH0385529A (ja) | 薄膜半導体表示装置 | |
JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにtftアレイ基板の製造方法 | |
JP3536518B2 (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
JP4420242B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびoled液晶表示装置 | |
JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH075490A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |