JPH11251476A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH11251476A JPH11251476A JP5046398A JP5046398A JPH11251476A JP H11251476 A JPH11251476 A JP H11251476A JP 5046398 A JP5046398 A JP 5046398A JP 5046398 A JP5046398 A JP 5046398A JP H11251476 A JPH11251476 A JP H11251476A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic device
- bare chip
- wiring pattern
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ベアチップを簡便に、高い信頼性のもとに、
そして短い配線長で実装できる電子装置を得ることを目
的とする。 【解決手段】 入出力端子１ａの形成されたベアチップ
１と、チップ搭載孔２ｂが形成され、ベアチップ１がチ
ップ搭載孔２ｂに搭載されたチップ搭載基材２ａと、ビ
アホール２ｅが形成されてチップ搭載基材２ａにおける
ベアチップ１の入出力端子１ａ面に接合され、入出力端
子１ａからビアホール２ｅを通って一方面に延びる配線
パターン２ｆが形成された配線基材２ｄとからなる電子
装置とする。
そして短い配線長で実装できる電子装置を得ることを目
的とする。 【解決手段】 入出力端子１ａの形成されたベアチップ
１と、チップ搭載孔２ｂが形成され、ベアチップ１がチ
ップ搭載孔２ｂに搭載されたチップ搭載基材２ａと、ビ
アホール２ｅが形成されてチップ搭載基材２ａにおける
ベアチップ１の入出力端子１ａ面に接合され、入出力端
子１ａからビアホール２ｅを通って一方面に延びる配線
パターン２ｆが形成された配線基材２ｄとからなる電子
装置とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置に関し、
特にベアチップが半導体基板に搭載された電子装置に関
するものである。
特にベアチップが半導体基板に搭載された電子装置に関
するものである。
【０００２】
【従来の技術】半導体装置は、搭載される装置の小型化
による回路基板の高密度化、高機能化に伴う多ピン化、
あるいは半導体装置自体の小型化に伴う狭ピッチ化とい
った実装における問題に対応するため、ベアチップと呼
ばれる樹脂等でモールドされていないチップのままの状
態で回路基板上に実装することが行われている。
による回路基板の高密度化、高機能化に伴う多ピン化、
あるいは半導体装置自体の小型化に伴う狭ピッチ化とい
った実装における問題に対応するため、ベアチップと呼
ばれる樹脂等でモールドされていないチップのままの状
態で回路基板上に実装することが行われている。
【０００３】ここで図１０は、回路基板に実装された従
来のベアチップの実装構造を示す斜視図である。図１０
において、ベアチップ１１はワイヤ１３を介して回路基
板１２と電気的に接続されている。
来のベアチップの実装構造を示す斜視図である。図１０
において、ベアチップ１１はワイヤ１３を介して回路基
板１２と電気的に接続されている。
【０００４】このような実装においては、回路基板１２
の基材１２ａの表裏面に、銅などの導電体で構成されて
電気的信号を伝達するための配線パターン１２ｄと、回
路基板１２の表裏の配線パターン１２ｄを相互に接続す
るためのスルーホール１２ｃが予め設けられている。ま
た、ベアチップ１１には、図１１に示すように、電気信
号の入出力を行うための入出力端子１１ａが設けられて
いる。
の基材１２ａの表裏面に、銅などの導電体で構成されて
電気的信号を伝達するための配線パターン１２ｄと、回
路基板１２の表裏の配線パターン１２ｄを相互に接続す
るためのスルーホール１２ｃが予め設けられている。ま
た、ベアチップ１１には、図１１に示すように、電気信
号の入出力を行うための入出力端子１１ａが設けられて
いる。
【０００５】そして、ベアチップ１１を回路基板１２の
所定位置にマウントした後、入出力端子１１ａが金やア
ルミなどの金属を材料とするワイヤ１３を介して回路基
板１２と電気的に接続される。
所定位置にマウントした後、入出力端子１１ａが金やア
ルミなどの金属を材料とするワイヤ１３を介して回路基
板１２と電気的に接続される。
【０００６】なお、一般的にはワイヤ１３は数十ミクロ
ンとたいへん細いため、保護のために、樹脂やゴム等か
らなる封止材（図示せず）で封止される。
ンとたいへん細いため、保護のために、樹脂やゴム等か
らなる封止材（図示せず）で封止される。
【０００７】
【発明が解決しようとする課題】このようなベアチップ
の実装においては、実装の簡便化、高信頼性化、さらに
は信号の高速化に伴う配線長の短縮化が要求されてい
る。
の実装においては、実装の簡便化、高信頼性化、さらに
は信号の高速化に伴う配線長の短縮化が要求されてい
る。
【０００８】そこで、本発明は、ベアチップを簡便に実
装することのできる電子装置を提供することを目的とす
る。
装することのできる電子装置を提供することを目的とす
る。
【０００９】また、本発明は、高い信頼性のもとにベア
チップを実装することのできる電子装置を提供すること
を目的とする。
チップを実装することのできる電子装置を提供すること
を目的とする。
【００１０】さらに、本発明は、短い配線長でベアチッ
プを実装することのできる電子装置を提供することを目
的とする。
プを実装することのできる電子装置を提供することを目
的とする。
【００１１】
【課題を解決するための手段】この課題を解決するため
に、本発明の電子装置は、入出力端子の形成されたベア
チップと、チップ搭載孔が形成され、ベアチップがチッ
プ搭載孔に搭載されたチップ搭載基材と、ビアホールが
形成されてチップ搭載基材におけるベアチップの入出力
端子面に接合され、入出力端子からビアホールを通って
一方面に延びる配線パターンが形成された少なくとも１
層の配線基材とからなるものである。
に、本発明の電子装置は、入出力端子の形成されたベア
チップと、チップ搭載孔が形成され、ベアチップがチッ
プ搭載孔に搭載されたチップ搭載基材と、ビアホールが
形成されてチップ搭載基材におけるベアチップの入出力
端子面に接合され、入出力端子からビアホールを通って
一方面に延びる配線パターンが形成された少なくとも１
層の配線基材とからなるものである。
【００１２】これにより、ベアチップを簡便に実装する
ことが可能になる。また、高い信頼性のもとにベアチッ
プを実装することが可能になる。そして、短い配線長で
ベアチップを実装することが可能になる。
ことが可能になる。また、高い信頼性のもとにベアチッ
プを実装することが可能になる。そして、短い配線長で
ベアチップを実装することが可能になる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入出力端子の形成されたベアチップと、チップ搭載
孔が形成され、ベアチップがチップ搭載孔に搭載された
チップ搭載基材と、ビアホールが形成されてチップ搭載
基材におけるベアチップの入出力端子面に接合され、入
出力端子からビアホールを通って一方面に延びる配線パ
ターンが形成された少なくとも１層の配線基材とからな
る電子装置であり、ベアチップをチップ搭載基材に搭載
した後に配線基材をチップ搭載基材に接合しているの
で、ベアチップを簡便に実装することが可能になるとい
う作用を有する。また、配線パターンが配線基材に形成
されるので、断線やショートのおそれがなくなって高信
頼性を得ることができるという作用を有する。そして、
配線基材に形成された配線パターンによりベアチップを
電気的に接続しているので、短い配線長でベアチップを
実装することが可能になり、高速の電気信号をロスなく
伝達することができるという作用を有する。
は、入出力端子の形成されたベアチップと、チップ搭載
孔が形成され、ベアチップがチップ搭載孔に搭載された
チップ搭載基材と、ビアホールが形成されてチップ搭載
基材におけるベアチップの入出力端子面に接合され、入
出力端子からビアホールを通って一方面に延びる配線パ
ターンが形成された少なくとも１層の配線基材とからな
る電子装置であり、ベアチップをチップ搭載基材に搭載
した後に配線基材をチップ搭載基材に接合しているの
で、ベアチップを簡便に実装することが可能になるとい
う作用を有する。また、配線パターンが配線基材に形成
されるので、断線やショートのおそれがなくなって高信
頼性を得ることができるという作用を有する。そして、
配線基材に形成された配線パターンによりベアチップを
電気的に接続しているので、短い配線長でベアチップを
実装することが可能になり、高速の電気信号をロスなく
伝達することができるという作用を有する。
【００１４】本発明の請求項２に記載の発明は、入出力
端子の形成されたベアチップと、ビアホールが形成され
るとともにベアチップの入出力端子面が接合され、入出
力端子からビアホールを通って延びる配線パターンが形
成された少なくとも１層の配線基材とからなる電子装置
であり、ベアチップをチップ搭載基材に搭載した後に配
線基材をチップ搭載基材に接合しているので、ベアチッ
プを簡便に実装することが可能になるという作用を有す
る。また、配線パターンが配線基材に形成されるので、
断線やショートのおそれがなくなって高信頼性を得るこ
とができるという作用を有する。そして、配線基材に形
成された配線パターンによりベアチップを電気的に接続
しているので、短い配線長でベアチップを実装すること
が可能になり、高速の電気信号をロスなく伝達すること
ができるという作用を有する。
端子の形成されたベアチップと、ビアホールが形成され
るとともにベアチップの入出力端子面が接合され、入出
力端子からビアホールを通って延びる配線パターンが形
成された少なくとも１層の配線基材とからなる電子装置
であり、ベアチップをチップ搭載基材に搭載した後に配
線基材をチップ搭載基材に接合しているので、ベアチッ
プを簡便に実装することが可能になるという作用を有す
る。また、配線パターンが配線基材に形成されるので、
断線やショートのおそれがなくなって高信頼性を得るこ
とができるという作用を有する。そして、配線基材に形
成された配線パターンによりベアチップを電気的に接続
しているので、短い配線長でベアチップを実装すること
が可能になり、高速の電気信号をロスなく伝達すること
ができるという作用を有する。
【００１５】本発明の請求項３に記載の発明は、請求項
１または２記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、同時に形成さ
れている電子装置であり、ベアチップを簡便に実装する
ことが可能になるという作用を有する。また、高信頼性
を得ることができるという作用を有する。そして、短い
配線長でベアチップを実装することが可能になるという
作用を有する。
１または２記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、同時に形成さ
れている電子装置であり、ベアチップを簡便に実装する
ことが可能になるという作用を有する。また、高信頼性
を得ることができるという作用を有する。そして、短い
配線長でベアチップを実装することが可能になるという
作用を有する。
【００１６】本発明の請求項４に記載の発明は、請求項
１または２記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、相互につなが
るようにして時間的に違えて形成されている電子装置で
あり、ベアチップを簡便に実装することが可能になり、
高信頼性を得ることができ、短い配線長でベアチップを
実装することが可能になるという作用を有する。さら
に、ドリルによる孔あけでビヤホールを作成することが
できるので、安価なコストで電子装置を製造することが
可能になるという作用を有する。
１または２記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、相互につなが
るようにして時間的に違えて形成されている電子装置で
あり、ベアチップを簡便に実装することが可能になり、
高信頼性を得ることができ、短い配線長でベアチップを
実装することが可能になるという作用を有する。さら
に、ドリルによる孔あけでビヤホールを作成することが
できるので、安価なコストで電子装置を製造することが
可能になるという作用を有する。
【００１７】本発明の請求項５に記載の発明は、請求項
４記載の発明において、ビアホール内の配線パターン
は、導電ペースト、導電性接着剤または導電性塗料であ
る電子装置であり、ベアチップを簡便に実装することが
可能になり、高信頼性を得ることができ、短い配線長で
ベアチップを実装することが可能になるという作用を有
する。また、安価なコストで電子装置を製造することが
可能になるという作用を有する。さらに、ストレスが加
わった場合でも、ビアホール内の配線パターンが弾性変
形して当該ストレスが吸収されるので、より高い信頼性
を得ることができるという作用を有する。
４記載の発明において、ビアホール内の配線パターン
は、導電ペースト、導電性接着剤または導電性塗料であ
る電子装置であり、ベアチップを簡便に実装することが
可能になり、高信頼性を得ることができ、短い配線長で
ベアチップを実装することが可能になるという作用を有
する。また、安価なコストで電子装置を製造することが
可能になるという作用を有する。さらに、ストレスが加
わった場合でも、ビアホール内の配線パターンが弾性変
形して当該ストレスが吸収されるので、より高い信頼性
を得ることができるという作用を有する。
【００１８】本発明の請求項６に記載の発明は、請求項
１〜５の何れか一項に記載の発明において、配線基材の
配線パターン上には、当該電子装置が搭載される回路基
板と電気的に接続を行う接続部が突出形成されている電
子装置であり、ＣＳＰのパッケージ構造を容易に実現す
ることができるという作用を有する。
１〜５の何れか一項に記載の発明において、配線基材の
配線パターン上には、当該電子装置が搭載される回路基
板と電気的に接続を行う接続部が突出形成されている電
子装置であり、ＣＳＰのパッケージ構造を容易に実現す
ることができるという作用を有する。
【００１９】以下、本発明の実施の形態について、図１
から図９を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
から図９を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【００２０】（実施の形態１）図１は本発明の実施の形
態１による電子装置を示す平面図、図２（ａ）〜（ｅ）
は図１の電子装置の製造プロセスを連続して示す断面図
である。
態１による電子装置を示す平面図、図２（ａ）〜（ｅ）
は図１の電子装置の製造プロセスを連続して示す断面図
である。
【００２１】図示するように、本実施の形態の電子装置
は、一面に入出力端子１ａが設けられたベアチップ１
と、このベアチップ１が実装された回路基板２とから構
成されている。回路基板２は、母材の一部をなすチップ
搭載基材２ａ、チップ搭載基材２ａに開設されてベアチ
ップ１が装着される貫通孔であるチップ装着孔２ｂ、チ
ップ搭載基材２ａにおけるベアチップ１の入出力端子１
ａ面に設けられて母材の他の一部をなす配線基材２ｄ、
配線基材２ｄの入出力端子１ａに相当する箇所に貫通形
成されたビアホール２ｅ、入出力端子１ａからビアホー
ル２ｅを通って配線基材２ｄの一方面に延びるようにし
て形成された電気配線である配線パターン２ｆから構成
されている。
は、一面に入出力端子１ａが設けられたベアチップ１
と、このベアチップ１が実装された回路基板２とから構
成されている。回路基板２は、母材の一部をなすチップ
搭載基材２ａ、チップ搭載基材２ａに開設されてベアチ
ップ１が装着される貫通孔であるチップ装着孔２ｂ、チ
ップ搭載基材２ａにおけるベアチップ１の入出力端子１
ａ面に設けられて母材の他の一部をなす配線基材２ｄ、
配線基材２ｄの入出力端子１ａに相当する箇所に貫通形
成されたビアホール２ｅ、入出力端子１ａからビアホー
ル２ｅを通って配線基材２ｄの一方面に延びるようにし
て形成された電気配線である配線パターン２ｆから構成
されている。
【００２２】以上のように構成された電子装置は以下の
順序で製造される。まず、図２（ａ）に示すように、チ
ップ搭載基材２ａには回路パターンおよびベアチップ１
の外形と同じかもしくは大きい形状のチップ装着孔２ｂ
が予め設けられており、このチップ装着孔２ｂにベアチ
ップ１が装着される。ここで、チップ搭載基材２ａとベ
アチップ１の厚さの差が大きい場合には、図２（ｂ）に
示すように、治具３を用いて、チップ搭載基材２ａとベ
アチップ１のそれぞれの一方面の高さを合わせるように
してもよい。
順序で製造される。まず、図２（ａ）に示すように、チ
ップ搭載基材２ａには回路パターンおよびベアチップ１
の外形と同じかもしくは大きい形状のチップ装着孔２ｂ
が予め設けられており、このチップ装着孔２ｂにベアチ
ップ１が装着される。ここで、チップ搭載基材２ａとベ
アチップ１の厚さの差が大きい場合には、図２（ｂ）に
示すように、治具３を用いて、チップ搭載基材２ａとベ
アチップ１のそれぞれの一方面の高さを合わせるように
してもよい。
【００２３】次に、図２（ｃ）に示すように、ベアチッ
プ１の入出力端子１ａがある面に配線基材２ｄを設け
る。本実施の形態では、ビルトアップ工法と呼ばれる樹
脂を一定厚さで塗布する工法で配線基材２ｄが構成され
ている。
プ１の入出力端子１ａがある面に配線基材２ｄを設け
る。本実施の形態では、ビルトアップ工法と呼ばれる樹
脂を一定厚さで塗布する工法で配線基材２ｄが構成され
ている。
【００２４】配線基材２ｄを構成した後、図２（ｄ）に
示すように、ベアチップ１の入出力端子１ａに相当する
箇所に、レーザやフォトエッチングなどの工法を使って
配線基材２ｄにビアホール２ｅを形成する。ここで、レ
ーザによる工法を用いる場合は、レーザ光を照射するこ
とにより配線基材２ｄのみにビアホール２ｅが形成され
る。フォトエッチングによる工法を用いる場合は、配線
基材２ｄはフォトエッチングに対応した材料が用いら
れ、ビアホール２ｅに相当する部分とそうでない部分と
に選択的に露光が行われる。そして、エッチングにより
ビアホール２ｅに相当する部分を取り去ることでビアホ
ール２ｅが形成される。なお、このようにしてビアホー
ル２ｅが形成されると、入出力端子１ａはビアホール２
ｅから露出された状態になる。
示すように、ベアチップ１の入出力端子１ａに相当する
箇所に、レーザやフォトエッチングなどの工法を使って
配線基材２ｄにビアホール２ｅを形成する。ここで、レ
ーザによる工法を用いる場合は、レーザ光を照射するこ
とにより配線基材２ｄのみにビアホール２ｅが形成され
る。フォトエッチングによる工法を用いる場合は、配線
基材２ｄはフォトエッチングに対応した材料が用いら
れ、ビアホール２ｅに相当する部分とそうでない部分と
に選択的に露光が行われる。そして、エッチングにより
ビアホール２ｅに相当する部分を取り去ることでビアホ
ール２ｅが形成される。なお、このようにしてビアホー
ル２ｅが形成されると、入出力端子１ａはビアホール２
ｅから露出された状態になる。
【００２５】最後に、図２（ｅ）に示すように、作成さ
れたビアホール２ｅと回路基板２として必要な回路パタ
ーン部分を同時にメッキもしくはエッチングにより配線
パターン２ｆを形成すると、回路基板２とベアチップ１
とが電気的に接続される。
れたビアホール２ｅと回路基板２として必要な回路パタ
ーン部分を同時にメッキもしくはエッチングにより配線
パターン２ｆを形成すると、回路基板２とベアチップ１
とが電気的に接続される。
【００２６】このように、本実施の形態の電子装置によ
れば、ベアチップ１は配線基材２ｄが構成される前に、
すでにチップ搭載基材２ａに搭載されているため、別途
ベアチップ１を回路基板２にマウントする工程を設ける
必要はない。また、ベアチップ１と回路基板２とを電気
的に接続するための工程は、回路基板２の製造工程で同
時に終了する。したがって、ベアチップ１の回路基板２
に対する実装工程が大幅に簡便化することができる。
れば、ベアチップ１は配線基材２ｄが構成される前に、
すでにチップ搭載基材２ａに搭載されているため、別途
ベアチップ１を回路基板２にマウントする工程を設ける
必要はない。また、ベアチップ１と回路基板２とを電気
的に接続するための工程は、回路基板２の製造工程で同
時に終了する。したがって、ベアチップ１の回路基板２
に対する実装工程が大幅に簡便化することができる。
【００２７】また、配線パターン２ｆが配線基材２ｄ上
に形成されるので、断線やショートのおそれがなくな
り、高信頼性を得ることができる。
に形成されるので、断線やショートのおそれがなくな
り、高信頼性を得ることができる。
【００２８】さらに、配線基材２ｄに形成された配線パ
ターン２ｆによりビアホール２ｅを介してベアチップ１
と回路基板２とを電気的に接続することにより、配線長
を最短にすることができ、高速の電気信号をロスなく伝
達することができる。
ターン２ｆによりビアホール２ｅを介してベアチップ１
と回路基板２とを電気的に接続することにより、配線長
を最短にすることができ、高速の電気信号をロスなく伝
達することができる。
【００２９】（実施の形態２）図３は本発明の実施の形
態２による電子装置を示す断面図である。
態２による電子装置を示す断面図である。
【００３０】本実施の形態では、実施の形態１で述べた
回路基板２のチップ搭載基材２ａを２層の構成とし、さ
らに配線基材２ｄを２層の構成としたものである。そし
て、表側に位置する配線基材２ｄのビアホール２ｅは内
側に位置する配線基材２ｄ上に形成された配線パターン
２ｆに相当する箇所に形成されて、２つの配線基材２ｄ
簡の電気的接続が行われている。
回路基板２のチップ搭載基材２ａを２層の構成とし、さ
らに配線基材２ｄを２層の構成としたものである。そし
て、表側に位置する配線基材２ｄのビアホール２ｅは内
側に位置する配線基材２ｄ上に形成された配線パターン
２ｆに相当する箇所に形成されて、２つの配線基材２ｄ
簡の電気的接続が行われている。
【００３１】このような電子装置により、一層複雑な配
線構造を実現することができて単位面積当たりの回路基
板２の配線パターン量を増加させることができる。これ
により、回路基板２の配線効率が向上し、サイズの小型
化を容易に図ることができる。
線構造を実現することができて単位面積当たりの回路基
板２の配線パターン量を増加させることができる。これ
により、回路基板２の配線効率が向上し、サイズの小型
化を容易に図ることができる。
【００３２】なお、本実施の形態では、４層構造の回路
基板２が示されているが、３層、あるいは４層以上の多
層構造の回路基板を形成してもよい。
基板２が示されているが、３層、あるいは４層以上の多
層構造の回路基板を形成してもよい。
【００３３】（実施の形態３）図４（ａ）〜（ｃ）は本
発明の実施の形態３による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態３による電子装置の製造プロセスを連
続して示す断面図である。
【００３４】図４に示すように、本実施の形態では、配
線基材２ｇに予め配線パターン２ｈを形成しておき、こ
れをビアホール２ｊに形成した配線パターン２ｋと接続
したものである。
線基材２ｇに予め配線パターン２ｈを形成しておき、こ
れをビアホール２ｊに形成した配線パターン２ｋと接続
したものである。
【００３５】本実施の形態の電子装置は、次のようなプ
ロセスで形成される。まず、図４（ａ）に示すように、
チップ搭載基材２ａには回路パターンおよびベアチップ
１の外形と同じかもしくは大きい形状のチップ装着孔２
ｂが設けられており、このチップ装着孔２ｂにベアチッ
プ１が装着される。
ロセスで形成される。まず、図４（ａ）に示すように、
チップ搭載基材２ａには回路パターンおよびベアチップ
１の外形と同じかもしくは大きい形状のチップ装着孔２
ｂが設けられており、このチップ装着孔２ｂにベアチッ
プ１が装着される。
【００３６】次に、図４（ｂ）に示すように、配線パタ
ーン２ｈと入出力端子１ａに相当する位置にドリルなど
を用いてビアホール２ｊとが予め形成された配線基材２
ｇを、ベアチップ１の入出力端子１ａがある面のチップ
搭載基材２ａに接合する。このとき、配線基材２ｇは、
熱圧着や接着等のよりチップ搭載基材２ａ及びベアチッ
プ１と固着される。なお、配線基材２ｇのビアホール２
ｊはドリルなどの機械加工で形成されるため、実施の形
態１及び実施の形態２におけるビルドアップ工法に用い
られる材料と異なり、配線基材２ｇは回路基板を構成す
る種々の材料を用いて構成することができる。
ーン２ｈと入出力端子１ａに相当する位置にドリルなど
を用いてビアホール２ｊとが予め形成された配線基材２
ｇを、ベアチップ１の入出力端子１ａがある面のチップ
搭載基材２ａに接合する。このとき、配線基材２ｇは、
熱圧着や接着等のよりチップ搭載基材２ａ及びベアチッ
プ１と固着される。なお、配線基材２ｇのビアホール２
ｊはドリルなどの機械加工で形成されるため、実施の形
態１及び実施の形態２におけるビルドアップ工法に用い
られる材料と異なり、配線基材２ｇは回路基板を構成す
る種々の材料を用いて構成することができる。
【００３７】配線基材２ｇを配した後、図４（ｃ）に示
すように、ビアホール２ｊにメッキやエッチングなどに
より配線パターン２ｋを形成することにより、この配線
パターン２ｋを介して入出力端子１ａと配線パターン２
ｈとが接続され、回路基板２とベアチップ１は電気的に
接続される。
すように、ビアホール２ｊにメッキやエッチングなどに
より配線パターン２ｋを形成することにより、この配線
パターン２ｋを介して入出力端子１ａと配線パターン２
ｈとが接続され、回路基板２とベアチップ１は電気的に
接続される。
【００３８】このように、本実施の形態の電子装置によ
れば、従来の回路基板製造技術であるドリルによる孔あ
けでビアホール２ｊを作成することができるので、実施
の形態１及び２における作用効果に加えて、安価なコス
トで電子装置を製造することができる。
れば、従来の回路基板製造技術であるドリルによる孔あ
けでビアホール２ｊを作成することができるので、実施
の形態１及び２における作用効果に加えて、安価なコス
トで電子装置を製造することができる。
【００３９】（実施の形態４）図５（ａ），（ｂ）は本
発明の実施の形態４による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態４による電子装置の製造プロセスを連
続して示す断面図である。
【００４０】図５に示すように、本実施の形態における
電子製造は、ベアチップ１が直接配線基材２ｇに実装さ
れたものである。なお、それ以外の構成は、実施の形態
３に示すものと同一となっている。
電子製造は、ベアチップ１が直接配線基材２ｇに実装さ
れたものである。なお、それ以外の構成は、実施の形態
３に示すものと同一となっている。
【００４１】このような電子装置は、次のようなプロセ
スで製造される。まず、図５（ａ）に示すように、配線
パターン２ｈとビアホール２ｊが形成された配線基材２
ｇに対して、治具４を用いることにより、入出力端子１
ａとビアホール２ｊとを位置合わせしてベアチップ１を
配線基材２ｇに固着する。このとき、ベアチップ１と配
線基材２ｇとは、熱圧着や接着等により固着される。
スで製造される。まず、図５（ａ）に示すように、配線
パターン２ｈとビアホール２ｊが形成された配線基材２
ｇに対して、治具４を用いることにより、入出力端子１
ａとビアホール２ｊとを位置合わせしてベアチップ１を
配線基材２ｇに固着する。このとき、ベアチップ１と配
線基材２ｇとは、熱圧着や接着等により固着される。
【００４２】次に、図５（ｂ）に示すように、ビアホー
ル２ｊに配線パターン２ｋを形成して回路基板２とベア
チップ１とを電気的に接続する。
ル２ｊに配線パターン２ｋを形成して回路基板２とベア
チップ１とを電気的に接続する。
【００４３】このように構成された電子装置において
は、実施の形態３と同様の効果を得ることができる。な
お、実施の形態１および２に示すように、ビアホール内
の配線パターンと配線基材上の配線パターンとを同時に
形成するようにしてもよい。
は、実施の形態３と同様の効果を得ることができる。な
お、実施の形態１および２に示すように、ビアホール内
の配線パターンと配線基材上の配線パターンとを同時に
形成するようにしてもよい。
【００４４】（実施の形態５）図６（ａ）〜（ｃ）は本
発明の実施の形態５による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態５による電子装置の製造プロセスを連
続して示す断面図である。
【００４５】実施の形態１においては、作成されたビア
ホール２ｅと回路基板２として必要な回路パターン部分
を同時にメッキもしくはエッチングにより配線パターン
２ｆを形成することにより回路基板２とベアチップ１の
電気的接続を行ったが、本実施の形態では、図６に示す
ように、導電ペーストなどの導電材料をビアホール２ｅ
内に充填することで電気的接続を得ている。すなわち、
ビアホール２ｅ内には、主成分を導電性の材料で構成さ
れた導電ペースト２ｍが充填されており、この導電ペー
スト２ｍと配線基材２ｄに形成された配線パターン２ｎ
が電気的に接続されている。
ホール２ｅと回路基板２として必要な回路パターン部分
を同時にメッキもしくはエッチングにより配線パターン
２ｆを形成することにより回路基板２とベアチップ１の
電気的接続を行ったが、本実施の形態では、図６に示す
ように、導電ペーストなどの導電材料をビアホール２ｅ
内に充填することで電気的接続を得ている。すなわち、
ビアホール２ｅ内には、主成分を導電性の材料で構成さ
れた導電ペースト２ｍが充填されており、この導電ペー
スト２ｍと配線基材２ｄに形成された配線パターン２ｎ
が電気的に接続されている。
【００４６】このような電子装置は、次のようなプロセ
スで製造される。まず、図６（ａ）に示すように、前述
した実施の形態１における図２（ａ）から図２（ｄ）ま
でに示すプロセスを経て、ベアチップ１の搭載されたチ
ップ搭載基材２ａに接合された配線基材２ｄにビアホー
ル２ｅを形成する。
スで製造される。まず、図６（ａ）に示すように、前述
した実施の形態１における図２（ａ）から図２（ｄ）ま
でに示すプロセスを経て、ベアチップ１の搭載されたチ
ップ搭載基材２ａに接合された配線基材２ｄにビアホー
ル２ｅを形成する。
【００４７】次に、図６（ｂ）に示すように、ビアホー
ル２ｅ内に導電ペースト２ｍを充填する。なお、導電ペ
ースト２ｍは粉末やフレーク状の金属と少量のバインダ
材などからなる。
ル２ｅ内に導電ペースト２ｍを充填する。なお、導電ペ
ースト２ｍは粉末やフレーク状の金属と少量のバインダ
材などからなる。
【００４８】最後に、図６（ｃ）に示すように、導電ペ
ースト２ｍにつながる配線パターン２ｎをメッキやエッ
チングなどにより形成することで、回路基板２とベアチ
ップ１とが電気的に接続される。
ースト２ｍにつながる配線パターン２ｎをメッキやエッ
チングなどにより形成することで、回路基板２とベアチ
ップ１とが電気的に接続される。
【００４９】本実施の形態の電子装置により、実施の形
態１で説明した電子装置と同様の作用効果が得られる。
さらに、熱や衝撃などのストレスがベアチップ１や回路
基板２に加わった場合でも、入出力端子１ａと回路基板
２との電気的接合部分である導電ペースト２ｍの弾性も
しくは変形により当該ストレスが吸収されるため、高信
頼性を得ることができる。
態１で説明した電子装置と同様の作用効果が得られる。
さらに、熱や衝撃などのストレスがベアチップ１や回路
基板２に加わった場合でも、入出力端子１ａと回路基板
２との電気的接合部分である導電ペースト２ｍの弾性も
しくは変形により当該ストレスが吸収されるため、高信
頼性を得ることができる。
【００５０】なお、本実施の形態では、導電ペースト２
ｍでビアホール２ｅ内を充填後、配線パターン２ｎを構
成したが、図７に示すように、配線基材２ｄに配線パタ
ーン２ｑを形成した後、配線パターン２ｑと接触するよ
うに導電ペースト２ｐを充填することにより、回路基板
２とベアチップ１との電気的接合を得てもよい。これに
より、前述と同様の作用効果を得ることができる。この
ように、ビアホール２ｅ内の配線パターンと配線基材２
ｄ上の配線パターンとは、相互につながるようにして時
間的に別々に形成してもよい。
ｍでビアホール２ｅ内を充填後、配線パターン２ｎを構
成したが、図７に示すように、配線基材２ｄに配線パタ
ーン２ｑを形成した後、配線パターン２ｑと接触するよ
うに導電ペースト２ｐを充填することにより、回路基板
２とベアチップ１との電気的接合を得てもよい。これに
より、前述と同様の作用効果を得ることができる。この
ように、ビアホール２ｅ内の配線パターンと配線基材２
ｄ上の配線パターンとは、相互につながるようにして時
間的に別々に形成してもよい。
【００５１】さらに、図７に示すように、導電ペースト
２ｍの代わりに、充填もしくは塗布可能な種々の導電性
材料を適用することができる。
２ｍの代わりに、充填もしくは塗布可能な種々の導電性
材料を適用することができる。
【００５２】たとえば、導電性接着剤を用いることで、
ベアチップ１の入出力端子１ａと回路基板２との接合強
度が向上する。さらに、弾性をもつ導電性接着剤を用い
ることで、前述のようなストレスがベアチップ１や回路
基板２に加わった場合でも、導電性接着剤が有する弾性
変形作用でストレスが吸収されるため、高信頼性を得る
ことができる。
ベアチップ１の入出力端子１ａと回路基板２との接合強
度が向上する。さらに、弾性をもつ導電性接着剤を用い
ることで、前述のようなストレスがベアチップ１や回路
基板２に加わった場合でも、導電性接着剤が有する弾性
変形作用でストレスが吸収されるため、高信頼性を得る
ことができる。
【００５３】また、導電性塗料を用いることで、同様な
電気的接合を得ることができる。さらに、導電性塗料の
塗布という簡便な工程で、電子装置を製造することがで
きる。
電気的接合を得ることができる。さらに、導電性塗料の
塗布という簡便な工程で、電子装置を製造することがで
きる。
【００５４】（実施の形態６）図８（ａ）〜（ｃ）は本
発明の実施の形態６による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態６による電子装置の製造プロセスを連
続して示す断面図である。
【００５５】図８に示す電子装置は、ベアチップ１を、
ベアチップ１と同等かやや大きいサイズの回路基板２に
実装し、半田などを介してこの回路基板２をさらに別の
回路基板と接続するようにしたもので、これによればＣ
ＳＰ（Ｃｈｉｐ ＳｉｚｅＰａｃｋａｇｅ）と呼ばれる
小型のパッケージ構造を容易に実現することができる。
ベアチップ１と同等かやや大きいサイズの回路基板２に
実装し、半田などを介してこの回路基板２をさらに別の
回路基板と接続するようにしたもので、これによればＣ
ＳＰ（Ｃｈｉｐ ＳｉｚｅＰａｃｋａｇｅ）と呼ばれる
小型のパッケージ構造を容易に実現することができる。
【００５６】図８に示すように、本実施の形態の電子装
置は、実施の形態において説明した電子装置のサイズを
ベアチップ１とほぼ同等としたものであり、さらに、配
線基材２ｄに形成された配線パターン２ｆには、この電
子装置が搭載される回路基板５と電気的に接続を行うた
めの球状の接続部６が突出形成されている。
置は、実施の形態において説明した電子装置のサイズを
ベアチップ１とほぼ同等としたものであり、さらに、配
線基材２ｄに形成された配線パターン２ｆには、この電
子装置が搭載される回路基板５と電気的に接続を行うた
めの球状の接続部６が突出形成されている。
【００５７】このような電子装置は、次のようして製造
される。まず、実施の形態１と同様の工程を経て、図８
（ａ）に示すように、ベアチップ１とほぼ同サイズにパ
ッケージ化を行う。
される。まず、実施の形態１と同様の工程を経て、図８
（ａ）に示すように、ベアチップ１とほぼ同サイズにパ
ッケージ化を行う。
【００５８】次に、図８（ｂ）に示すように、配線パタ
ーン２ｆに半田などからなる接続部６を設ける。なお、
このようにパッケージ化された後は、通常の電気部品と
同じ取り扱いが可能となる。つまり、たとえばベアチッ
プの場合には、輸送や取り扱いにおいて防塵環境が要求
されるが、本実施の形態のように一担パッケージ化した
後は、このような配慮は不要になる。
ーン２ｆに半田などからなる接続部６を設ける。なお、
このようにパッケージ化された後は、通常の電気部品と
同じ取り扱いが可能となる。つまり、たとえばベアチッ
プの場合には、輸送や取り扱いにおいて防塵環境が要求
されるが、本実施の形態のように一担パッケージ化した
後は、このような配慮は不要になる。
【００５９】最後に、図８（ｃ）に示すように、回路基
板５に対して他の電気部品と同時に実装することで、電
気的な接続が終了する。
板５に対して他の電気部品と同時に実装することで、電
気的な接続が終了する。
【００６０】ここで、図９に示すように、接続部６を接
合エリア全面に分散して形成することにより、小型のパ
ッケージでありながら、ベアチップ１よりも入出力部の
接続ピッチを拡大することができる。よって、実装不良
時におけるベアチップ１の部品交換等が容易になる。ま
た、半田接合により実装されるベアチップ１以外の電気
部品と一緒に実装することが可能となり、電気部品とし
ての使いやすさが向上する。
合エリア全面に分散して形成することにより、小型のパ
ッケージでありながら、ベアチップ１よりも入出力部の
接続ピッチを拡大することができる。よって、実装不良
時におけるベアチップ１の部品交換等が容易になる。ま
た、半田接合により実装されるベアチップ１以外の電気
部品と一緒に実装することが可能となり、電気部品とし
ての使いやすさが向上する。
【００６１】
【発明の効果】以上のように、本発明によれば、ベアチ
ップをチップ搭載基材に搭載した後に配線基材をチップ
搭載基材に接合しているので、ベアチップを簡便に実装
することが可能になるという有効な効果が得られる。
ップをチップ搭載基材に搭載した後に配線基材をチップ
搭載基材に接合しているので、ベアチップを簡便に実装
することが可能になるという有効な効果が得られる。
【００６２】また、本発明によれば、配線パターンが配
線基材に形成されるので、断線やショートのおそれがな
くなって高信頼性を得ることができるという有効な効果
が得られる。
線基材に形成されるので、断線やショートのおそれがな
くなって高信頼性を得ることができるという有効な効果
が得られる。
【００６３】さらに、本発明によれば、配線基材に形成
された配線パターンによりベアチップを電気的に接続し
ているので、短い配線長でベアチップを実装することが
可能になるという有効な効果が得られる。
された配線パターンによりベアチップを電気的に接続し
ているので、短い配線長でベアチップを実装することが
可能になるという有効な効果が得られる。
【００６４】このように短い配線長でベアチップの実装
ができることで、高速の電気信号をロスなく伝達するこ
とができるという有効な効果が得られる。
ができることで、高速の電気信号をロスなく伝達するこ
とができるという有効な効果が得られる。
【００６５】ビアホール内の配線パターンと配線基材上
の配線パターンとを時間的に違えて形成することによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
さらに、ドリルによる孔あけでビアホールを作成するこ
とができるので、安価なコストで電子装置を製造するこ
とが可能になるという有効な効果が得られる。
の配線パターンとを時間的に違えて形成することによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
さらに、ドリルによる孔あけでビアホールを作成するこ
とができるので、安価なコストで電子装置を製造するこ
とが可能になるという有効な効果が得られる。
【００６６】ビアホール内の配線パターンを、導電ペー
スト、導電性接着剤または導電性塗料とすることによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
また、安価なコストで電子装置を製造することが可能に
なるという有効な効果が得られる。さらに、ストレスが
加わった場合でも、ビアホール内の配線パターンが弾性
変形して当該ストレスが吸収されるので、より高い信頼
性を得ることができるという有効な効果が得られる。
スト、導電性接着剤または導電性塗料とすることによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
また、安価なコストで電子装置を製造することが可能に
なるという有効な効果が得られる。さらに、ストレスが
加わった場合でも、ビアホール内の配線パターンが弾性
変形して当該ストレスが吸収されるので、より高い信頼
性を得ることができるという有効な効果が得られる。
【００６７】配線基材の配線パターン上に、当該電子装
置が搭載される回路基板と電気的に接続を行う接続部を
突出形成することにより、ＣＳＰのパッケージ構造を容
易に実現することができるという有効な効果が得られ
る。
置が搭載される回路基板と電気的に接続を行う接続部を
突出形成することにより、ＣＳＰのパッケージ構造を容
易に実現することができるという有効な効果が得られ
る。
【図面の簡単な説明】
【図１】本発明の実施の形態１による電子装置を示す平
面図
面図
【図２】（ａ）〜（ｅ）は図１の電子装置の製造プロセ
スを連続して示す断面図
スを連続して示す断面図
【図３】本発明の実施の形態２による電子装置を示す断
面図
面図
【図４】（ａ）〜（ｃ）は本発明の実施の形態３による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図５】（ａ），（ｂ）は本発明の実施の形態４による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図６】（ａ）〜（ｃ）は本発明の実施の形態５による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図７】図６の変形例による電子装置を示す断面図
【図８】（ａ）〜（ｃ）は本発明の実施の形態６による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図９】図８の電子装置の斜視図
【図１０】回路基板に実装された従来のベアチップの実
装構造を示す斜視図
装構造を示す斜視図
【図１１】図１０のベアチップを示す斜視図
１ ベアチップ １ａ 入出力端子 ２ａ チップ搭載基材 ２ｂ チップ装着孔 ２ｄ 配線基材 ２ｅ ビアホール ２ｆ 配線パターン ２ｇ 配線基材 ２ｈ 配線パターン ２ｊ ビアホール ２ｈ 配線パターン ２ｋ 配線パターン ２ｍ 導電ペースト ２ｎ 配線パターン ２ｐ 導電ペースト ２ｑ 配線パターン ６ 接続部
Claims (6)
- 【請求項１】入出力端子の形成されたベアチップと、 チップ搭載孔が形成され、前記ベアチップが前記チップ
搭載孔に搭載されたチップ搭載基材と、 ビアホールが形成されて前記チップ搭載基材における前
記ベアチップの前記入出力端子面に接合され、前記入出
力端子から前記ビアホールを通って一方面に延びる配線
パターンが形成された少なくとも１層の配線基材とから
なることを特徴とする電子装置。 - 【請求項２】入出力端子の形成されたベアチップと、 ビアホールが形成されるとともに前記ベアチップの前記
入出力端子面が接合され、前記入出力端子から前記ビア
ホールを通って延びる配線パターンが形成された少なく
とも１層の配線基材とからなることを特徴とする電子装
置。 - 【請求項３】前記ビアホール内の前記配線パターンと前
記配線基材上の前記配線パターンとは、同時に形成され
ていることを特徴とする請求項１または２記載の電子装
置。 - 【請求項４】前記ビアホール内の前記配線パターンと前
記配線基材上の前記配線パターンとは、相互につながる
ようにして時間的に違えて形成されていることを特徴と
する請求項１または２記載の電子装置。 - 【請求項５】前記ビアホール内の前記配線パターンは、
導電ペースト、導電性接着剤または導電性塗料であるこ
とを特徴とする請求項４記載の電子装置。 - 【請求項６】前記配線基材の前記配線パターン上には、
当該電子装置が搭載される回路基板と電気的に接続を行
う接続部が突出形成されていることを特徴とする請求項
１〜５の何れか一項に記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046398A JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046398A JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251476A true JPH11251476A (ja) | 1999-09-17 |
Family
ID=12859582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5046398A Pending JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002143933A (ja) * | 2000-11-15 | 2002-05-21 | Teikoku Tsushin Kogyo Co Ltd | 基板固定用端子板の製造方法及び基板への端子板固定構造及びその固定方法 |
-
1998
- 1998-03-03 JP JP5046398A patent/JPH11251476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002143933A (ja) * | 2000-11-15 | 2002-05-21 | Teikoku Tsushin Kogyo Co Ltd | 基板固定用端子板の製造方法及び基板への端子板固定構造及びその固定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7250355B2 (en) | Multilayered circuit substrate, semiconductor device and method of producing same | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| US6218214B1 (en) | Integrated circuit package for flip chip and method of forming same | |
| JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
| EP0567814A1 (en) | Printed circuit board for mounting semiconductors and other electronic components | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| JPH05121644A (ja) | 電子回路デバイス | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JP2001284520A (ja) | 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造 | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JPH11251476A (ja) | 電子装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JPH06338539A (ja) | 半導体素子の接続方法 | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |