JPH11251476A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH11251476A JPH11251476A JP5046398A JP5046398A JPH11251476A JP H11251476 A JPH11251476 A JP H11251476A JP 5046398 A JP5046398 A JP 5046398A JP 5046398 A JP5046398 A JP 5046398A JP H11251476 A JPH11251476 A JP H11251476A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic device
- bare chip
- wiring pattern
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ベアチップを簡便に、高い信頼性のもとに、
そして短い配線長で実装できる電子装置を得ることを目
的とする。 【解決手段】 入出力端子1aの形成されたベアチップ
1と、チップ搭載孔2bが形成され、ベアチップ1がチ
ップ搭載孔2bに搭載されたチップ搭載基材2aと、ビ
アホール2eが形成されてチップ搭載基材2aにおける
ベアチップ1の入出力端子1a面に接合され、入出力端
子1aからビアホール2eを通って一方面に延びる配線
パターン2fが形成された配線基材2dとからなる電子
装置とする。
そして短い配線長で実装できる電子装置を得ることを目
的とする。 【解決手段】 入出力端子1aの形成されたベアチップ
1と、チップ搭載孔2bが形成され、ベアチップ1がチ
ップ搭載孔2bに搭載されたチップ搭載基材2aと、ビ
アホール2eが形成されてチップ搭載基材2aにおける
ベアチップ1の入出力端子1a面に接合され、入出力端
子1aからビアホール2eを通って一方面に延びる配線
パターン2fが形成された配線基材2dとからなる電子
装置とする。
Description
【0001】
【発明の属する技術分野】本発明は、電子装置に関し、
特にベアチップが半導体基板に搭載された電子装置に関
するものである。
特にベアチップが半導体基板に搭載された電子装置に関
するものである。
【0002】
【従来の技術】半導体装置は、搭載される装置の小型化
による回路基板の高密度化、高機能化に伴う多ピン化、
あるいは半導体装置自体の小型化に伴う狭ピッチ化とい
った実装における問題に対応するため、ベアチップと呼
ばれる樹脂等でモールドされていないチップのままの状
態で回路基板上に実装することが行われている。
による回路基板の高密度化、高機能化に伴う多ピン化、
あるいは半導体装置自体の小型化に伴う狭ピッチ化とい
った実装における問題に対応するため、ベアチップと呼
ばれる樹脂等でモールドされていないチップのままの状
態で回路基板上に実装することが行われている。
【0003】ここで図10は、回路基板に実装された従
来のベアチップの実装構造を示す斜視図である。図10
において、ベアチップ11はワイヤ13を介して回路基
板12と電気的に接続されている。
来のベアチップの実装構造を示す斜視図である。図10
において、ベアチップ11はワイヤ13を介して回路基
板12と電気的に接続されている。
【0004】このような実装においては、回路基板12
の基材12aの表裏面に、銅などの導電体で構成されて
電気的信号を伝達するための配線パターン12dと、回
路基板12の表裏の配線パターン12dを相互に接続す
るためのスルーホール12cが予め設けられている。ま
た、ベアチップ11には、図11に示すように、電気信
号の入出力を行うための入出力端子11aが設けられて
いる。
の基材12aの表裏面に、銅などの導電体で構成されて
電気的信号を伝達するための配線パターン12dと、回
路基板12の表裏の配線パターン12dを相互に接続す
るためのスルーホール12cが予め設けられている。ま
た、ベアチップ11には、図11に示すように、電気信
号の入出力を行うための入出力端子11aが設けられて
いる。
【0005】そして、ベアチップ11を回路基板12の
所定位置にマウントした後、入出力端子11aが金やア
ルミなどの金属を材料とするワイヤ13を介して回路基
板12と電気的に接続される。
所定位置にマウントした後、入出力端子11aが金やア
ルミなどの金属を材料とするワイヤ13を介して回路基
板12と電気的に接続される。
【0006】なお、一般的にはワイヤ13は数十ミクロ
ンとたいへん細いため、保護のために、樹脂やゴム等か
らなる封止材(図示せず)で封止される。
ンとたいへん細いため、保護のために、樹脂やゴム等か
らなる封止材(図示せず)で封止される。
【0007】
【発明が解決しようとする課題】このようなベアチップ
の実装においては、実装の簡便化、高信頼性化、さらに
は信号の高速化に伴う配線長の短縮化が要求されてい
る。
の実装においては、実装の簡便化、高信頼性化、さらに
は信号の高速化に伴う配線長の短縮化が要求されてい
る。
【0008】そこで、本発明は、ベアチップを簡便に実
装することのできる電子装置を提供することを目的とす
る。
装することのできる電子装置を提供することを目的とす
る。
【0009】また、本発明は、高い信頼性のもとにベア
チップを実装することのできる電子装置を提供すること
を目的とする。
チップを実装することのできる電子装置を提供すること
を目的とする。
【0010】さらに、本発明は、短い配線長でベアチッ
プを実装することのできる電子装置を提供することを目
的とする。
プを実装することのできる電子装置を提供することを目
的とする。
【0011】
【課題を解決するための手段】この課題を解決するため
に、本発明の電子装置は、入出力端子の形成されたベア
チップと、チップ搭載孔が形成され、ベアチップがチッ
プ搭載孔に搭載されたチップ搭載基材と、ビアホールが
形成されてチップ搭載基材におけるベアチップの入出力
端子面に接合され、入出力端子からビアホールを通って
一方面に延びる配線パターンが形成された少なくとも1
層の配線基材とからなるものである。
に、本発明の電子装置は、入出力端子の形成されたベア
チップと、チップ搭載孔が形成され、ベアチップがチッ
プ搭載孔に搭載されたチップ搭載基材と、ビアホールが
形成されてチップ搭載基材におけるベアチップの入出力
端子面に接合され、入出力端子からビアホールを通って
一方面に延びる配線パターンが形成された少なくとも1
層の配線基材とからなるものである。
【0012】これにより、ベアチップを簡便に実装する
ことが可能になる。また、高い信頼性のもとにベアチッ
プを実装することが可能になる。そして、短い配線長で
ベアチップを実装することが可能になる。
ことが可能になる。また、高い信頼性のもとにベアチッ
プを実装することが可能になる。そして、短い配線長で
ベアチップを実装することが可能になる。
【0013】
【発明の実施の形態】本発明の請求項1に記載の発明
は、入出力端子の形成されたベアチップと、チップ搭載
孔が形成され、ベアチップがチップ搭載孔に搭載された
チップ搭載基材と、ビアホールが形成されてチップ搭載
基材におけるベアチップの入出力端子面に接合され、入
出力端子からビアホールを通って一方面に延びる配線パ
ターンが形成された少なくとも1層の配線基材とからな
る電子装置であり、ベアチップをチップ搭載基材に搭載
した後に配線基材をチップ搭載基材に接合しているの
で、ベアチップを簡便に実装することが可能になるとい
う作用を有する。また、配線パターンが配線基材に形成
されるので、断線やショートのおそれがなくなって高信
頼性を得ることができるという作用を有する。そして、
配線基材に形成された配線パターンによりベアチップを
電気的に接続しているので、短い配線長でベアチップを
実装することが可能になり、高速の電気信号をロスなく
伝達することができるという作用を有する。
は、入出力端子の形成されたベアチップと、チップ搭載
孔が形成され、ベアチップがチップ搭載孔に搭載された
チップ搭載基材と、ビアホールが形成されてチップ搭載
基材におけるベアチップの入出力端子面に接合され、入
出力端子からビアホールを通って一方面に延びる配線パ
ターンが形成された少なくとも1層の配線基材とからな
る電子装置であり、ベアチップをチップ搭載基材に搭載
した後に配線基材をチップ搭載基材に接合しているの
で、ベアチップを簡便に実装することが可能になるとい
う作用を有する。また、配線パターンが配線基材に形成
されるので、断線やショートのおそれがなくなって高信
頼性を得ることができるという作用を有する。そして、
配線基材に形成された配線パターンによりベアチップを
電気的に接続しているので、短い配線長でベアチップを
実装することが可能になり、高速の電気信号をロスなく
伝達することができるという作用を有する。
【0014】本発明の請求項2に記載の発明は、入出力
端子の形成されたベアチップと、ビアホールが形成され
るとともにベアチップの入出力端子面が接合され、入出
力端子からビアホールを通って延びる配線パターンが形
成された少なくとも1層の配線基材とからなる電子装置
であり、ベアチップをチップ搭載基材に搭載した後に配
線基材をチップ搭載基材に接合しているので、ベアチッ
プを簡便に実装することが可能になるという作用を有す
る。また、配線パターンが配線基材に形成されるので、
断線やショートのおそれがなくなって高信頼性を得るこ
とができるという作用を有する。そして、配線基材に形
成された配線パターンによりベアチップを電気的に接続
しているので、短い配線長でベアチップを実装すること
が可能になり、高速の電気信号をロスなく伝達すること
ができるという作用を有する。
端子の形成されたベアチップと、ビアホールが形成され
るとともにベアチップの入出力端子面が接合され、入出
力端子からビアホールを通って延びる配線パターンが形
成された少なくとも1層の配線基材とからなる電子装置
であり、ベアチップをチップ搭載基材に搭載した後に配
線基材をチップ搭載基材に接合しているので、ベアチッ
プを簡便に実装することが可能になるという作用を有す
る。また、配線パターンが配線基材に形成されるので、
断線やショートのおそれがなくなって高信頼性を得るこ
とができるという作用を有する。そして、配線基材に形
成された配線パターンによりベアチップを電気的に接続
しているので、短い配線長でベアチップを実装すること
が可能になり、高速の電気信号をロスなく伝達すること
ができるという作用を有する。
【0015】本発明の請求項3に記載の発明は、請求項
1または2記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、同時に形成さ
れている電子装置であり、ベアチップを簡便に実装する
ことが可能になるという作用を有する。また、高信頼性
を得ることができるという作用を有する。そして、短い
配線長でベアチップを実装することが可能になるという
作用を有する。
1または2記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、同時に形成さ
れている電子装置であり、ベアチップを簡便に実装する
ことが可能になるという作用を有する。また、高信頼性
を得ることができるという作用を有する。そして、短い
配線長でベアチップを実装することが可能になるという
作用を有する。
【0016】本発明の請求項4に記載の発明は、請求項
1または2記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、相互につなが
るようにして時間的に違えて形成されている電子装置で
あり、ベアチップを簡便に実装することが可能になり、
高信頼性を得ることができ、短い配線長でベアチップを
実装することが可能になるという作用を有する。さら
に、ドリルによる孔あけでビヤホールを作成することが
できるので、安価なコストで電子装置を製造することが
可能になるという作用を有する。
1または2記載の発明において、ビアホール内の配線パ
ターンと配線基材上の配線パターンとは、相互につなが
るようにして時間的に違えて形成されている電子装置で
あり、ベアチップを簡便に実装することが可能になり、
高信頼性を得ることができ、短い配線長でベアチップを
実装することが可能になるという作用を有する。さら
に、ドリルによる孔あけでビヤホールを作成することが
できるので、安価なコストで電子装置を製造することが
可能になるという作用を有する。
【0017】本発明の請求項5に記載の発明は、請求項
4記載の発明において、ビアホール内の配線パターン
は、導電ペースト、導電性接着剤または導電性塗料であ
る電子装置であり、ベアチップを簡便に実装することが
可能になり、高信頼性を得ることができ、短い配線長で
ベアチップを実装することが可能になるという作用を有
する。また、安価なコストで電子装置を製造することが
可能になるという作用を有する。さらに、ストレスが加
わった場合でも、ビアホール内の配線パターンが弾性変
形して当該ストレスが吸収されるので、より高い信頼性
を得ることができるという作用を有する。
4記載の発明において、ビアホール内の配線パターン
は、導電ペースト、導電性接着剤または導電性塗料であ
る電子装置であり、ベアチップを簡便に実装することが
可能になり、高信頼性を得ることができ、短い配線長で
ベアチップを実装することが可能になるという作用を有
する。また、安価なコストで電子装置を製造することが
可能になるという作用を有する。さらに、ストレスが加
わった場合でも、ビアホール内の配線パターンが弾性変
形して当該ストレスが吸収されるので、より高い信頼性
を得ることができるという作用を有する。
【0018】本発明の請求項6に記載の発明は、請求項
1〜5の何れか一項に記載の発明において、配線基材の
配線パターン上には、当該電子装置が搭載される回路基
板と電気的に接続を行う接続部が突出形成されている電
子装置であり、CSPのパッケージ構造を容易に実現す
ることができるという作用を有する。
1〜5の何れか一項に記載の発明において、配線基材の
配線パターン上には、当該電子装置が搭載される回路基
板と電気的に接続を行う接続部が突出形成されている電
子装置であり、CSPのパッケージ構造を容易に実現す
ることができるという作用を有する。
【0019】以下、本発明の実施の形態について、図1
から図9を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
から図9を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【0020】(実施の形態1)図1は本発明の実施の形
態1による電子装置を示す平面図、図2(a)〜(e)
は図1の電子装置の製造プロセスを連続して示す断面図
である。
態1による電子装置を示す平面図、図2(a)〜(e)
は図1の電子装置の製造プロセスを連続して示す断面図
である。
【0021】図示するように、本実施の形態の電子装置
は、一面に入出力端子1aが設けられたベアチップ1
と、このベアチップ1が実装された回路基板2とから構
成されている。回路基板2は、母材の一部をなすチップ
搭載基材2a、チップ搭載基材2aに開設されてベアチ
ップ1が装着される貫通孔であるチップ装着孔2b、チ
ップ搭載基材2aにおけるベアチップ1の入出力端子1
a面に設けられて母材の他の一部をなす配線基材2d、
配線基材2dの入出力端子1aに相当する箇所に貫通形
成されたビアホール2e、入出力端子1aからビアホー
ル2eを通って配線基材2dの一方面に延びるようにし
て形成された電気配線である配線パターン2fから構成
されている。
は、一面に入出力端子1aが設けられたベアチップ1
と、このベアチップ1が実装された回路基板2とから構
成されている。回路基板2は、母材の一部をなすチップ
搭載基材2a、チップ搭載基材2aに開設されてベアチ
ップ1が装着される貫通孔であるチップ装着孔2b、チ
ップ搭載基材2aにおけるベアチップ1の入出力端子1
a面に設けられて母材の他の一部をなす配線基材2d、
配線基材2dの入出力端子1aに相当する箇所に貫通形
成されたビアホール2e、入出力端子1aからビアホー
ル2eを通って配線基材2dの一方面に延びるようにし
て形成された電気配線である配線パターン2fから構成
されている。
【0022】以上のように構成された電子装置は以下の
順序で製造される。まず、図2(a)に示すように、チ
ップ搭載基材2aには回路パターンおよびベアチップ1
の外形と同じかもしくは大きい形状のチップ装着孔2b
が予め設けられており、このチップ装着孔2bにベアチ
ップ1が装着される。ここで、チップ搭載基材2aとベ
アチップ1の厚さの差が大きい場合には、図2(b)に
示すように、治具3を用いて、チップ搭載基材2aとベ
アチップ1のそれぞれの一方面の高さを合わせるように
してもよい。
順序で製造される。まず、図2(a)に示すように、チ
ップ搭載基材2aには回路パターンおよびベアチップ1
の外形と同じかもしくは大きい形状のチップ装着孔2b
が予め設けられており、このチップ装着孔2bにベアチ
ップ1が装着される。ここで、チップ搭載基材2aとベ
アチップ1の厚さの差が大きい場合には、図2(b)に
示すように、治具3を用いて、チップ搭載基材2aとベ
アチップ1のそれぞれの一方面の高さを合わせるように
してもよい。
【0023】次に、図2(c)に示すように、ベアチッ
プ1の入出力端子1aがある面に配線基材2dを設け
る。本実施の形態では、ビルトアップ工法と呼ばれる樹
脂を一定厚さで塗布する工法で配線基材2dが構成され
ている。
プ1の入出力端子1aがある面に配線基材2dを設け
る。本実施の形態では、ビルトアップ工法と呼ばれる樹
脂を一定厚さで塗布する工法で配線基材2dが構成され
ている。
【0024】配線基材2dを構成した後、図2(d)に
示すように、ベアチップ1の入出力端子1aに相当する
箇所に、レーザやフォトエッチングなどの工法を使って
配線基材2dにビアホール2eを形成する。ここで、レ
ーザによる工法を用いる場合は、レーザ光を照射するこ
とにより配線基材2dのみにビアホール2eが形成され
る。フォトエッチングによる工法を用いる場合は、配線
基材2dはフォトエッチングに対応した材料が用いら
れ、ビアホール2eに相当する部分とそうでない部分と
に選択的に露光が行われる。そして、エッチングにより
ビアホール2eに相当する部分を取り去ることでビアホ
ール2eが形成される。なお、このようにしてビアホー
ル2eが形成されると、入出力端子1aはビアホール2
eから露出された状態になる。
示すように、ベアチップ1の入出力端子1aに相当する
箇所に、レーザやフォトエッチングなどの工法を使って
配線基材2dにビアホール2eを形成する。ここで、レ
ーザによる工法を用いる場合は、レーザ光を照射するこ
とにより配線基材2dのみにビアホール2eが形成され
る。フォトエッチングによる工法を用いる場合は、配線
基材2dはフォトエッチングに対応した材料が用いら
れ、ビアホール2eに相当する部分とそうでない部分と
に選択的に露光が行われる。そして、エッチングにより
ビアホール2eに相当する部分を取り去ることでビアホ
ール2eが形成される。なお、このようにしてビアホー
ル2eが形成されると、入出力端子1aはビアホール2
eから露出された状態になる。
【0025】最後に、図2(e)に示すように、作成さ
れたビアホール2eと回路基板2として必要な回路パタ
ーン部分を同時にメッキもしくはエッチングにより配線
パターン2fを形成すると、回路基板2とベアチップ1
とが電気的に接続される。
れたビアホール2eと回路基板2として必要な回路パタ
ーン部分を同時にメッキもしくはエッチングにより配線
パターン2fを形成すると、回路基板2とベアチップ1
とが電気的に接続される。
【0026】このように、本実施の形態の電子装置によ
れば、ベアチップ1は配線基材2dが構成される前に、
すでにチップ搭載基材2aに搭載されているため、別途
ベアチップ1を回路基板2にマウントする工程を設ける
必要はない。また、ベアチップ1と回路基板2とを電気
的に接続するための工程は、回路基板2の製造工程で同
時に終了する。したがって、ベアチップ1の回路基板2
に対する実装工程が大幅に簡便化することができる。
れば、ベアチップ1は配線基材2dが構成される前に、
すでにチップ搭載基材2aに搭載されているため、別途
ベアチップ1を回路基板2にマウントする工程を設ける
必要はない。また、ベアチップ1と回路基板2とを電気
的に接続するための工程は、回路基板2の製造工程で同
時に終了する。したがって、ベアチップ1の回路基板2
に対する実装工程が大幅に簡便化することができる。
【0027】また、配線パターン2fが配線基材2d上
に形成されるので、断線やショートのおそれがなくな
り、高信頼性を得ることができる。
に形成されるので、断線やショートのおそれがなくな
り、高信頼性を得ることができる。
【0028】さらに、配線基材2dに形成された配線パ
ターン2fによりビアホール2eを介してベアチップ1
と回路基板2とを電気的に接続することにより、配線長
を最短にすることができ、高速の電気信号をロスなく伝
達することができる。
ターン2fによりビアホール2eを介してベアチップ1
と回路基板2とを電気的に接続することにより、配線長
を最短にすることができ、高速の電気信号をロスなく伝
達することができる。
【0029】(実施の形態2)図3は本発明の実施の形
態2による電子装置を示す断面図である。
態2による電子装置を示す断面図である。
【0030】本実施の形態では、実施の形態1で述べた
回路基板2のチップ搭載基材2aを2層の構成とし、さ
らに配線基材2dを2層の構成としたものである。そし
て、表側に位置する配線基材2dのビアホール2eは内
側に位置する配線基材2d上に形成された配線パターン
2fに相当する箇所に形成されて、2つの配線基材2d
簡の電気的接続が行われている。
回路基板2のチップ搭載基材2aを2層の構成とし、さ
らに配線基材2dを2層の構成としたものである。そし
て、表側に位置する配線基材2dのビアホール2eは内
側に位置する配線基材2d上に形成された配線パターン
2fに相当する箇所に形成されて、2つの配線基材2d
簡の電気的接続が行われている。
【0031】このような電子装置により、一層複雑な配
線構造を実現することができて単位面積当たりの回路基
板2の配線パターン量を増加させることができる。これ
により、回路基板2の配線効率が向上し、サイズの小型
化を容易に図ることができる。
線構造を実現することができて単位面積当たりの回路基
板2の配線パターン量を増加させることができる。これ
により、回路基板2の配線効率が向上し、サイズの小型
化を容易に図ることができる。
【0032】なお、本実施の形態では、4層構造の回路
基板2が示されているが、3層、あるいは4層以上の多
層構造の回路基板を形成してもよい。
基板2が示されているが、3層、あるいは4層以上の多
層構造の回路基板を形成してもよい。
【0033】(実施の形態3)図4(a)〜(c)は本
発明の実施の形態3による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態3による電子装置の製造プロセスを連
続して示す断面図である。
【0034】図4に示すように、本実施の形態では、配
線基材2gに予め配線パターン2hを形成しておき、こ
れをビアホール2jに形成した配線パターン2kと接続
したものである。
線基材2gに予め配線パターン2hを形成しておき、こ
れをビアホール2jに形成した配線パターン2kと接続
したものである。
【0035】本実施の形態の電子装置は、次のようなプ
ロセスで形成される。まず、図4(a)に示すように、
チップ搭載基材2aには回路パターンおよびベアチップ
1の外形と同じかもしくは大きい形状のチップ装着孔2
bが設けられており、このチップ装着孔2bにベアチッ
プ1が装着される。
ロセスで形成される。まず、図4(a)に示すように、
チップ搭載基材2aには回路パターンおよびベアチップ
1の外形と同じかもしくは大きい形状のチップ装着孔2
bが設けられており、このチップ装着孔2bにベアチッ
プ1が装着される。
【0036】次に、図4(b)に示すように、配線パタ
ーン2hと入出力端子1aに相当する位置にドリルなど
を用いてビアホール2jとが予め形成された配線基材2
gを、ベアチップ1の入出力端子1aがある面のチップ
搭載基材2aに接合する。このとき、配線基材2gは、
熱圧着や接着等のよりチップ搭載基材2a及びベアチッ
プ1と固着される。なお、配線基材2gのビアホール2
jはドリルなどの機械加工で形成されるため、実施の形
態1及び実施の形態2におけるビルドアップ工法に用い
られる材料と異なり、配線基材2gは回路基板を構成す
る種々の材料を用いて構成することができる。
ーン2hと入出力端子1aに相当する位置にドリルなど
を用いてビアホール2jとが予め形成された配線基材2
gを、ベアチップ1の入出力端子1aがある面のチップ
搭載基材2aに接合する。このとき、配線基材2gは、
熱圧着や接着等のよりチップ搭載基材2a及びベアチッ
プ1と固着される。なお、配線基材2gのビアホール2
jはドリルなどの機械加工で形成されるため、実施の形
態1及び実施の形態2におけるビルドアップ工法に用い
られる材料と異なり、配線基材2gは回路基板を構成す
る種々の材料を用いて構成することができる。
【0037】配線基材2gを配した後、図4(c)に示
すように、ビアホール2jにメッキやエッチングなどに
より配線パターン2kを形成することにより、この配線
パターン2kを介して入出力端子1aと配線パターン2
hとが接続され、回路基板2とベアチップ1は電気的に
接続される。
すように、ビアホール2jにメッキやエッチングなどに
より配線パターン2kを形成することにより、この配線
パターン2kを介して入出力端子1aと配線パターン2
hとが接続され、回路基板2とベアチップ1は電気的に
接続される。
【0038】このように、本実施の形態の電子装置によ
れば、従来の回路基板製造技術であるドリルによる孔あ
けでビアホール2jを作成することができるので、実施
の形態1及び2における作用効果に加えて、安価なコス
トで電子装置を製造することができる。
れば、従来の回路基板製造技術であるドリルによる孔あ
けでビアホール2jを作成することができるので、実施
の形態1及び2における作用効果に加えて、安価なコス
トで電子装置を製造することができる。
【0039】(実施の形態4)図5(a),(b)は本
発明の実施の形態4による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態4による電子装置の製造プロセスを連
続して示す断面図である。
【0040】図5に示すように、本実施の形態における
電子製造は、ベアチップ1が直接配線基材2gに実装さ
れたものである。なお、それ以外の構成は、実施の形態
3に示すものと同一となっている。
電子製造は、ベアチップ1が直接配線基材2gに実装さ
れたものである。なお、それ以外の構成は、実施の形態
3に示すものと同一となっている。
【0041】このような電子装置は、次のようなプロセ
スで製造される。まず、図5(a)に示すように、配線
パターン2hとビアホール2jが形成された配線基材2
gに対して、治具4を用いることにより、入出力端子1
aとビアホール2jとを位置合わせしてベアチップ1を
配線基材2gに固着する。このとき、ベアチップ1と配
線基材2gとは、熱圧着や接着等により固着される。
スで製造される。まず、図5(a)に示すように、配線
パターン2hとビアホール2jが形成された配線基材2
gに対して、治具4を用いることにより、入出力端子1
aとビアホール2jとを位置合わせしてベアチップ1を
配線基材2gに固着する。このとき、ベアチップ1と配
線基材2gとは、熱圧着や接着等により固着される。
【0042】次に、図5(b)に示すように、ビアホー
ル2jに配線パターン2kを形成して回路基板2とベア
チップ1とを電気的に接続する。
ル2jに配線パターン2kを形成して回路基板2とベア
チップ1とを電気的に接続する。
【0043】このように構成された電子装置において
は、実施の形態3と同様の効果を得ることができる。な
お、実施の形態1および2に示すように、ビアホール内
の配線パターンと配線基材上の配線パターンとを同時に
形成するようにしてもよい。
は、実施の形態3と同様の効果を得ることができる。な
お、実施の形態1および2に示すように、ビアホール内
の配線パターンと配線基材上の配線パターンとを同時に
形成するようにしてもよい。
【0044】(実施の形態5)図6(a)〜(c)は本
発明の実施の形態5による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態5による電子装置の製造プロセスを連
続して示す断面図である。
【0045】実施の形態1においては、作成されたビア
ホール2eと回路基板2として必要な回路パターン部分
を同時にメッキもしくはエッチングにより配線パターン
2fを形成することにより回路基板2とベアチップ1の
電気的接続を行ったが、本実施の形態では、図6に示す
ように、導電ペーストなどの導電材料をビアホール2e
内に充填することで電気的接続を得ている。すなわち、
ビアホール2e内には、主成分を導電性の材料で構成さ
れた導電ペースト2mが充填されており、この導電ペー
スト2mと配線基材2dに形成された配線パターン2n
が電気的に接続されている。
ホール2eと回路基板2として必要な回路パターン部分
を同時にメッキもしくはエッチングにより配線パターン
2fを形成することにより回路基板2とベアチップ1の
電気的接続を行ったが、本実施の形態では、図6に示す
ように、導電ペーストなどの導電材料をビアホール2e
内に充填することで電気的接続を得ている。すなわち、
ビアホール2e内には、主成分を導電性の材料で構成さ
れた導電ペースト2mが充填されており、この導電ペー
スト2mと配線基材2dに形成された配線パターン2n
が電気的に接続されている。
【0046】このような電子装置は、次のようなプロセ
スで製造される。まず、図6(a)に示すように、前述
した実施の形態1における図2(a)から図2(d)ま
でに示すプロセスを経て、ベアチップ1の搭載されたチ
ップ搭載基材2aに接合された配線基材2dにビアホー
ル2eを形成する。
スで製造される。まず、図6(a)に示すように、前述
した実施の形態1における図2(a)から図2(d)ま
でに示すプロセスを経て、ベアチップ1の搭載されたチ
ップ搭載基材2aに接合された配線基材2dにビアホー
ル2eを形成する。
【0047】次に、図6(b)に示すように、ビアホー
ル2e内に導電ペースト2mを充填する。なお、導電ペ
ースト2mは粉末やフレーク状の金属と少量のバインダ
材などからなる。
ル2e内に導電ペースト2mを充填する。なお、導電ペ
ースト2mは粉末やフレーク状の金属と少量のバインダ
材などからなる。
【0048】最後に、図6(c)に示すように、導電ペ
ースト2mにつながる配線パターン2nをメッキやエッ
チングなどにより形成することで、回路基板2とベアチ
ップ1とが電気的に接続される。
ースト2mにつながる配線パターン2nをメッキやエッ
チングなどにより形成することで、回路基板2とベアチ
ップ1とが電気的に接続される。
【0049】本実施の形態の電子装置により、実施の形
態1で説明した電子装置と同様の作用効果が得られる。
さらに、熱や衝撃などのストレスがベアチップ1や回路
基板2に加わった場合でも、入出力端子1aと回路基板
2との電気的接合部分である導電ペースト2mの弾性も
しくは変形により当該ストレスが吸収されるため、高信
頼性を得ることができる。
態1で説明した電子装置と同様の作用効果が得られる。
さらに、熱や衝撃などのストレスがベアチップ1や回路
基板2に加わった場合でも、入出力端子1aと回路基板
2との電気的接合部分である導電ペースト2mの弾性も
しくは変形により当該ストレスが吸収されるため、高信
頼性を得ることができる。
【0050】なお、本実施の形態では、導電ペースト2
mでビアホール2e内を充填後、配線パターン2nを構
成したが、図7に示すように、配線基材2dに配線パタ
ーン2qを形成した後、配線パターン2qと接触するよ
うに導電ペースト2pを充填することにより、回路基板
2とベアチップ1との電気的接合を得てもよい。これに
より、前述と同様の作用効果を得ることができる。この
ように、ビアホール2e内の配線パターンと配線基材2
d上の配線パターンとは、相互につながるようにして時
間的に別々に形成してもよい。
mでビアホール2e内を充填後、配線パターン2nを構
成したが、図7に示すように、配線基材2dに配線パタ
ーン2qを形成した後、配線パターン2qと接触するよ
うに導電ペースト2pを充填することにより、回路基板
2とベアチップ1との電気的接合を得てもよい。これに
より、前述と同様の作用効果を得ることができる。この
ように、ビアホール2e内の配線パターンと配線基材2
d上の配線パターンとは、相互につながるようにして時
間的に別々に形成してもよい。
【0051】さらに、図7に示すように、導電ペースト
2mの代わりに、充填もしくは塗布可能な種々の導電性
材料を適用することができる。
2mの代わりに、充填もしくは塗布可能な種々の導電性
材料を適用することができる。
【0052】たとえば、導電性接着剤を用いることで、
ベアチップ1の入出力端子1aと回路基板2との接合強
度が向上する。さらに、弾性をもつ導電性接着剤を用い
ることで、前述のようなストレスがベアチップ1や回路
基板2に加わった場合でも、導電性接着剤が有する弾性
変形作用でストレスが吸収されるため、高信頼性を得る
ことができる。
ベアチップ1の入出力端子1aと回路基板2との接合強
度が向上する。さらに、弾性をもつ導電性接着剤を用い
ることで、前述のようなストレスがベアチップ1や回路
基板2に加わった場合でも、導電性接着剤が有する弾性
変形作用でストレスが吸収されるため、高信頼性を得る
ことができる。
【0053】また、導電性塗料を用いることで、同様な
電気的接合を得ることができる。さらに、導電性塗料の
塗布という簡便な工程で、電子装置を製造することがで
きる。
電気的接合を得ることができる。さらに、導電性塗料の
塗布という簡便な工程で、電子装置を製造することがで
きる。
【0054】(実施の形態6)図8(a)〜(c)は本
発明の実施の形態6による電子装置の製造プロセスを連
続して示す断面図である。
発明の実施の形態6による電子装置の製造プロセスを連
続して示す断面図である。
【0055】図8に示す電子装置は、ベアチップ1を、
ベアチップ1と同等かやや大きいサイズの回路基板2に
実装し、半田などを介してこの回路基板2をさらに別の
回路基板と接続するようにしたもので、これによればC
SP(Chip SizePackage)と呼ばれる
小型のパッケージ構造を容易に実現することができる。
ベアチップ1と同等かやや大きいサイズの回路基板2に
実装し、半田などを介してこの回路基板2をさらに別の
回路基板と接続するようにしたもので、これによればC
SP(Chip SizePackage)と呼ばれる
小型のパッケージ構造を容易に実現することができる。
【0056】図8に示すように、本実施の形態の電子装
置は、実施の形態において説明した電子装置のサイズを
ベアチップ1とほぼ同等としたものであり、さらに、配
線基材2dに形成された配線パターン2fには、この電
子装置が搭載される回路基板5と電気的に接続を行うた
めの球状の接続部6が突出形成されている。
置は、実施の形態において説明した電子装置のサイズを
ベアチップ1とほぼ同等としたものであり、さらに、配
線基材2dに形成された配線パターン2fには、この電
子装置が搭載される回路基板5と電気的に接続を行うた
めの球状の接続部6が突出形成されている。
【0057】このような電子装置は、次のようして製造
される。まず、実施の形態1と同様の工程を経て、図8
(a)に示すように、ベアチップ1とほぼ同サイズにパ
ッケージ化を行う。
される。まず、実施の形態1と同様の工程を経て、図8
(a)に示すように、ベアチップ1とほぼ同サイズにパ
ッケージ化を行う。
【0058】次に、図8(b)に示すように、配線パタ
ーン2fに半田などからなる接続部6を設ける。なお、
このようにパッケージ化された後は、通常の電気部品と
同じ取り扱いが可能となる。つまり、たとえばベアチッ
プの場合には、輸送や取り扱いにおいて防塵環境が要求
されるが、本実施の形態のように一担パッケージ化した
後は、このような配慮は不要になる。
ーン2fに半田などからなる接続部6を設ける。なお、
このようにパッケージ化された後は、通常の電気部品と
同じ取り扱いが可能となる。つまり、たとえばベアチッ
プの場合には、輸送や取り扱いにおいて防塵環境が要求
されるが、本実施の形態のように一担パッケージ化した
後は、このような配慮は不要になる。
【0059】最後に、図8(c)に示すように、回路基
板5に対して他の電気部品と同時に実装することで、電
気的な接続が終了する。
板5に対して他の電気部品と同時に実装することで、電
気的な接続が終了する。
【0060】ここで、図9に示すように、接続部6を接
合エリア全面に分散して形成することにより、小型のパ
ッケージでありながら、ベアチップ1よりも入出力部の
接続ピッチを拡大することができる。よって、実装不良
時におけるベアチップ1の部品交換等が容易になる。ま
た、半田接合により実装されるベアチップ1以外の電気
部品と一緒に実装することが可能となり、電気部品とし
ての使いやすさが向上する。
合エリア全面に分散して形成することにより、小型のパ
ッケージでありながら、ベアチップ1よりも入出力部の
接続ピッチを拡大することができる。よって、実装不良
時におけるベアチップ1の部品交換等が容易になる。ま
た、半田接合により実装されるベアチップ1以外の電気
部品と一緒に実装することが可能となり、電気部品とし
ての使いやすさが向上する。
【0061】
【発明の効果】以上のように、本発明によれば、ベアチ
ップをチップ搭載基材に搭載した後に配線基材をチップ
搭載基材に接合しているので、ベアチップを簡便に実装
することが可能になるという有効な効果が得られる。
ップをチップ搭載基材に搭載した後に配線基材をチップ
搭載基材に接合しているので、ベアチップを簡便に実装
することが可能になるという有効な効果が得られる。
【0062】また、本発明によれば、配線パターンが配
線基材に形成されるので、断線やショートのおそれがな
くなって高信頼性を得ることができるという有効な効果
が得られる。
線基材に形成されるので、断線やショートのおそれがな
くなって高信頼性を得ることができるという有効な効果
が得られる。
【0063】さらに、本発明によれば、配線基材に形成
された配線パターンによりベアチップを電気的に接続し
ているので、短い配線長でベアチップを実装することが
可能になるという有効な効果が得られる。
された配線パターンによりベアチップを電気的に接続し
ているので、短い配線長でベアチップを実装することが
可能になるという有効な効果が得られる。
【0064】このように短い配線長でベアチップの実装
ができることで、高速の電気信号をロスなく伝達するこ
とができるという有効な効果が得られる。
ができることで、高速の電気信号をロスなく伝達するこ
とができるという有効な効果が得られる。
【0065】ビアホール内の配線パターンと配線基材上
の配線パターンとを時間的に違えて形成することによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
さらに、ドリルによる孔あけでビアホールを作成するこ
とができるので、安価なコストで電子装置を製造するこ
とが可能になるという有効な効果が得られる。
の配線パターンとを時間的に違えて形成することによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
さらに、ドリルによる孔あけでビアホールを作成するこ
とができるので、安価なコストで電子装置を製造するこ
とが可能になるという有効な効果が得られる。
【0066】ビアホール内の配線パターンを、導電ペー
スト、導電性接着剤または導電性塗料とすることによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
また、安価なコストで電子装置を製造することが可能に
なるという有効な効果が得られる。さらに、ストレスが
加わった場合でも、ビアホール内の配線パターンが弾性
変形して当該ストレスが吸収されるので、より高い信頼
性を得ることができるという有効な効果が得られる。
スト、導電性接着剤または導電性塗料とすることによ
り、ベアチップを簡便に実装することが可能になり、高
信頼性を得ることができ、短い配線長でベアチップを実
装することが可能になるという有効な効果が得られる。
また、安価なコストで電子装置を製造することが可能に
なるという有効な効果が得られる。さらに、ストレスが
加わった場合でも、ビアホール内の配線パターンが弾性
変形して当該ストレスが吸収されるので、より高い信頼
性を得ることができるという有効な効果が得られる。
【0067】配線基材の配線パターン上に、当該電子装
置が搭載される回路基板と電気的に接続を行う接続部を
突出形成することにより、CSPのパッケージ構造を容
易に実現することができるという有効な効果が得られ
る。
置が搭載される回路基板と電気的に接続を行う接続部を
突出形成することにより、CSPのパッケージ構造を容
易に実現することができるという有効な効果が得られ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態1による電子装置を示す平
面図
面図
【図2】(a)〜(e)は図1の電子装置の製造プロセ
スを連続して示す断面図
スを連続して示す断面図
【図3】本発明の実施の形態2による電子装置を示す断
面図
面図
【図4】(a)〜(c)は本発明の実施の形態3による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図5】(a),(b)は本発明の実施の形態4による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図6】(a)〜(c)は本発明の実施の形態5による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図7】図6の変形例による電子装置を示す断面図
【図8】(a)〜(c)は本発明の実施の形態6による
電子装置の製造プロセスを連続して示す断面図
電子装置の製造プロセスを連続して示す断面図
【図9】図8の電子装置の斜視図
【図10】回路基板に実装された従来のベアチップの実
装構造を示す斜視図
装構造を示す斜視図
【図11】図10のベアチップを示す斜視図
1 ベアチップ 1a 入出力端子 2a チップ搭載基材 2b チップ装着孔 2d 配線基材 2e ビアホール 2f 配線パターン 2g 配線基材 2h 配線パターン 2j ビアホール 2h 配線パターン 2k 配線パターン 2m 導電ペースト 2n 配線パターン 2p 導電ペースト 2q 配線パターン 6 接続部
Claims (6)
- 【請求項1】入出力端子の形成されたベアチップと、 チップ搭載孔が形成され、前記ベアチップが前記チップ
搭載孔に搭載されたチップ搭載基材と、 ビアホールが形成されて前記チップ搭載基材における前
記ベアチップの前記入出力端子面に接合され、前記入出
力端子から前記ビアホールを通って一方面に延びる配線
パターンが形成された少なくとも1層の配線基材とから
なることを特徴とする電子装置。 - 【請求項2】入出力端子の形成されたベアチップと、 ビアホールが形成されるとともに前記ベアチップの前記
入出力端子面が接合され、前記入出力端子から前記ビア
ホールを通って延びる配線パターンが形成された少なく
とも1層の配線基材とからなることを特徴とする電子装
置。 - 【請求項3】前記ビアホール内の前記配線パターンと前
記配線基材上の前記配線パターンとは、同時に形成され
ていることを特徴とする請求項1または2記載の電子装
置。 - 【請求項4】前記ビアホール内の前記配線パターンと前
記配線基材上の前記配線パターンとは、相互につながる
ようにして時間的に違えて形成されていることを特徴と
する請求項1または2記載の電子装置。 - 【請求項5】前記ビアホール内の前記配線パターンは、
導電ペースト、導電性接着剤または導電性塗料であるこ
とを特徴とする請求項4記載の電子装置。 - 【請求項6】前記配線基材の前記配線パターン上には、
当該電子装置が搭載される回路基板と電気的に接続を行
う接続部が突出形成されていることを特徴とする請求項
1〜5の何れか一項に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5046398A JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5046398A JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11251476A true JPH11251476A (ja) | 1999-09-17 |
Family
ID=12859582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5046398A Pending JPH11251476A (ja) | 1998-03-03 | 1998-03-03 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11251476A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002143933A (ja) * | 2000-11-15 | 2002-05-21 | Teikoku Tsushin Kogyo Co Ltd | 基板固定用端子板の製造方法及び基板への端子板固定構造及びその固定方法 |
-
1998
- 1998-03-03 JP JP5046398A patent/JPH11251476A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002143933A (ja) * | 2000-11-15 | 2002-05-21 | Teikoku Tsushin Kogyo Co Ltd | 基板固定用端子板の製造方法及び基板への端子板固定構造及びその固定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7250355B2 (en) | Multilayered circuit substrate, semiconductor device and method of producing same | |
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
US6218214B1 (en) | Integrated circuit package for flip chip and method of forming same | |
JP4800606B2 (ja) | 素子内蔵基板の製造方法 | |
EP0567814A1 (en) | Printed circuit board for mounting semiconductors and other electronic components | |
JP2001177045A (ja) | 半導体装置及びその製造方法 | |
CN100527412C (zh) | 电子电路模块及其制造方法 | |
US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
JPH05121644A (ja) | 電子回路デバイス | |
US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
JP2000216550A (ja) | 積層プリント配線基板 | |
JP2001284520A (ja) | 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造 | |
JPS6110299A (ja) | 集積回路実装構造 | |
JPH11251476A (ja) | 電子装置 | |
KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
KR20020086000A (ko) | 인쇄회로기판 및 그 제조방법 | |
JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
KR20020028473A (ko) | 적층 패키지 | |
JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
JPH01304795A (ja) | プリント板の配線方法 | |
JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
JPH06338539A (ja) | 半導体素子の接続方法 | |
JPH0629422A (ja) | 混成集積回路装置 | |
JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 |