JPS6110299A - 集積回路実装構造 - Google Patents
集積回路実装構造Info
- Publication number
- JPS6110299A JPS6110299A JP59131265A JP13126584A JPS6110299A JP S6110299 A JPS6110299 A JP S6110299A JP 59131265 A JP59131265 A JP 59131265A JP 13126584 A JP13126584 A JP 13126584A JP S6110299 A JPS6110299 A JP S6110299A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- insulating
- integrated circuit
- chip
- insulating substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、集積回路チップ(以下、チップと略称する)
全搭載した絶縁基板を互いに重ね合わせて実装するモジ
ュール形式の集積回路装置に関し、特に集積回路モジュ
ールの高密度化全可能にした実装構造に関するものでる
る。
全搭載した絶縁基板を互いに重ね合わせて実装するモジ
ュール形式の集積回路装置に関し、特に集積回路モジュ
ールの高密度化全可能にした実装構造に関するものでる
る。
近年、LSI レベルのチップの高集6[化により各
チツプをセラミックなどの絶縁基板に搭載する実装技術
が高密度化し、それに伴ってモジュール形式の集積回路
装置の実装技術も高密度化が望まれている。
チツプをセラミックなどの絶縁基板に搭載する実装技術
が高密度化し、それに伴ってモジュール形式の集積回路
装置の実装技術も高密度化が望まれている。
従来のこの種の実装構造の一例を第1図、第2図に示し
て説明すると、第1図および第2図は複数のチップを絶
縁基板上に実装し、この絶縁基板全2層に重ねてモジュ
ール化した実装構造の概略斜視図およびその一部側面断
面図を示す。これらの図において、1はLSI レベル
の各チップ、2はこれらチップ1を搭載するための信号
および給電用の配線パターンを有するセラミックなどか
らなる実装基板としての絶縁基板、3はこの絶縁基板2
よの周辺罠後述する端子ビンを植設して電気的に接続す
るとともに、機械的に固定するための各々のスルーホー
ル、4t;を前記各々のスルーホール3に挿入してハン
ダ接続され〃・っ電気的接続。
て説明すると、第1図および第2図は複数のチップを絶
縁基板上に実装し、この絶縁基板全2層に重ねてモジュ
ール化した実装構造の概略斜視図およびその一部側面断
面図を示す。これらの図において、1はLSI レベル
の各チップ、2はこれらチップ1を搭載するための信号
および給電用の配線パターンを有するセラミックなどか
らなる実装基板としての絶縁基板、3はこの絶縁基板2
よの周辺罠後述する端子ビンを植設して電気的に接続す
るとともに、機械的に固定するための各々のスルーホー
ル、4t;を前記各々のスルーホール3に挿入してハン
ダ接続され〃・っ電気的接続。
機械的な固定を行なう入出力端子としての端子ビンでる
る。なお、第2図中、5は各チップ1と絶縁基板2との
間で溶融し両者を接続しているハンダを示す。
る。なお、第2図中、5は各チップ1と絶縁基板2との
間で溶融し両者を接続しているハンダを示す。
第3囚鉱前記絶縁基板2上にチップ1を7エイズ・ダウ
ン実装法にて搭載する方法を示す側面図でろり、チップ
10表面にはハンダのバンプ6が形成され、また絶縁基
板2の表面にはテップ1の各バンプ6とそれぞれ対応し
てハンダになじむ導電性のパッドγが接続端子として形
成されていて、通常の7エイズ・ダウン実装法にょクチ
ツブ1の表面と絶縁基板2の表面とを対向させて該基板
のパッドT上にチップ1の各バンプ6′t−溶融させて
接着されている。
ン実装法にて搭載する方法を示す側面図でろり、チップ
10表面にはハンダのバンプ6が形成され、また絶縁基
板2の表面にはテップ1の各バンプ6とそれぞれ対応し
てハンダになじむ導電性のパッドγが接続端子として形
成されていて、通常の7エイズ・ダウン実装法にょクチ
ツブ1の表面と絶縁基板2の表面とを対向させて該基板
のパッドT上にチップ1の各バンプ6′t−溶融させて
接着されている。
こ\で、各チップ1およびスルーホール3間の電気的接
続は、絶縁基板2上に形成した図示しない導体配線パタ
ーンやスルーホールにより行なわれる。そして、高密度
実装するために、前記各絶縁基板2を2層に重ね、共通
に設けた各々のスルーホール3に端子ビン4をそれぞれ
挿入せしめてハンダ接続したうえ、これら端子ビン4に
て各絶縁基板2関全電気的に接続するとともに、機械的
に固定してモジュールを作成する。しかる後、このモジ
ュールに7タ体を装着して樹脂等で気密封止している。
続は、絶縁基板2上に形成した図示しない導体配線パタ
ーンやスルーホールにより行なわれる。そして、高密度
実装するために、前記各絶縁基板2を2層に重ね、共通
に設けた各々のスルーホール3に端子ビン4をそれぞれ
挿入せしめてハンダ接続したうえ、これら端子ビン4に
て各絶縁基板2関全電気的に接続するとともに、機械的
に固定してモジュールを作成する。しかる後、このモジ
ュールに7タ体を装着して樹脂等で気密封止している。
ところが、上記した従来の実装構造では、以上のように
構成されているので、(I)各チップ1の真下に端子金
出すことができない。(11)また、絶縁基板2のスル
ーホールの寸法縮小に限界がろ9、接点数を多くとれな
い。■)各絶縁基板2間の接続と入出力端子金兼ねるた
めに全端子の中でそれぞれの用途で有効に使える端子数
が減少する等の欠点がろり、高密度実装に限度がめった
。
構成されているので、(I)各チップ1の真下に端子金
出すことができない。(11)また、絶縁基板2のスル
ーホールの寸法縮小に限界がろ9、接点数を多くとれな
い。■)各絶縁基板2間の接続と入出力端子金兼ねるた
めに全端子の中でそれぞれの用途で有効に使える端子数
が減少する等の欠点がろり、高密度実装に限度がめった
。
本発明は、このような事情に鑑み、上記した従来の欠点
を除去するためになされたもので、チップを搭載した各
絶縁基板の眉間に、該絶縁基板上の各チップとそれぞれ
対応して穿設された空洞部をMしかつ信号配線および給
電パターン全形成した接続用絶縁基板を介在せしめて、
これら基板をフリップチップ方式で積層することにより
、実装密度を上げて集積回路モジュールの高密度化を可
能にした実装構造を提供することを目的としている。以
下、本発明の実施例を図について説明する。
を除去するためになされたもので、チップを搭載した各
絶縁基板の眉間に、該絶縁基板上の各チップとそれぞれ
対応して穿設された空洞部をMしかつ信号配線および給
電パターン全形成した接続用絶縁基板を介在せしめて、
これら基板をフリップチップ方式で積層することにより
、実装密度を上げて集積回路モジュールの高密度化を可
能にした実装構造を提供することを目的としている。以
下、本発明の実施例を図について説明する。
第4図および第5図は本発明の一実施例による実装構造
を示す一部展開概略斜視図およびその実装形態を示す展
開一部側面断面図であり、第1図乃至第3図と同一また
は相当部分は同一符号を付してるる。これらの図におい
て、2aは複数のチップ1を7エイズ・ダウンで搭載す
る従来と同様の信号および給電用の配線パターン(図示
せず)を有するセラミックなどからなる絶縁基板、2b
は同じくチップ1を搭載する端子付絶縁基板、4aはこ
の端子付絶縁基板2b に装着された入出力端子でろる
。
を示す一部展開概略斜視図およびその実装形態を示す展
開一部側面断面図であり、第1図乃至第3図と同一また
は相当部分は同一符号を付してるる。これらの図におい
て、2aは複数のチップ1を7エイズ・ダウンで搭載す
る従来と同様の信号および給電用の配線パターン(図示
せず)を有するセラミックなどからなる絶縁基板、2b
は同じくチップ1を搭載する端子付絶縁基板、4aはこ
の端子付絶縁基板2b に装着された入出力端子でろる
。
また、2cは前記各絶縁基板2a+9Ia子付絶縁基板
2b上に搭載される各チップとそれぞれ対応して穿設さ
れた正方形状の空洞部11を有しかつ信号および給電用
の配線パターン(図示せず)を有するセラミックなどか
らなる接続用絶縁基板、6aは前記各絶縁基板2a と
接続用絶縁基板2cの底面にそれぞれ形成されたハンダ
のバンプ、γaは前記絶縁基板2aと端子付接続基板2
bおよび接続用絶縁基板2cの各々の表面に形成された
ハンダになじむ導電性のパッドでるる。
2b上に搭載される各チップとそれぞれ対応して穿設さ
れた正方形状の空洞部11を有しかつ信号および給電用
の配線パターン(図示せず)を有するセラミックなどか
らなる接続用絶縁基板、6aは前記各絶縁基板2a と
接続用絶縁基板2cの底面にそれぞれ形成されたハンダ
のバンプ、γaは前記絶縁基板2aと端子付接続基板2
bおよび接続用絶縁基板2cの各々の表面に形成された
ハンダになじむ導電性のパッドでるる。
なお、第6図は、複数のチップ[−搭載した絶縁基板2
aの側面図を示し、この絶縁基板2aの底面にバンプ6
aが、その表面にパッド1a がそれぞれ形成されてい
る。また、第7図は絶縁基板28問および絶縁基板2a
と端子付絶縁基板2b間に介在してそれら各層間を接
続する接続用絶縁基板2cの側面図全示し、下層側の絶
縁基板上に搭載される各々のチップ1と対応した空言部
11が買通して穿設され、その底面にバンプ6aが、表
面にバッド7a がそれぞれ形成されている。
aの側面図を示し、この絶縁基板2aの底面にバンプ6
aが、その表面にパッド1a がそれぞれ形成されてい
る。また、第7図は絶縁基板28問および絶縁基板2a
と端子付絶縁基板2b間に介在してそれら各層間を接
続する接続用絶縁基板2cの側面図全示し、下層側の絶
縁基板上に搭載される各々のチップ1と対応した空言部
11が買通して穿設され、その底面にバンプ6aが、表
面にバッド7a がそれぞれ形成されている。
さらに、第8図は各絶縁基板を積層する最下層としての
各チップ1を搭載した端子付絶縁基板2bの側面図を示
し、その底面に入出力端子4aが装着され、表面にバッ
ド7aが形成されている。
各チップ1を搭載した端子付絶縁基板2bの側面図を示
し、その底面に入出力端子4aが装着され、表面にバッ
ド7aが形成されている。
しかして、各絶縁基板2a 、 2bおよび接続用絶縁
基板2c k互いに重ねて積層する場合、第6図に示す
チップ1全搭載した絶縁基板2a と第7図に示す接続
用絶縁基板2Cを交互に重ね合わせ、最下層に第8図に
示すチップ1を搭載した端子付絶縁基板2b k重ね合
わせることにより、第4図および第5図に示すように、
チップ1全搭載した絶縁基板2a間と該絶縁基板2a、
端子付絶縁基板2b間の各々の層間に接続用絶縁基板2
Cが介在され、これら接続用絶縁基板2ck通じて前記
各絶縁基板2a 、 2b間を相互に接続して実装する
ことができる。
基板2c k互いに重ねて積層する場合、第6図に示す
チップ1全搭載した絶縁基板2a と第7図に示す接続
用絶縁基板2Cを交互に重ね合わせ、最下層に第8図に
示すチップ1を搭載した端子付絶縁基板2b k重ね合
わせることにより、第4図および第5図に示すように、
チップ1全搭載した絶縁基板2a間と該絶縁基板2a、
端子付絶縁基板2b間の各々の層間に接続用絶縁基板2
Cが介在され、これら接続用絶縁基板2ck通じて前記
各絶縁基板2a 、 2b間を相互に接続して実装する
ことができる。
このとき、各チップ1とバンプ6aおよびノ(ラド7a
の間の電気的接続は、絶縁基板2a と端子付絶縁基
板2bにそれぞれ形成した配線パターンやスルーホール
により行なう。また、接続用絶縁基板2c は、第1図
および第2図に示す従来例での端子ビン4に代って、絶
縁基板28間ならびに絶縁基板2a と端子付絶縁基板
2bの間に挾み込まれ、両者を機械的に固定しかつ電気
的に接続するだけでなく、信号および給電用配線パター
ンやスルーホール全形成することにより、信号配線や給
電にも利用できる。また、各々のバンプ6a とバッド
7aはハンダを溶融させることにより、各絶縁基板2a
と2bおよび2ct互いに7リツプチツプ法にて接続す
るものでろり、このハンダ接続点において各絶縁基板間
の信号の入出力や給電を行ない、かつ機械的に固定する
ものとなっている。
の間の電気的接続は、絶縁基板2a と端子付絶縁基
板2bにそれぞれ形成した配線パターンやスルーホール
により行なう。また、接続用絶縁基板2c は、第1図
および第2図に示す従来例での端子ビン4に代って、絶
縁基板28間ならびに絶縁基板2a と端子付絶縁基板
2bの間に挾み込まれ、両者を機械的に固定しかつ電気
的に接続するだけでなく、信号および給電用配線パター
ンやスルーホール全形成することにより、信号配線や給
電にも利用できる。また、各々のバンプ6a とバッド
7aはハンダを溶融させることにより、各絶縁基板2a
と2bおよび2ct互いに7リツプチツプ法にて接続す
るものでろり、このハンダ接続点において各絶縁基板間
の信号の入出力や給電を行ない、かつ機械的に固定する
ものとなっている。
なお、かかる絶縁基板を互いに積層して集積回路モジュ
ールを実装したうえ、従来と同様にこのモジュールにフ
タ体全装着し、かつ樹脂等で気密封止して作成される。
ールを実装したうえ、従来と同様にこのモジュールにフ
タ体全装着し、かつ樹脂等で気密封止して作成される。
このように、上記実施例によれば、チップを搭載した絶
縁基板間に、該絶縁基板上の各チップとそれぞれ対応し
て空洞部が穿設されかつ信号配線や給電用パターンが形
成された接続用絶縁基板をフリップチップ方式で積層し
て実装することにより、上記した従来のものに比べて、
接続端子数全長くとることができるとともに、回路の実
装密度を高め、かつ装置の小型化が可能になる。
縁基板間に、該絶縁基板上の各チップとそれぞれ対応し
て空洞部が穿設されかつ信号配線や給電用パターンが形
成された接続用絶縁基板をフリップチップ方式で積層し
て実装することにより、上記した従来のものに比べて、
接続端子数全長くとることができるとともに、回路の実
装密度を高め、かつ装置の小型化が可能になる。
なお、上記実施例では接続用絶縁基板2Cに形成する各
チップに対応した空洞部11を正方形状に穿設したが、
その形状は任意に形成でき、要は絶縁基板上に搭載され
る各々のチツプを挿入可能な形状でろ九ばよい。
チップに対応した空洞部11を正方形状に穿設したが、
その形状は任意に形成でき、要は絶縁基板上に搭載され
る各々のチツプを挿入可能な形状でろ九ばよい。
また、端子付絶縁基板2bに装着する入出力端子4a
kプラグイン・パッケージの端子形状で示したが、フラ
ット・パッケージやリードレス・チップキャリアの端子
形状でろうても、その他どのような形状にしても同様の
効果を奏する。
kプラグイン・パッケージの端子形状で示したが、フラ
ット・パッケージやリードレス・チップキャリアの端子
形状でろうても、その他どのような形状にしても同様の
効果を奏する。
以上説明したように、本発明は、チップを搭載した絶縁
基板を重ね合わせて実装するものにおいて、前記各絶縁
基板の層間に、該絶縁基板上に搭載された各チップとそ
れぞれ対応して穿設された空洞部を有する接続用絶縁基
板を介在させることにより、この接続用絶縁基板全通じ
て前記各絶縁基板間を相互に接続して実装するようにし
たので、接続端子数を増大させることができるとともに
、集積回路モジュールの実装密度を高め、かつ装置の小
型化が可能となり、従って、安価で性能の良い集積回路
モジュールを製造することができる効果がろる。
基板を重ね合わせて実装するものにおいて、前記各絶縁
基板の層間に、該絶縁基板上に搭載された各チップとそ
れぞれ対応して穿設された空洞部を有する接続用絶縁基
板を介在させることにより、この接続用絶縁基板全通じ
て前記各絶縁基板間を相互に接続して実装するようにし
たので、接続端子数を増大させることができるとともに
、集積回路モジュールの実装密度を高め、かつ装置の小
型化が可能となり、従って、安価で性能の良い集積回路
モジュールを製造することができる効果がろる。
第1図および第2図は従来例による実装構造を示す概略
斜視図およびその一部側面断面図、第3図は第1図の絶
縁基板上にチップをフェイズ・ダウン実装法にて搭載す
る形態を示す側面図、第4図および第5図は本発明の一
実施例による実装構造を示す一部展開概略斜視図および
その形at−示す展開一部側面断面図、第6図、第7図
および第8図は上記実施例における絶縁基板、端子付絶
縁基板および接続用絶縁基板をそれぞれ示す側面図でめ
る。 1・・・・チップ、2a ・・・・絶縁基板、2b・
・・・抱子付絶縁基板、2C・・・・接続用絶縁基板、
4a・・・・入出力端子、5@・Φ・ハンダ、6a
・−meバンフ’、7a @・―・パッド、11・・
・・空洞部。
斜視図およびその一部側面断面図、第3図は第1図の絶
縁基板上にチップをフェイズ・ダウン実装法にて搭載す
る形態を示す側面図、第4図および第5図は本発明の一
実施例による実装構造を示す一部展開概略斜視図および
その形at−示す展開一部側面断面図、第6図、第7図
および第8図は上記実施例における絶縁基板、端子付絶
縁基板および接続用絶縁基板をそれぞれ示す側面図でめ
る。 1・・・・チップ、2a ・・・・絶縁基板、2b・
・・・抱子付絶縁基板、2C・・・・接続用絶縁基板、
4a・・・・入出力端子、5@・Φ・ハンダ、6a
・−meバンフ’、7a @・―・パッド、11・・
・・空洞部。
Claims (2)
- (1)集積回路チツプを搭載した絶縁基板を重ね合わせ
て実装するものにおいて、前記各絶縁基板の層間に、該
絶縁基板上に搭載された各集積回路チツプとそれぞれ対
応して穿設された空洞部を有する接続用絶縁基板を介在
させることにより、この接続用絶縁基板を通じて前記各
絶縁基板間を相互に接続して実装するようにしたことを
特徴とする集積回路実装構造。 - (2)各々の絶縁基板を互いに積層するに際し、これら
各絶縁基板に信号配線パターンおよび給電パターンをそ
れぞれ形成し、かつ前記各絶縁基板間を電気的に接続す
るとともに機械的に固定するために、その一方の絶縁基
板にはハンダのバンプを、他方の絶縁基板にはこれを受
けるパツドをそれぞれ形成し、これら絶縁基板を互いに
重ねてハンダを溶融させて接着することを特徴とする特
許請求の範囲第1項記載の集積回路実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131265A JPS6110299A (ja) | 1984-06-26 | 1984-06-26 | 集積回路実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131265A JPS6110299A (ja) | 1984-06-26 | 1984-06-26 | 集積回路実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6110299A true JPS6110299A (ja) | 1986-01-17 |
Family
ID=15053881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59131265A Pending JPS6110299A (ja) | 1984-06-26 | 1984-06-26 | 集積回路実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6110299A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224958A (ja) * | 1986-03-19 | 1987-10-02 | ヒエミ− ウント フイルタ− ゲゼルシヤフト ミツト ベシユレンクタ− ハフツング | 相互に積層された主モジユ−ルを有する電子装置 |
JPH01118456U (ja) * | 1988-02-04 | 1989-08-10 | ||
JPH021962A (ja) * | 1988-06-10 | 1990-01-08 | Mitsubishi Electric Corp | 半導体装置 |
JPH0393258A (ja) * | 1989-08-31 | 1991-04-18 | Hughes Aircraft Co | デイスクリートチップを使用した3次元集積回路構成 |
JPH04290258A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | マルチチップモジュール |
JP2002124622A (ja) * | 2000-08-21 | 2002-04-26 | Kankoku Joho Tsushin Gakuen | 低温焼成セラミックからなるマルチチップモジュール及びその実装方法 |
JP2008525731A (ja) * | 2004-12-23 | 2008-07-17 | ベーエスハー ボッシュ ウント ジーメンス ハウスゲレーテ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 弁装置 |
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
-
1984
- 1984-06-26 JP JP59131265A patent/JPS6110299A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62224958A (ja) * | 1986-03-19 | 1987-10-02 | ヒエミ− ウント フイルタ− ゲゼルシヤフト ミツト ベシユレンクタ− ハフツング | 相互に積層された主モジユ−ルを有する電子装置 |
JPH01118456U (ja) * | 1988-02-04 | 1989-08-10 | ||
JPH021962A (ja) * | 1988-06-10 | 1990-01-08 | Mitsubishi Electric Corp | 半導体装置 |
JPH0393258A (ja) * | 1989-08-31 | 1991-04-18 | Hughes Aircraft Co | デイスクリートチップを使用した3次元集積回路構成 |
JPH04290258A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | マルチチップモジュール |
JP2002124622A (ja) * | 2000-08-21 | 2002-04-26 | Kankoku Joho Tsushin Gakuen | 低温焼成セラミックからなるマルチチップモジュール及びその実装方法 |
JP2008525731A (ja) * | 2004-12-23 | 2008-07-17 | ベーエスハー ボッシュ ウント ジーメンス ハウスゲレーテ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 弁装置 |
JPWO2015151292A1 (ja) * | 2014-04-04 | 2017-04-13 | 三菱電機株式会社 | プリント配線板ユニット |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4618739A (en) | Plastic chip carrier package | |
KR0135585B1 (ko) | 반도체 장치용 패키지 및 반도체 장치 | |
EP0638931A2 (en) | Multi-chip module | |
KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
JP2002076252A (ja) | 半導体装置 | |
JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
JPH09283695A (ja) | 半導体実装構造 | |
JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
US5107329A (en) | Pin-grid array semiconductor device | |
KR100386018B1 (ko) | 스택형반도체디바이스패키지 | |
WO2004112129A1 (ja) | 電子装置 | |
US6924556B2 (en) | Stack package and manufacturing method thereof | |
JP2001077294A (ja) | 半導体装置 | |
KR100510316B1 (ko) | 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 | |
JPS6110299A (ja) | 集積回路実装構造 | |
US6351389B1 (en) | Device and method for packaging an electronic device | |
JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
CN115527975A (zh) | 一种芯片封装结构及芯片封装方法 | |
US6057594A (en) | High power dissipating tape ball grid array package | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JPH08130288A (ja) | 半導体装置 | |
JP2722451B2 (ja) | 半導体装置 | |
KR100512810B1 (ko) | 스택 패키지 및 그 제조방법 |