JPH1125002A - 記憶装置、データの書込み方法、データの読出方法及び記録媒体 - Google Patents
記憶装置、データの書込み方法、データの読出方法及び記録媒体Info
- Publication number
- JPH1125002A JPH1125002A JP18154097A JP18154097A JPH1125002A JP H1125002 A JPH1125002 A JP H1125002A JP 18154097 A JP18154097 A JP 18154097A JP 18154097 A JP18154097 A JP 18154097A JP H1125002 A JPH1125002 A JP H1125002A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inverted
- bit
- block
- inversion flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 48
- 230000015654 memory Effects 0.000 abstract description 43
- 238000012937 correction Methods 0.000 description 23
- 238000007726 management method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 230000002265 prevention Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004883 computer application Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
ダメージが集中するのを防止してフラッシュメモリの寿
命を延ばす。 【解決手段】 CPU17は、読み出したデータが新規
なものか、さらに反転フラグがセットされているかを判
定する(ステップS1,ステップS2)。反転フラグが
セットされていないときは、この反転フラグをセットし
(ステップS3)、データのビットを反転させてフラッ
シュメモリに書き込む(ステップS4,ステップS
6)。反転フラグがセットされているときは、この反転
フラグをリセットして(ステップS5)、データをフラ
ッシュメモリに書き込む(ステップS6)。
Description
ッシュメモリに用いて好適な記憶装置、データの書込方
法及びデータの読出方法に関する。
ョン用のデータ、スチルカメラ,ビデオカメラ等のデー
タ、及び音楽等のオーディオデータを記憶する記憶装置
としてフラッシュメモリを用いることが提案されてい
る。
た電荷によってデータを記憶するものであるが、データ
の消去については消去単位のブロック毎に行っている。
行われる前においては、セルをクリアな状態、すなわち
電子をセルから抜き出してデータを消去しておかなけれ
ばならない。そして、フラッシュメモリは、セルに電荷
が注入されてセルの状態が反転することによってデータ
が書き込まれる。
上述のように、ブロック毎にセルの電荷を抜き出してデ
ータを消去しているが、セルから電子を抜き出すときに
大きな負荷がかかる。また、フラッシュメモリは、デー
タを書き込むときも、電荷が注入されるセルに大きな負
荷がかかる。
ままデータの書換を繰り返す場合や、データがほとんど
変化しない場合では、毎回電荷が注入されるセルとそう
でないセルとが存在して、ブロック内のセルのダメージ
に偏りが生じてしまい、ひいては当該ブロックの寿命が
縮まることになる。とりわけ、管理ファイルやディレク
トリファイル等の頻繁に部分的な変更が行われるデータ
を何度も書き込む処理が行われると、ブロック内のセル
にダメージが偏り易い。
異なるブロックにデータを書き込むようにするフラッシ
ュメモリが考えられる。しかし、データを書き込む毎に
ブロックを循環させて他のブロックにデータを書き込む
ための管理構造が必要となり、フラッシュメモリの構造
が複雑になってしまう問題が生じる。
たものであり、特定のセルにデータの消去/書き込みに
よるダメージが集中するのを防止して寿命を延ばすこと
のできる記憶装置、データの書込方法及びデータの読出
方法を提供することを目的とする。
めに、本発明に係る記憶装置は、ブロック毎に分割され
たデータと、ブロック毎にデータのビットが反転されて
いるか否かを示す反転フラグとを記憶する記憶手段と、
記憶手段へのデータの書き込みや反転フラグの設定を行
う制御手段とを備えている。
手段のデータの書き込みの対象となるブロックの反転フ
ラグがビットが反転されていることを示すときは、ビッ
トが反転されていないことを示す反転フラグを設定して
データを書き込み、記憶手段のデータの書き込みの対象
となるブロックの反転フラグがビットが反転されていな
いことを示すときは、ビットが反転されることを示す反
転フラグを設定してビットを反転したデータを書き込む
制御を行う。
ク毎に分割されたデータと、ブロック毎にデータのビッ
トが反転されているか否かを示す反転フラグとを記憶
し、データの書き込みや反転フラグの設定の制御を行う
ものである。
書き込みの対象となるブロックの反転フラグがビットが
反転されていることを示すときは、ビットが反転されて
いないことを示す反転フラグを設定してデータを書き込
み、データの書き込みの対象となるブロックの反転フラ
グがビットが反転されていないことを示すときは、ビッ
トが反転されることを示す反転フラグを設定してビット
を反転したデータを書き込む制御が行われる。
割されたデータと、ブロック毎にデータのビットが反転
されているか否かを示す反転フラグとを記憶する記憶手
段と、記憶手段のデータの読み出しを制御する制御手段
とを備えるものである。
手段から読み出されたデータの属するブロックに反転フ
ラグがビットが反転されていることを示すときは、読み
出されたデータのビットを反転する制御を行う。
ク毎に分割されたデータと、ブロック毎にデータのビッ
トが反転されているか否かを示す反転フラグとを記憶
し、記憶されたデータを読み出す制御を行うものであ
る。
れたデータの属するブロックに反転フラグがビットが反
転されていることを示すときは、読み出されたデータの
ビットを反転する制御を行う。
て、図面を参照しながら説明する。
ピュータ1とメモリカード2とからなるメモリ装置に適
用することができる。
にデータを書き込んだり、メモリカード2に記憶されて
いるデータを読み出すものである。
1に示すように、静止画のデータ,オーディオデータ等
の様々のデータを記憶するハードディスク11と、ハー
ドディスク11からのデータ等を一旦記憶して読み出す
RAM(Random Access Memory)12と、ディスプレイ
・インターフェース(以下、ディスプレイI/Fとい
う。)13を介して供給されるデータに基づいて画像を
表示するディスプレイ14と、3本のデータ線を介して
メモリカード2とのデータの送受信を行うシリアルイン
ターフェース(以下、シリアルI/Fという。)15
と、バス16と、全体を制御するCPU(Central Proc
essing Unit)17とを備える。
ハードディスク11に記憶されているデータを一旦記憶
し、必要に応じてデータをバス16を介してシリアルI
/F15に供給する。
1から読み出されたデータがバス16,ディスプレイI
/F13を介して供給されたり、メモリカード2からの
データが供給されて、これらのデータに基づく静止画や
動画が表示される。
介して、メモリカード2にデータを送信したり、メモリ
カード2に記憶されているデータを受信する。具体的に
は、シリアルI/F15は、第1のデータ線を介して、
メモリカード2に書き込むためのデータや制御データを
送信したり、メモリカード2から読み出されたデータを
受信する。シリアルI/F15は、第2のデータ線を介
して、第1のデータ線でのデータ又は制御データからな
るシリアルデータDIOの切り換えに応じて、その切り
換えた状態を示すステータス信号Stateを出力す
る。さらに、シリアルI/F15は、第3のデータ線を
介して、上記制御データやデータの送信の際のシリアル
クロックSCLKを送信する。
ク11のデータを読み出したり、RAM12等にデータ
を書き込むことを制御したり、メモリカード2とのデー
タ等の送受信の制御も行う。例えば、CPU17は、メ
モリカード2の後述する誤消去防止スイッチのライトプ
ロテクトがオンになっているかを判定するためのレジス
タ命令を発行したり、メモリカード2に対してアドレス
を指定して所定のデータの書込み命令を発行する。
に、上述の3本のデータ線の他に、2本の正極直流電源
ラインVcc、1本のアース用ラインINT、1本の負
極直流電源Vss、及び2本の未使用のラインを介し
て、上記ホストコンピュータ1に接続されている。した
がって、メモリカード2は、これらの直流電源ラインを
介してホストコンピュータ1から電源が供給され、内部
の各回路を駆動させることができる。
うに、上記ホストコンピュータ1からのデータや制御デ
ータを受信するコントロールIC21と、データを記憶
するフラッシュメモリ22と、フラッシュメモリ22に
記憶されているデータを誤って消去することを防止する
ための誤消去防止スイッチ23を備える。
ータ1から送信されたデータをフラッシュメモリ22に
書き込む前に、誤消去防止スイッチ23のライトプロテ
クトがオン/オフの何れに設定されているかを判定し
て、ライトプロテクトがオンに設定されているときのみ
データをフラッシュメモリ22に書き込むようになって
いる。
型のフラッシュメモリからなる。フラッシュメモリ22
では、図3に示すように、ホストコンピュータ1から送
信されたデータが消去単位となるブロック毎に分割して
記憶される。各ブロック0,1,2,・・・,nは、ホ
ストコンピュータ1から送信されたデータを1ページ
(=512バイト)記憶するデータエリアと、16バイ
トの冗長エリアとから構成される。上記冗長エリアに
は、当該ブロックのデータエリアにあるデータを管理す
る管理情報が記憶されている。この管理情報は、例え
ば、データの書き込み状況を示すブロックフラグや複数
のブロックが連結して1つのファイルを構成していると
きの他のブロックとの連結先を示す連結情報や、データ
エリアにデータが反転されて書き込まれたかを示す反転
フラグ等を有するものである。かかる管理情報は、ホス
トコンピュータ1に読み出されることによって、データ
の読み出し/書き込みの際のフラッシュメモリ22の状
態判定に用いられる。
には、シリアル/パラレル・パラレル/シリアル・イン
ターフェース・シーケンサ(以下、S/P&P/Sシー
ケンサという。)31と、S/P&P/Sシーケンサ3
1からのデータを一時記憶するページバッファ32と、
ページバッファ32からのデータをフラッシュメモリ2
2に供給するフラッシュ・インターフェース・シーケン
サ(以下、フラッシュI/Fシーケンサという。)33
と、誤り訂正の処理を行うECCエンコーダ/デコーダ
34と、所定の制御コマンドを発生するコマンド・ジェ
ネレータ35と、バージョン情報等が記憶されているコ
ンフィグレーションROM(Read OnlyMemory)36
と、各回路にクロックを供給する発振器37とを備え
る。
第1乃至第3のデータ線を介して、ホストコンピュータ
1のシリアルI/F15に接続している。従って、S/
P&P/Sシーケンサ31には、ホストコンピュータ1
からステータス信号State,シリアルクロックSC
LK,データ及び制御データからなるシリアルデータD
IOが供給される。
は、ホストコンピュータ1から供給されるシリアルデー
タDIOを上記シリアルクロックSCLKに同期してパ
ラレルデータに変換する。S/P&P/Sシーケンサ3
1は、このパラレルデータの内、例えば制御データをコ
マンド・ジェネレータ35に供給し、データをページバ
ッファ32に供給する。
ーケンサ31から供給されるデータを1ページ毎に記憶
するバッファメモリである。ページバッファ32に記憶
されたデータは、ECCエンコーダ/デコーダ34によ
って誤り訂正符号が付加される。ページバッファ32
は、誤り訂正符号の付けられた1ページのデータを、フ
ラッシュI/Fシーケンサ33を介して、フラッシュメ
モリ22a〜22dに供給する。こうして、フラッシュ
メモリ22a〜22dには、ホストコンピュータ1から
のデータが書き込まれるようになっている。
ら読み出されたデータは、フラッシュI/Fシーケンサ
33を介してページバッファ32に供給される。ページ
バッファ32は、フラッシュI/Fシーケンサ33から
のデータを記憶する。このとき、ECCエンコーダ/デ
コータ34は、ページバッファ32に記憶されているデ
ータに付加されている誤り訂正符号に基づいて誤り訂正
処理を施す。そして、ページバッファ32は、誤り訂正
処理済みのデータを1ページ毎に読み出して、このデー
タをS/P&P/Sシーケンサ31に供給する。S/P
&P/Sシーケンサ31は、ページバッファ32から供
給されるパラレルのデータをシリアルデータDIOに変
換して上述のホストコンピュータ1に送信する。
P/Sシーケンサ31からの制御データに基づいて制御
コマンドを発生する。例えば、コマンド・ジェネレータ
35は、メモリカード2の動作状態をみるためのリード
・ステータス・レジスタ命令を受けると、誤消去防止ス
イッチ23の設定内容を判定し、その設定内容に応じて
データの書込みを行うか否かを判定する。
ラッシュメモリ22にデータを書き込んでいたり又はフ
ラッシュメモリ22からデータを読み出している状態を
示すビジー(busy)・コマンド(以下、ビジー信号とい
う。)を発生し、これをS/P&P/Sシーケンサ31
を介してホストコンピュータ1に送信する。そして、コ
マンド・ジェネレータ35は、データの書込み又は読出
しが終了すると、その終了を示すレディ(ready)・コ
マンド(以下、レディー信号という。)を発生して、こ
れをS/P&P/Sシーケンサ31を介してホストコン
ピュータ1に送信する。ホストコンピュータ1は、これ
らのビジー信号やレディ信号を受信することによって、
メモリカード2の動作状態を認識している。
モリカード2のバージョン情報や初期設定値の情報が記
憶されている。従って、ホストコンピュータ1とメモリ
カード2が接続されると、コマンド・ジェネレータ35
は、最初にS/P&P/Sシーケンサ31を介してコン
フィグレーションROM36から上記バージョン情報等
を読み出して、この情報に基づいて所定のコマンドを発
生することによってメモリカード2の所定の初期設定を
行うようになっている。
ホストコンピュータ1は、メモリカード2のフラッシュ
メモリ22の管理情報を予め読み出して、この管理情報
をRAM12に格納する。そして、ホストコンピュータ
1は、メモリカード2にデータを書き込むときは、上記
管理情報を用いて、図4に示すステップS1〜ステップ
S6までの処理を行っている。
タ1のCPU17は、例えばメモリカード2に送信する
ためにハードディスク11から読み出したデータが新規
なものかを判定し、新規なデータであるときはステップ
S5に進み、新規なデータでないときはステップS3に
進む。すなわち、CPU17は、新しいデータであるか
又は以前メモリカード2に送信したデータの一部のみを
変更したような近似したものであるかを判定する。そし
て、新しいデータと判定したときはステップS5に進
み、以前送信したデータと近似していると判定したとき
はステップS2に進む。
ータの書き込みの対象となる各ブロックの反転フラグが
セットされているかを判定し、セットされているときは
ステップS5に進み、セットされていないときはステッ
プS3に進む。
リアルI/F15,メモリカード2のコントロールIC
21を介して、フラッシュメモリ22の冗長エリアに反
転フラグをセットして、さらに、送信すべきデータを例
えばハードディスク11からRAM12に格納して、ス
テップS4に進む。
AM12においてメモリカード2に送信すべきデータの
ビットを全て反転させる処理を行って、ステップS6に
進む。
と判定したとき及びステップS6で反転フラグがセット
されていると判定したときのステップS5において、C
PU17は、シリアルI/F15,メモリカード2のコ
ントロールIC21を介して、フラッシュメモリ22の
冗長エリアの反転フラグをリセットし、さらに、送信す
べきデータを例えばハードディスク11からRAM12
に格納して、ステップS6に進む。
AM12に格納されているデータやこのデータによって
更新される管理情報をシリアルI/F15を介してメモ
リカード2に送信し、これらのデータ等をフラッシュメ
モリ22に書き込んで、処理を終了する。
一部のみを変更したような近似したデータをメモリカー
ド2に何度も書き込むときは、かかるデータを書き込む
毎にビットを反転/非反転している。これにより、デー
タの書き込みや消去によってフラッシュメモリ22の特
定セルにダメージが集中するのを防止して、セルのダメ
ージを平均化することができ、ひいてはフラッシュメモ
リ22の寿命を延ばすことができる。
ード2に記憶されたデータを読み出すときは、RAM1
2に格納された管理情報を用いて、図5に示すステップ
S11〜ステップS13までの処理を行っている。
ータ1のCPU17は、RAM12に格納されている反
転フラグがセットされているかを判定し、セットされて
いるときはステップS12に進み、セットされていない
ときはステップS13に進む。
シリアルI/F15,メモリカード2のコントロールI
C21を介して、フラッシュメモリ22からデータを読
み出してRAM12に格納し、このデータのビットを反
転して、読み出しの処理を終了する。
シリアルI/F15,メモリカード2のコントロールI
C21を介して、フラッシュメモリ22からデータを単
に読み出して、読み出しの処理を終了する。
反転フラグがセットされているときはフラッシュメモリ
22からデータを読み出してビットを反転し、反転フラ
グがセットされていないときはフラッシュメモリ22か
らそのままデータを読み出すことによって、ビットの反
転/非反転の処理を経てフラッシュメモリ22に書き込
まれたデータを読み出すことができる。
されるものではなく、特許請求の範囲に記載された技術
的思想の範囲内において、種々の設計上の変更が可能で
あるのは言うまでもない。
ばスチルカメラやビデオカメラを適用することができ
る。このとき、メモリカード2は、スチルカメラ等の制
御によって画像データが書き込まれるようにすればよ
い。
リカード2に記憶されている楽曲のオーディオデータを
読み出して音声を出力することのできる再生装置に適用
してもよい。かかる場合、ホストコンピュータ1とメモ
リカード2のデータの転送速度は磁気テープやCD(Co
mpact Disc)からのデータの読出しの速度より非常に早
いので、例えば楽曲の頭出し等を高速で行うことが可能
である。
る記憶装置によれば、記憶手段のデータの書き込みの対
象となるブロックに反転フラグがセットされているとき
は、反転フラグをリセットしてデータを書き込み、記憶
手段のデータの書き込みの対象となるブロックに反転フ
ラグがセットされていないときは、反転フラグをセット
してビットを反転したデータ書き込む制御を行うことに
よって、一部分にのみ変更が生じたデータを繰り返し書
き込む場合であっても、特定のブロック内で書き込み/
消去の際の負荷が偏ることを防止することができる。
データの書き込みの対象となるブロックに反転フラグが
セットされているときは、上記反転フラグをリセットし
てデータを書き込み、データの書き込みの対象となるブ
ロックに反転フラグがセットされていないときは、反転
フラグをセットしてビットを反転したデータ書き込むこ
とによって、一部分にのみ変更が生じたデータを繰り返
し書き込む場合であっても、特定のブロック内で書き込
み/消去の際の負荷が偏ることを防止することができ
る。
から読み出されたデータの属するブロックに反転フラグ
がセットされているときは、上記読み出されたデータの
ビットを反転することによって、ビットが反転されて記
憶されたデータを読み出すことができる。
読み出されたデータの属するブロックに反転フラグがセ
ットされているときは、上記読み出されたデータのビッ
トを反転することによって、ビットが反転されて記憶さ
れたデータを読み出すことができる。
ック図である。
すブロック図である。
の消去単位となるブロックの構成図である。
説明するフローチャートである。
すときの動作を説明するフローチャートである。
フラッシュメモリ
タの読出方法及び記録媒体
ッシュメモリに用いて好適な記憶装置、データの書込方
法、データの読出方法及び記録媒体に関する。
たものであり、特定のセルにデータの消去/書き込みに
よるダメージが集中するのを防止して寿命を延ばすこと
のできる記憶装置、データの書込方法、データの読出方
法及び記録媒体を提供することを目的とする。
れたデータの属するブロックに反転フラグがビットが反
転されていることを示すときは、読み出されたデータの
ビットを反転する制御を行う。本発明に係る記録媒体
は、ブロック毎に分割されたデータを記録し、上記ブロ
ック毎に上記データのビットが反転されているか否かを
示す反転フラグを備えることを特徴とする。上記記録媒
体によると、上記反転フラグによって、ブロック毎に記
録されているデータのビットが反転されているかを示す
ことができる。
読み出されたデータの属するブロックに反転フラグがセ
ットされているときは、上記読み出されたデータのビッ
トを反転することによって、ビットが反転されて記憶さ
れたデータを読み出すことができる。本発明に係る記録
媒体によれば、ブロック毎にデータのビットが反転され
ているか否かを示す反転フラグを備えることによって、
ビットが反転されたデータが書き込まれたときはビット
が反転されていることを示すように反転フラグがセット
され、データが読み出されるときは反転ビットに基づい
てデータが反転されたり反転されずに読み出される。
Claims (6)
- 【請求項1】 ブロック毎に分割されたデータと、上記
ブロック毎に上記データのビットが反転されているか否
かを示す反転フラグとを記憶する記憶手段と、 上記記憶手段のデータの書き込みの対象となるブロック
の反転フラグがビットが反転されていることを示すとき
は、ビットが反転されていないことを示す反転フラグを
設定してデータを書き込み、上記記憶手段のデータの書
き込みの対象となるブロックの反転フラグがビットが反
転されていないことを示すときは、ビットが反転される
ことを示す反転フラグを設定してビットを反転したデー
タを書き込む制御を行う制御手段とを備える記憶装置。 - 【請求項2】 上記制御手段は、上記記憶手段に新たな
データを書き込むときに、上記記憶手段のデータの書き
込みの対象となるブロックの反転フラグをビットが反転
されていないことを示すように設定する制御を行うこと
を特徴とする請求項1記載の記憶装置。 - 【請求項3】 ブロック毎に分割されたデータと、上記
ブロック毎に上記データのビットが反転されているか否
かを示す反転フラグとを記憶し、 データの書き込みの対象となるブロックの反転フラグが
ビットが反転されていることを示すときは、ビットが反
転されていないことを示す反転フラグを設定してデータ
を書き込み、データの書き込みの対象となるブロックの
反転フラグがビットが反転されていないことを示すとき
は、ビットが反転されることを示す反転フラグを設定し
てビットを反転したデータを書き込むことを特徴とする
データの書込方法。 - 【請求項4】 新たなデータを書き込むときに、データ
の書き込みの対象となるブロックの反転フラグをビット
が反転されていないことを示すように設定する制御を行
うことを特徴とする請求項3記載のデータの書込方法。 - 【請求項5】 ブロック毎に分割されたデータと、上記
ブロック毎に上記データのビットが反転されているか否
かを示す反転フラグとを記憶する記憶手段と、 上記記憶手段のデータの読み出しを制御する制御手段と
を備え、 上記制御手段は、上記記憶手段から読み出されたデータ
の属するブロックに反転フラグがビットが反転されてい
ることを示すときは、上記読み出されたデータのビット
を反転する制御を行うことを特徴とする記憶装置。 - 【請求項6】 ブロック毎に分割されたデータと、上記
ブロック毎に上記データのビットが反転されているか否
かを示す反転フラグとを記憶し、 上記記憶されたデータを読み出し、 上記読み出されたデータの属するブロックに反転フラグ
がビットが反転されていることを示すときは、上記読み
出されたデータのビットを反転する制御を行うことを特
徴とするデータの読出方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18154097A JP3175648B2 (ja) | 1997-07-07 | 1997-07-07 | 記憶装置及びデータの書込み方法 |
US09/105,810 US6345333B1 (en) | 1997-07-07 | 1998-06-26 | Method and apparatus for reverse rewriting |
EP98112506A EP0890955B1 (en) | 1997-07-07 | 1998-07-06 | Storage apparatus, data write-in method, and data read-out method |
DE69820164T DE69820164T2 (de) | 1997-07-07 | 1998-07-06 | Speichervorrichtung sowie Datenlese- und Schreibverfahren |
KR1019980027191A KR100564672B1 (ko) | 1997-07-07 | 1998-07-07 | 기억장치, 데이터 기록방법 및 데이터 판독방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18154097A JP3175648B2 (ja) | 1997-07-07 | 1997-07-07 | 記憶装置及びデータの書込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1125002A true JPH1125002A (ja) | 1999-01-29 |
JP3175648B2 JP3175648B2 (ja) | 2001-06-11 |
Family
ID=16102573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18154097A Expired - Lifetime JP3175648B2 (ja) | 1997-07-07 | 1997-07-07 | 記憶装置及びデータの書込み方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6345333B1 (ja) |
EP (1) | EP0890955B1 (ja) |
JP (1) | JP3175648B2 (ja) |
KR (1) | KR100564672B1 (ja) |
DE (1) | DE69820164T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008257850A (ja) * | 2007-04-04 | 2008-10-23 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその駆動方法 |
JP2008269773A (ja) * | 2007-04-24 | 2008-11-06 | Hynix Semiconductor Inc | フラッシュメモリ素子の動作方法及びそのための制御回路 |
US8335967B2 (en) | 2007-08-17 | 2012-12-18 | Kabushiki Kaisha Toshiba | Memory system |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53132327A (en) * | 1977-04-23 | 1978-11-18 | Kawai Musical Instr Mfg Co | Electronic musical instrument |
US6601140B1 (en) * | 1999-04-07 | 2003-07-29 | Sony Corporation | Memory unit, data processing unit, and data processing method using memory unit type |
JP2001297038A (ja) * | 2000-04-11 | 2001-10-26 | Toshiba Corp | データ記憶装置および記録媒体並びに記録媒体制御方法 |
KR20020044907A (ko) * | 2000-12-07 | 2002-06-19 | 윤종용 | 다중 플래쉬 메모리 시스템에서의 프로그램 운용 방법 |
JP4017177B2 (ja) * | 2001-02-28 | 2007-12-05 | スパンション エルエルシー | メモリ装置 |
US6633951B2 (en) * | 2001-03-15 | 2003-10-14 | Intel Corporation | Method for reducing power consumption through dynamic memory storage inversion |
US7003619B1 (en) | 2001-04-09 | 2006-02-21 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading a file system structure in a write-once memory array |
US6996660B1 (en) * | 2001-04-09 | 2006-02-07 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading data in a write-once memory array |
US7062602B1 (en) | 2001-04-09 | 2006-06-13 | Matrix Semiconductor, Inc. | Method for reading data in a write-once memory device using a write-many file system |
US6895490B1 (en) | 2001-04-09 | 2005-05-17 | Matrix Semiconductor, Inc. | Method for making a write-once memory device read compatible with a write-many file system |
US6948026B2 (en) | 2001-08-24 | 2005-09-20 | Micron Technology, Inc. | Erase block management |
US7051251B2 (en) * | 2002-12-20 | 2006-05-23 | Matrix Semiconductor, Inc. | Method for storing data in a write-once memory array using a write-many file system |
US7398348B2 (en) * | 2004-08-24 | 2008-07-08 | Sandisk 3D Llc | Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory |
KR100877609B1 (ko) * | 2007-01-29 | 2009-01-09 | 삼성전자주식회사 | 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법 |
TWI377580B (en) * | 2008-04-03 | 2012-11-21 | Wistron Corp | Method and related device for data storage in an electronic device |
JP2009271848A (ja) * | 2008-05-09 | 2009-11-19 | Fujitsu Microelectronics Ltd | ファイルシステム及びデータ管理方法 |
CN101419838B (zh) * | 2008-09-12 | 2011-01-19 | 中兴通讯股份有限公司 | 一种提高flash使用寿命的方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3681764A (en) * | 1971-03-15 | 1972-08-01 | Litton Systems Inc | Low power memory system |
US4106105A (en) * | 1977-02-28 | 1978-08-08 | The Singer Company | Zero detector |
US4763305A (en) | 1985-11-27 | 1988-08-09 | Motorola, Inc. | Intelligent write in an EEPROM with data and erase check |
JPH0778997B2 (ja) * | 1987-10-30 | 1995-08-23 | 株式会社東芝 | 不揮発性半導体メモリ |
EP0444774A3 (en) | 1990-01-29 | 1991-09-11 | Raytheon Company | Method and apparatus for driving a digital bus |
US5363330A (en) * | 1991-01-28 | 1994-11-08 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device incorporating data latch and address counter for page mode programming |
US5396468A (en) | 1991-03-15 | 1995-03-07 | Sundisk Corporation | Streamlined write operation for EEPROM system |
JPH06267283A (ja) * | 1993-03-16 | 1994-09-22 | Mitsubishi Electric Corp | データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み/読み出し方法 |
US5537350A (en) * | 1993-09-10 | 1996-07-16 | Intel Corporation | Method and apparatus for sequential programming of the bits in a word of a flash EEPROM memory array |
JP3443998B2 (ja) * | 1995-01-23 | 2003-09-08 | ソニー株式会社 | 半導体不揮発性記憶装置 |
DE19610838A1 (de) * | 1996-03-19 | 1997-02-27 | Siemens Ag | Verfahren zum Speichern eines Datensatzes in einem Speicher |
-
1997
- 1997-07-07 JP JP18154097A patent/JP3175648B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-26 US US09/105,810 patent/US6345333B1/en not_active Expired - Lifetime
- 1998-07-06 DE DE69820164T patent/DE69820164T2/de not_active Expired - Lifetime
- 1998-07-06 EP EP98112506A patent/EP0890955B1/en not_active Expired - Lifetime
- 1998-07-07 KR KR1019980027191A patent/KR100564672B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008257850A (ja) * | 2007-04-04 | 2008-10-23 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びその駆動方法 |
JP2008269773A (ja) * | 2007-04-24 | 2008-11-06 | Hynix Semiconductor Inc | フラッシュメモリ素子の動作方法及びそのための制御回路 |
US8335967B2 (en) | 2007-08-17 | 2012-12-18 | Kabushiki Kaisha Toshiba | Memory system |
Also Published As
Publication number | Publication date |
---|---|
JP3175648B2 (ja) | 2001-06-11 |
EP0890955A2 (en) | 1999-01-13 |
DE69820164T2 (de) | 2004-11-25 |
EP0890955B1 (en) | 2003-12-03 |
KR19990013635A (ko) | 1999-02-25 |
EP0890955A3 (en) | 1999-09-01 |
US6345333B1 (en) | 2002-02-05 |
DE69820164D1 (de) | 2004-01-15 |
KR100564672B1 (ko) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3175648B2 (ja) | 記憶装置及びデータの書込み方法 | |
US6438665B2 (en) | System and method which compares data preread from memory cells to data to be written to the cells | |
US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
KR100871027B1 (ko) | 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법 | |
KR100578427B1 (ko) | 메모리관리방법 | |
US7007140B2 (en) | Storage device, storage device controlling method, and program | |
TW445452B (en) | Semiconductor storage device and data management method therefor | |
JP3016490B2 (ja) | Icメモリカード | |
JP3421581B2 (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
TW201327185A (zh) | 記憶體儲存裝置及其記憶體控制器與資料寫入方法 | |
JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
US5748939A (en) | Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus | |
JP2005078378A (ja) | データ記憶装置及び不揮発性メモリに対するデータ書き込み方法 | |
JP2001109666A (ja) | 不揮発性半導体記憶装置 | |
TW201621668A (zh) | 資料儲存裝置及其資料寫入方法 | |
US20050204115A1 (en) | Semiconductor memory device, memory controller and data recording method | |
JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
JPH06309527A (ja) | Icカード | |
JPH06139138A (ja) | メモリカード装置 | |
JPH0793101A (ja) | データバックアップ装置 | |
JP2006040170A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2003263894A (ja) | 不揮発性半導体メモリ装置の制御方法 | |
JPH0547189A (ja) | メモリカード装置 | |
JPH05151099A (ja) | メモリカード装置 | |
JPH11317068A (ja) | メモリカ―ド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |