JPH06267283A - データ書き込み可能な読み出し専用メモリ及びそのデータ書き込み／読み出し方法 - Google Patents

Abstract

(57)【要約】 【目的】 PROMの電源ラインのアルミ幅を縮小すること
を可能とし、また１回の書き込み動作で書き込まれるデ
ータ長を拡大する場合に電源ラインのアルミ幅を拡大す
る必要がなく、消費電流を削減することを可能とする。 【構成】 メモリセルアレイ(1) に書き込まれるべきデ
ータの内の”０”のビット数が所定ビット長の１／２以
上であるか否かを判定する”０”数判定回路(8) と、こ
の判定結果をそれぞれのデータに対応させて記憶するモ
ニタビットセル群(9) と、書き込まれるべきデータの内
の”０”の数が所定ビット長の１／２以上であると判定
された場合はそのデータの各ビットの値を反転してデー
タ書込み／読出し回路(2) に出力しすると共に、読み出
されるべきデータの内の”０”の数が所定ビット長の１
／２以上であったことをモニタビットセル群(9) が記憶
している場合はデータメモリセルアレイ(1) が読み出し
たデータの各ビットの値を反転して出力するデータ反転
選択回路(12)とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、PROM(Programable Rea
d-Only Memory)と称されるデータ書き込み可能な読み出
し専用メモリ、特に電気的な操作によりデータの書き込
みが可能な固定記憶素子であるEEPROMに関し、またその
データ書き込み／読み出し方法に関する。

【０００２】

【従来の技術】図３は一般的なマイクロコンピュータに
内蔵される従来データ書き込み可能な読み出し専用メモ
リとしてののPROMの構成を示すブロック図である。図３
において、参照符号１はデータを保持するためのメモリ
本体としてのメモリセルアレイを示しており、複数のメ
モリセル1aが行×列方向のマトリックス状に配列された
構成になっている。

【０００３】このメモリセルアレイ１は後述するデータ
書き込み／読み出し回路２を介してデータバスDBと接続
されている。各メモリセル1aにはデータ書き込み／読み
出し回路（データＷ／Ｒ回路）２によりデータバスDBか
ら入力されたデータの各ビットの値が書き込まれ、また
逆に各メモリセル1aに記憶されている値がデータの各ビ
ットの値としてデータバスDBへ読み出される。

【０００４】メモリセルアレイ１内の各メモリセル1a
は、上述のようにマトリックス状に配列されており、そ
の各行 (列) 方向のメモリセル1aは共通のワード線７に
接続され、各列（行）方向のメモリセル1aは共通のビッ
ト線６に接続されている。従って、各メモリセル1aはい
ずれか１本のワード線７といずれか１本のビット線６と
に接続されている。

【０００５】各ワード線７はワード選択回路20に、各ビ
ット線６はデータ書き込み／読み出し回路２にそれぞれ
接続されている。データ書き込み／読み出し回路２に
は、データ書き込み信号（以下、DR信号という) 線３、
データ書き込みパルス信号（以下、 PGM信号という）線
４及び電源ライン５が接続されている。

【０００６】電源ライン５はデータ書き込み／読み出し
回路２にデータ書き込み電圧Ｖppを供給する。また、DR
信号線３によりデータ書き込み／読み出し回路２に与え
られるDR信号がアクティブになるとメモリセルアレイ１
の１本のワード線７に接続されている１行（列）の各メ
モリセル1aからデータ書き込み／読み出し回路２へデー
タが読み出される。 PGM信号４によりメモリセルアレイ
１に与えられる PGM信号がＬレベルになると、データ”
０”が書き込まれるべきビット線６に電源ライン５が選
択的に接続されてデータ書き込み電圧Ｖppが出力され
る。

【０００７】上述のように構成された従来のPROMのデー
タ書き込み時の動作は以下の如くである。まず、メモリ
セルアレイ１に記憶されるべきデータがデータバスDBか
らデータ書き込み／読み出し回路２に与えられると共
に、そのデータが記憶されるべきメモリセルアレイ１の
アドレスを指示するアドレス信号が図示されていないデ
コーダに外部から与えられる。

【０００８】この外部から与えられたアドレスのデコー
ド結果に応じてワード選択回路20が１本のワード線７を
選択することにより、その選択されたワード線７に接続
されている１行（列）の各メモリセル1aがアクセスされ
る。次に、 PGM信号線４により与えられている PGM信号
がＬレベルになると、データ書き込み／読み出し回路２
はメモリセルアレイ１に書き込むべきデータの内の”
０”のデータが書き込まれるべきメモリセル1aに接続し
ているビット線６の電位を電源ライン５から与えられて
いるデータ書き込み電圧Ｖppに固定する。そして、この
PGM信号がＬレベルを維持している期間において、ビッ
ト線６を介して各メモリセル1aのソース・ドレイン間に
電流を流すことにより、データの書き込みが行われる。

【０００９】このデータ書き込みの際の各１回の動作、
換言すればメモリセルアレイ１の各１行（列）にデータ
を書き込む際に必要な電流Ｉppは、電流が流れたビット
線６の数、即ちメモリセルアレイ１の各１行（列) に書
き込まれるべきデータの内の”０”のデータの数により
規定される。従って、１行（列) に書き込まれるべきデ
ータの全ビットが”０”である場合に電流Ｉppが最大に
なる。通常、１個の”０”のデータを書き込むために必
要な電流Ｉppは１mA程度であるので、たとえばメモリセ
ルアレイ１に16ビット単位でデータの書き込みが行われ
るとすれば、電流Ｉppの最大値は16mA程度になる。

【００１０】一方、データの読み出し時の動作は以下の
ようになる。まず、メモリセルアレイ１から読み出され
るべきデータが記憶されているメモリセルアレイ１のア
ドレスを指示するアドレス信号が図示されていないデコ
ーダに外部から与えられる。

【００１１】この外部から与えられたアドレスのデコー
ド結果に応じてワード選択回路20が１本のワード線７を
選択することにより、その選択されたワード線７に接続
されているメモリセルアレイ１の１行（列）の各メモリ
セル1aがアクセスされる。次に、DR信号線３により与え
られているDR信号がアクティブになると、データ書き込
み／読み出し回路２はワード選択回路20により選択され
ているワード線７と接続されている１行（列）の各メモ
リセル1aに記憶されている信号（データ）を読み出して
データバスDBへ出力する。

【００１２】

【発明が解決しようとする課題】従来のPROM、即ちデー
タ書き込み可能な読み出し専用メモリにおいては上述の
ような手法でデータの書き込みを行っているため、１回
のデータの書き込み動作に際して、書き込まれるべきデ
ータの全ビットが”０”である場合にデータ書き込み電
流Ｉppが最大になる。一方、データ書き込み電圧Ｖppを
供給する電源ラインのアルミ幅は上述のデータ書き込み
電流Ｉppの最大値を許容する幅が必要になると共に消費
電流も増大する。また、PROMに書き込むデータ長を拡大
する場合、たとえば16ビットから32ビットに拡大する場
合にはそれに応じて電源ラインのアルミ幅を拡大する必
要が生じ、また消費電流も増大する。

【００１３】本発明はこのような事情に鑑みてなされた
ものであり、従来のデータ書き込み可能な読み出し専用
メモリの電源ラインのアルミ幅を縮小することを可能と
し、また１回の書き込み動作で書き込まれるデータ長を
拡大する場合に電源ラインのアルミ幅を拡大する必要が
なく、消費電流を削減することが可能なデータ書き込み
可能な読み出し専用メモリ及びそのデータ書き込み／読
み出し方法の提供を目的とする。

【００１４】

【課題を解決するための手段】本発明に係るデータ書き
込み可能な読み出し専用メモリは、メモリ本体に書き込
まれるべきデータの内の第１の値のビット数が所定ビッ
ト長の１／２以上であるか否かを判定する判定手段と、
この判定手段の判定結果をそれぞれのデータに対応させ
て記憶する判定結果記憶手段と、メモリ本体に書き込ま
れるべきデータの内の第１の値の数が所定ビット長の１
／２以上であると判定手段が判定した場合はそのデータ
の各ビットの値を反転してデータ書き込み／読み出し手
段へ出力し、メモリ本体から読み出されるべきデータの
内の第１の値の数が所定ビット長の１／２以上であるこ
とを判定結果記憶手段が記憶している場合はデータ書き
込み／読み出し手段がメモリ本体から読み出したデータ
の各ビットの値を反転してデータバスへ出力するデータ
反転手段とを備えたことを特徴とする。

【００１５】また、本発明のデータ書き込み可能な読み
出し専用メモリは、前述の判定結果記憶手段が、電流が
通流することにより第１の値が、電流が通流しないこと
により第２の値がそれぞれ書き込まれる複数の判定結果
メモリセルにて構成された判定結果メモリ本体と、メモ
リ本体に書き込まれるべきデータの内の第１の値の数が
所定ビット長の１／２以上であると判定手段が判定した
場合に第２の値を、メモリ本体に書き込まれるべきデー
タの内の第１の値の数が所定ビット長の１／２未満であ
ると判定手段が判定した場合に第１の値をそれぞれのデ
ータに対応する判定結果メモリセルに書き込み、またメ
モリ本体から読み出されるべきデータに対応する判定結
果メモリセルに記憶されている値を読み出してデータ書
き込み／読み出し手段へ出力する判定結果データ書き込
み／読み出し手段とを備えたことを特徴とする。

【００１６】更に、本発明のデータ書き込み可能な読み
出し専用メモリのデータ書き込み／読み出し方法は、メ
モリ本体に書き込まれるべきデータの内の第１の値のビ
ット数が所定ビット長の１／２以上であるか否かを判定
し、メモリ本体に書き込まれるべきデータの内の第１の
値の数が所定ビット長の１／２以上であると判定された
場合はそのデータの各ビットの値を反転して、他の場合
は反転せずにメモリ本体の指定されたメモリセルそれぞ
れに書き込み、メモリ本体から読み出されるべきデータ
がメモリ本体に書き込まれた際にその内の第１の値の数
が所定ビット長の１／２以上であったと判定されていた
場合は、メモリ本体の指定されたメモリセルそれぞれか
ら読み出されたデータの各ビットの値を反転して、他の
場合は反転せずに読み出すことを特徴とする。

【００１７】また、本発明のデータ書き込み可能な読み
出し専用メモリのデータ書き込み／読み出し方法は、電
流が通流することにより第１の値が、電流が通流しない
ことにより第２の値がそれぞれ書き込まれる複数の判定
結果メモリセルにて構成された判定結果メモリ本体のそ
れぞれのデータに対応した判定結果メモリセルそれぞれ
に、メモリ本体に書き込まれるべきデータの内の第１の
値の数が所定ビット長の１／２以上であると判定された
場合に第２の値を、メモリ本体に書き込まれるべきデー
タの内の第１の値の数が所定ビット長の１／２未満であ
ると判定された場合に第１の値をそれぞれのデータに対
応して書き込むことを特徴とする。

【００１８】

【作用】本発明に係るデータ書き込み可能な読み出し専
用メモリでは、メモリ本体に書き込まれるべきデータの
内の第１の値のビット数が所定ビット長の１／２以上で
あるか否かが判定手段により判定され、この判定結果が
それぞれのデータに対応させて判定結果記憶手段により
記憶され、データの書き込みに際しては書き込まれるべ
きデータの内の第１の値の数が所定ビット長の１／２以
上であると判定手段が判定した場合はデータバスから入
力されたデータの各ビットの値がデータ反転手段により
反転されてデータ書き込み／読み出し手段によりメモリ
本体に書き込まれ、データの読み出しに際しては読み出
されるべきデータの内の第１の値の数が所定ビット長の
１／２以上であることが判定結果記憶手段に記憶されて
いる場合はデータ書き込み／読み出し手段がメモリ本体
から読み出したデータの各ビットの値がデータ反転手段
により反転されてデータバスへ出力される。

【００１９】また、本発明のデータ書き込み可能な読み
出し専用メモリでは、前述の判定結果記憶手段におい
て、判定結果メモリ本体の複数の判定結果メモリセルに
電流が通流することにより第１の値が、電流が通流しな
いことにより第２の値がそれぞれ書き込まれ、メモリ本
体へのデータの書き込みに際してはメモリ本体に書き込
まれるべきデータの内の第１の値の数が所定ビット長の
１／２以上であると判定手段が判定した場合に第２の値
が、メモリ本体に書き込まれるべきデータの内の第１の
値の数が所定ビット長の１／２未満であると判定手段が
判定した場合に第１の値がそれぞれのデータに対応する
判定結果メモリセルに判定結果データ書き込み／読み出
し手段により書き込まれ、またメモリ本体からのデータ
の読み出しに際してはメモリ本体から読み出されるべき
データに対応する判定結果メモリセルに記憶されている
値がデータ書き込み／読み出し手段により読み出され
る。

【００２０】更に、本発明のデータ書き込み可能な読み
出し専用メモリのデータ書き込み／読み出し方法では、
データの書き込みに際してはメモリ本体に書き込まれる
べきデータの内の第１の値のビット数が所定ビット長の
１／２以上であるか否かが判定され、書き込まれるべき
データの内の第１の値の数が所定ビット長の１／２以上
であると判定された場合はデータバスから入力されたデ
ータの各ビットの値が反転されて、他の場合は反転され
ずにメモリ本体の指定されたメモリセルそれぞれに書き
込まれ、データの読み出しに際しては読み出されるべき
データがメモリ本体に書き込まれた際にその内の第１の
値の数が所定ビット長の１／２以上であったと判定され
ていた場合は、メモリ本体の指定されたメモリセルそれ
ぞれから読み出されたデータの各ビットの値が反転され
て、他の場合は反転されずに読み出される。

【００２１】また、本発明のデータ書き込み可能な読み
出し専用メモリのデータ書き込み／読み出し方法では、
電流が通流することにより第１の値が、電流が通流しな
いことにより第２の値がそれぞれ書き込まれる複数の判
定結果メモリセルにて構成された判定結果メモリ本体の
それぞれのデータに対応した判定結果メモリセルそれぞ
れに、メモリ本体に書き込まれるべきデータの内の第１
の値の数が所定ビット長の１／２以上であると判定され
た場合に第２の値が、メモリ本体に書き込まれるべきデ
ータの内の第１の値の数が所定ビット長の１／２未満で
あると判定された場合に第１の値がそれぞれのデータに
対応して書き込まれる。

【００２２】

【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。

【００２３】図１は本発明に係るデータ書き込み可能な
読み出し専用メモリの一実施例の構成を示すブロック図
である。図１において、参照符号１はデータを保持する
ためのメモリ本体としてのメモリセルアレイを示してお
り、複数のメモリセル1aが行×列方向のマトリックス状
に配列された構成になっている。

【００２４】このメモリセルアレイ１は後述するデータ
反転手段としてのデータ反転選択回路12及びデータ書き
込み／読み出し回路２を介してデータバスDBと接続され
ている。各メモリセル1aにはデータ書き込み／読み出し
回路（データＷ／Ｒ回路）２によりデータバスDBから入
力されたデータの各ビットの値が書き込まれ、また逆に
各メモリセル1aに記憶されている値がデータの各ビット
の値としてデータバスDBへ読み出される。

【００２５】メモリセルアレイ１内の各メモリセル1a
は、上述のようにマトリックス状に配列されており、そ
の各行 (列) 方向のメモリセル1aは共通のワード線７に
接続され、各列（行）方向のメモリセル1aは共通のビッ
ト線６に接続されている。従って、各メモリセル1aはい
ずれか１本のワード線７といずれか１本のビット線６と
に接続されている。

【００２６】各ワード線７はワード選択回路20に、各ビ
ット線６はデータ書き込み／読み出し回路２にそれぞれ
接続されている。データ書き込み／読み出し回路２に
は、データ書き込み信号（以下、DR信号という) 線３、
データ書き込みパルス信号（以下、 PGM信号という）線
４及び電源ライン５が接続されている。

【００２７】電源ライン５はデータ書き込み／読み出し
回路２にデータ書き込み電圧Ｖppを供給する。また、DR
信号線３によりデータ書き込み／読み出し回路２に与え
られるDR信号がアクティブになると、メモリセルアレイ
１からデータ書き込み／読み出し回路２へデータが読み
出される。 PGM信号４によりメモリセルアレイ１に与え
られる PGM信号がＬレベルになると、データ”０”が書
き込まれるべきビット線６に電源ライン５が選択的に接
続されてデータ書き込み電圧Ｖppが出力される。

【００２８】参照符号８は判定手段としての”０”数判
定回路である。この”０”数判定回路８はデータバスDB
と接続されており、データバスDBからメモリセルアレイ
１に書き込まれるべきデータがこの”０”数判定回路８
にも与えられるようになっている。そして、”０”数判
定回路８はメモリセルアレイ１に書き込まれるべきデー
タがデータバスDBから与えられると、その内の”０”の
データのビット数がデータ長の1/２以上であるか否かを
判定する。

【００２９】具体的には、メモリセルアレイ１の各ワー
ド線７に接続されているメモリセル1aが16個であれば、
換言すれば１回のデータ書き込み動作でメモリセルアレ
イ１に書き込まれるデータ長が16ビットであれば、その
データの内の８ビット以上が”０”である場合は”０”
数判定回路８は後述する如くＨレベルのオーバフロー信
号OVF をオーバフロー信号線13へ出力する。このオーバ
フロー信号OVF はオーバフロー信号線13から”０”信号
線131 を介して前述のデータ反転選択回路12に”０”数
判定結果信号（以下、”０”信号という）として与えら
れると共に、オーバフロー信号線13からモニタデータ書
き込みパルス信号（以下、MPGM信号という）線132 を介
して判定結果データ書き込み／読み出し手段としてのモ
ニタビット書き込み／読み出し回路（モニタビットＷ／
Ｒ回路）10にはMPGM信号として与えられる。

【００３０】参照符号９は判定結果記憶手段としてのモ
ニタビットセル群を、10は上述の如くモニタビット書き
込み／読み出し回路をそれぞれ示している。モニタビッ
トセル群９はワード線７の数と同数の判定結果メモリセ
ルとしのモニタビットセル9aにて構成されており、各モ
ニタビットセル9aにはそれぞれ対応するモニタビットセ
ル9aがメモリセルアレイ１を貫通して接続されている。
また、モニタビットセル群９の各モニタビットセル9aに
はモニタビット書き込み／読み出し回路10からモニタビ
ット線11が接続されている。

【００３１】従って、ワード選択回路20によりいずれか
のワード線７が選択されると、そのワード線７に接続す
るメモリセルアレイ１の各メモリセル1aのみならず、そ
のワード線７に接続するモニタビットセル9aもアクセス
されることになる。

【００３２】モニタビット書き込み／読み出し回路10に
はデータ書き込み／読み出し回路２と同様にDR信号線３
及び電源ライン５が接続されており、またMPGM信号線13
2 を介してMPGM信号も与えられているので、基本的な動
作も、データ書き込み／読み出し回路２のビット線６に
相当するモニタビット線11が１本であること以外はデー
タ書き込み／読み出し回路２と同様である。

【００３３】但し、モニタビット書き込み／読み出し回
路10には、”０”数判定回路８からオーバフロー信号線
13及びMPGM信号線132 を介してオーバフロー信号OVF が
MPGM信号として与えられている。従って、モニタビット
書き込み／読み出し回路10は、MPGM信号がＨレベルであ
る場合には”１”のデータを、Ｌレベルである場合に
は”０”のデータをそれぞれ書き込む動作を行う。

【００３４】具体的には、MPGM信号がＬレベルであれ
ば、モニタビット書き込み／読み出し回路10は電源ライ
ン５から供給されているデータ書き込み電圧Ｖppをモニ
タビット線11へ出力することにより、ワード選択回路20
により選択されているワード線７に接続するモニタビッ
トセル9aに”０”のデータを書き込む。一方、MPGM信号
がＨレベルであれば、モニタビット書き込み／読み出し
回路10は電源ライン５から供給されているデータ書き込
み電圧Ｖppをモニタビット線11へ出力しないことによ
り、ワード選択回路20により選択されているワード線７
に接続するモニタビットセル9aに”１”のデータを書き
込む。

【００３５】一方、メモリセルアレイ１からのデータの
読み出しに際しては、データ書き込み／読み出し回路２
と同様に、DR信号線３を介してDR信号が与えられること
により、モニタビット書き込み／読み出し回路10は選択
されているワード線７と接続するモニタビットセル9aが
記憶しているデータを読み出してモニタビット信号（以
下、MB信号という) としてモニタビット信号線14へ出力
してデータ反転選択回路12に与えている。

【００３６】図２は”０”数判定回路８の構成例を示す
ブロック図である。図２において、参照符号8aはシフト
レジスタを、8bは２入力のORゲートを、8cはアップカウ
ンタをそれぞれ示している。

【００３７】シフトレジスタ8aはデータバスDBと接続さ
れていて、メモリセルアレイ１に記憶されるべきデータ
が入力される。またシフトレジスタ8aにはクロックCLK
が与えられており、データバスDBから入力したデータを
クロックCLK に同期して１ビットずつ、図２上で左側か
ら右側へシフトしつつ最右側のビットを出力してORゲー
ト8bの一方の入力端子に入力させる。

【００３８】ORゲート8bの他方の入力端子にはクロック
CLK が入力されている。従って、シフトレジスタ8aから
出力されるデータが”０”である場合にはORゲート8bの
出力としてクロックCLK がそのまま出力され、シフトレ
ジスタ8aから出力されるデータが”１”である場合には
ORゲート8bの出力はＨレベルに固定される。

【００３９】アップカウンタ8cは上述のようなORゲート
8bの出力を入力してクロックCLK の立下がりエッジを計
数するように構成されている。従って、アップカウンタ
8cはシフトレジスタ8aに保持されているデータの内の”
０”のデータの数を計数することになる。そして、この
アップカウンタ8cはメモリセルアレイ１に記憶されるデ
ータ長の1/２の数（データ長が16ビットであれば８）を
カウントするとオーバフローしてＨレベルのオーバフロ
ー信号OVF を出力する。このオーバフロー信号OVF がオ
ーバフロー信号線13へ出力され、データ反転選択回路12
には”０”信号線131 から”０”信号として、モニタビ
ット書き込み／読み出し回路10にはMPGM信号線132 から
MPGM信号としてそれぞれ与えられている。

【００４０】以上のように構成された本発明のPROMの動
作について、以下に説明する。データ書き込み時の動作
は以下の如くである。

【００４１】まず、メモリセルアレイ１に記憶されるべ
きデータが１行（列）データバスDBからデータ反転選択
回路12及び”０”数判定回路８に与えられる。またこの
際、そのデータが記憶されるべきメモリセルアレイ１の
アドレスを指示するアドレス信号が図示されていないデ
コーダに外部から与えられる。

【００４２】”０”数判定回路８ではデータバスDBから
与えられたデータの”０”のビットがデータ長の１／２
以上であるか否かを前述のようにして判定する。いまた
とえばデータ長が16ビットであるとして”０”のビット
が８個以上であったとすると、”０”数判定回路８から
Ｈレベルのオーバフロー信号OVF がオーバフロー信号線
13へ出力されてデータ反転選択回路12には”０”信号線
131 から”０”信号として、モニタビット書き込み／読
み出し回路10にはMPGM信号線132からMPGM信号としてそ
れぞれ与えられる。

【００４３】データ反転選択回路12では”０”信号線13
1 から与えられる”０”信号がＨレベルであれば、デー
タバスDBから入力されているデータの各ビットの値を反
転する。たとえば、データバスDBから入力されたデータ
が”00h (hは16進数を表す)”であれば”FFh ”にす
る。データ反転選択回路12はこのように各ビットの値を
反転したデータをデータ書き込み／読み出し回路２に送
る。

【００４４】一方、外部から与えられたアドレスのデコ
ード結果に応じてワード選択回路20が１本のワード線７
を選択することにより、そのワード線７に接続されてい
るメモリセルアレイ１の１行（列）の各メモリセル1aが
アクセスされる。

【００４５】次に、 PGM信号線４によりデータ書き込み
／読み出し回路２に与えられているPGM信号がＬレベル
になると、従来例と同様に、データ書き込み／読み出し
回路２は前述のようにデータ反転選択回路12から送られ
てきたデータの内の”０”のデータが書き込まれるべき
メモリセル1aに接続しているビット線６の電位を電源ラ
イン５から与えられているデータ書き込み電圧Ｖppに固
定する。そして、このPGM信号がＬレベルを維持してい
る期間において、ビット線６を介して各メモリセル1aの
ソース・ドレイン間に電流を流すことにより、データの
書き込みが行われる。

【００４６】なお、上述のようにしてデータ書き込み／
読み出し回路２によりメモリセルアレイ１に書き込まれ
るデータは、データ反転選択回路12により本来のデータ
の各ビットの値を反転したデータであることは言うまで
もない。

【００４７】また、上述のメモリセルアレイ１へのデー
タの書き込みと同時に、ワード選択回路20により選択さ
れているワード線７と接続しているモニタビットセル群
９のモニタビットセル9aもアクセスされると共に、モニ
タビット書き込み／読み出し回路10にMPGM信号線132 か
ら与えられているMPGM信号はＨレベルになる。従って、
選択されているワード線７に接続しているモニタビット
セル9aには”１”が書き込まれる。

【００４８】次に、メモリセルアレイ１に記憶されるべ
きデータのデータ長がたとえば16ビットであるとして”
０”のビットが８個未満である場合について説明する。
この場合、”０”数判定回路８からＬレベルのオーバフ
ロー信号OVF がオーバフロー信号線13へ出力されてデー
タ反転選択回路12には”０”信号線131 から”０”信号
として、モニタビット書き込み／読み出し回路10にはMP
GM信号線132 からMPGM信号としてそれぞれ与えられる。

【００４９】データ反転選択回路12では”０”信号線13
1 から与えられる”０”信号がＨレベルであれば、デー
タバスDBから入力されているデータの各ビットの値を反
転することなしにそのままデータ書き込み／読み出し回
路２に送る。このデータ反転選択回路12からデータ書き
込み／読み出し回路２に送られたデータがメモリセルア
レイ１に書き込まれる動作は上述の場合と同様であるの
で省略する。

【００５０】一方、上述のメモリセルアレイ１へのデー
タの書き込みと同時に、ワード選択回路20により選択さ
れているワード線７と接続しているモニタビットセル群
９のモニタビットセル9aもアクセスされると共に、モニ
タビット書き込み／読み出し回路10にMPGM信号線132 か
ら与えられているMPGM信号はＬレベルになる。従って、
選択されているワード線７に接続しているモニタビット
セル9aには”０”が書き込まれる。

【００５１】一方、データの読み出し時の動作は以下の
ようになる。まず、メモリセルアレイ１から読み出され
るべきデータが記憶されているメモリセルアレイ１のア
ドレスを指示するアドレス信号が図示されていないデコ
ーダに外部から与えられる。

【００５２】この外部から与えられたアドレスのデコー
ド結果に応じてワード選択回路20が１本のワード線７を
選択することにより、その選択されたワード線７に接続
されているメモリセルアレイ１の１行（列）の各メモリ
セル1aがアクセスされる。次に、DR信号線３により与え
られているDR信号がアクティブになると、データ書き込
み／読み出し回路２はワード選択回路20により選択され
ているワード線７と接続されている１行（列）の各メモ
リセル1aに記憶されている信号（データ）を読み出して
データ反転選択回路12へ出力する。

【００５３】一方、ワード選択回路20により選択された
ワード線７と接続するモニタビットセル群９のモニタビ
ットセル9aもアクセスされる。また同時に、DR信号線３
を介してモニタビット書き込み／読み出し回路10に与え
られているDR信号もアクティブになるので、ワード選択
回路20により選択されたワード線７と接続するモニタビ
ットセル群９のモニタビットセル9aが記憶している値が
モニタビット書き込み／読み出し回路10に読み出され
る。

【００５４】このようにしてモニタビット書き込み／読
み出し回路10に読み出された値が”０”であれば、メモ
リセルアレイ１からデータ書き込み／読み出し回路２へ
読み出されたデータはそれがメモリセルアレイ１に記憶
された時点では反転されていなかったことになる。この
場合、メモリセルアレイ１からデータ書き込み／読み出
し回路２に読み出されたデータはデータ反転選択回路12
で反転されること無しにデータバスDBへそのまま出力さ
れる。

【００５５】しかし、モニタビット書き込み／読み出し
回路10に読み出された値が”１”であれば、メモリセル
アレイ１からデータ書き込み／読み出し回路２へ読み出
されたデータはそれがメモリセルアレイ１に記憶された
時点で反転されていたことになる。この場合、メモリセ
ルアレイ１からデータ書き込み／読み出し回路２に読み
出されたデータはデータ反転選択回路12で反転された上
でデータバスDBへ出力される。

【００５６】以上の実施例のように、本発明のデータ書
き込み可能な読み出し専用メモリ及びそのデータ書き込
み／読み出し方法によれば、２進値の”０”をPROMのメ
モリセルに書込む際にそのメモリセルに電流が通流され
るが、その場合に必要な電流Ｉppの最大値は、従来のPR
OMにおいてメモリセルアレイに書き込まれるデータのデ
ータ長の１／２のビット数が”０”である場合と同様に
なる。

【００５７】具体的には、たとえばデータ長が16ビット
であって、その内の８個のビットが”０”である場合に
は、データが反転されてPROMのメモリセルアレイには８
個の”０”が書き込まれるが、モニタビットセル群に
は”１”が書き込まれるので、全体では８個の”０”が
書き込まれることになる。また、たとえばデータ長が16
ビットであって、その内の７ビットが”０”である場合
には、データは反転されずにPROMのメモリセルアレイに
は７個の”０”が書き込まれるが、モニタビットセル群
には”０”が書き込まれるので、全体では８個の”０”
が書き込まれることになる。更に、たとえばデータ長が
16ビットであって、その内の９ビットが”０”である場
合には、データは反転されてPROMのメモリセルアレイに
は７個の”０”が書き込まれるが、モニタビットセル群
には”１”が書き込まれるので、全体では７個の”０”
が書き込まれることになる。

【００５８】従って、データ長がそのままであれば、PR
OMへのデータ書き込み時における消費電流が削減され、
またデータ書き込み電圧を供給する電源ラインのアルミ
幅も狭くすることが可能になる。またデータ長を拡大す
る場合には、PROMへのデータ書き込み時における消費電
流をデータ拡張後もほぼ同程度に抑えることが可能であ
り、またデータ書き込み電圧を供給する電源ラインのア
ルミ幅も拡大する必要が無くなる。

【００５９】なお、データ長が奇数である場合、たとえ
ばデータ長が17ビットであって、その内の９個のビット
が”０”である場合には、データが反転されてPROMのメ
モリセルアレイには８個の”０”が書き込まれるが、モ
ニタビットセル群には”１”が書き込まれるので、全体
では８個の”０”が書き込まれることになる。また、同
様にたとえばデータ長が17ビットであって、その内の８
ビットが”０”である場合には、データは反転されずに
PROMのメモリセルアレイには８個の”０”が書き込まれ
るが、モニタビットセル群には”０”が書き込まれるの
で、全体では９個の”０”が書き込まれることになる。

【００６０】従って、データ長が奇数の場合には、最大
値としてはデータ長に１を加算した値の１／２のビット
数の”０”が全体として書き込まれることになり、上述
のデータ長が偶数の場合とほぼ同様の効果を奏する。

【００６１】なお、上記実施例では、２進値の”１”が
書き込まれるメモリセルに電流を通流するようにしてい
るが、”１”が書き込まれるメモリセルに電流を通流す
るようにしたPROMにも本発明を適用することは勿論可能
であり、その場合には”１”が書き込まれるメモリセル
の数がデータ長の１／２以上であるか否かに応じて、デ
ータを反転してメモリセルアレイに書込むか否かを決定
すればよい。

【００６２】

【発明の効果】以上に詳述したように、本発明のデータ
書き込み可能な読み出し専用メモリ及びそのデータ書き
込み／読み出し方法によれば、２進値のたとえば”０”
をPROMのメモリセルに書込む際にそのメモリセルに電流
を通流させる必要があるとすると、データ書き込み電流
Ｉppの最大値は、従来のPROMにおいてメモリセルアレイ
に書き込まれるデータのデータ長の１／２のビット数
が”０”である場合と同様になる。

【００６３】従って、本発明を適用すれば、データ長が
そのままである場合にはメモリセルアレイへのデータ書
き込み時における消費電流が削減され、またデータ書き
込み電圧を供給する電源ラインのアルミ幅も狭くするこ
とが可能になる。またデータ長を拡大する場合には、メ
モリセルアレイへのデータ書き込み時における消費電流
をデータ拡張後もほぼ同程度に抑えることが可能であ
り、またデータ書き込み電圧を供給する電源ラインのア
ルミ幅も拡大する必要が無くなる。

【図面の簡単な説明】

【図１】本発明に係るデータ書き込み可能な読み出し専
用メモリの一実施例の構成を示すブロック図である。

【図２】本発明に係るデータ書き込み可能な読み出し専
用メモリの”０”数判定回路の構成例を示すブロック図
である。

【図３】一般的なマイクロコンピュータに内蔵される従
来のデータ書き込み可能な読み出し専用メモリとしての
PROMの構成を示すブロック図である。

【符号の説明】

DB データバスDB １ メモリセルアレイ 1a メモリセル ２ データ書き込み／読み出し回路 ４ PGM信号線 ５ 電源ライン ６ ビット線 ７ ワード線 ８ ”０”数判定回路 ９ モニタビットセル群 10 モニタビット書き込み／読み出し回路 12 データ反転選択回路 20 ワード選択回路 131 ”０”信号線 132 MPGM信号線

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年７月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】各ワード線７はワード選択回路20に、各ビ
ット線６はデータ書き込み／読み出し回路２にそれぞれ
接続されている。データ書き込み／読み出し回路２に
は、データ読み出し信号（以下、DR信号という) 線３、
データ書き込みパルス信号（以下、 PGM信号という）線
４及び電源ライン５が接続されている。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００２６

【補正方法】変更

【補正内容】

【００２６】各ワード線７はワード選択回路20に、各ビ
ット線６はデータ書き込み／読み出し回路２にそれぞれ
接続されている。データ書き込み／読み出し回路２に
は、データ読み出し信号（以下、DR信号という) 線３、
データ書き込みパルス信号（以下、 PGM信号という）線
４及び電源ライン５が接続されている。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】参照符号９は判定結果記憶手段としてのモ
ニタビットセル群を、10は上述の如くモニタビット書き
込み／読み出し回路をそれぞれ示している。モニタビッ
トセル群９はワード線７の数と同数の判定結果メモリセ
ルとしてのモニタビットセル9aにて構成されており、各
モニタビットセル9aにはそれぞれ対応するワード線７が
メモリセルアレイ１を貫通して接続されている。また、
モニタビットセル群９の各モニタビットセル9aにはモニ
タビット書き込み／読み出し回路10からモニタビット線
11が接続されている。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００６１

【補正方法】変更

【補正内容】

【００６１】なお、上記実施例では、２進値の”０”が
書き込まれるメモリセルに電流を通流するようにしてい
るが、”１”が書き込まれるメモリセルに電流を通流す
るようにしたPROMにも本発明を適用することは勿論可能
であり、その場合には”１”が書き込まれるメモリセル
の数がデータ長の１／２以上であるか否かに応じて、デ
ータを反転してメモリセルアレイに書込むか否かを決定
すればよい。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】符号の説明

【補正方法】変更

【補正内容】

【符号の説明】 DB データバスDB １ メモリセルアレイ 1a メモリセル ２ データ書き込み／読み出し回路３ データ読み出し信号（DR信号) 線 ４ PGM信号線 ５ 電源ライン ６ ビット線 ７ ワード線 ８ ”０”数判定回路 ９ モニタビットセル群 10 モニタビット書き込み／読み出し回路 12 データ反転選択回路 20 ワード選択回路 131 ”０”信号線 132 MPGM信号線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電流が通流することにより第１の値が、
   電流が通流しないことにより第２の値がそれぞれ書き込
   まれる複数のメモリセルにて構成されたメモリ本体と、 データバスと接続されており、該データバスから入力さ
   れた各ビットが第１の値または第２の値のいずれかで２
   値表示された所定ビット長のデータの各ビットの値を前
   記メモリ本体の指定されたメモリセルそれぞれに書き込
   み、また所定ビット長のデータの各ビットの値を前記メ
   モリ本体の指定されたメモリセルそれぞれから読み出し
   て前記データバスへ出力するデータ書き込み／読み出し
   手段とを備えたデータ書き込み可能な読み出し専用メモ
   リにおいて、 前記メモリ本体に書き込まれるべきデータの内の第１の
   値のビット数が前記所定ビット長の１／２以上であるか
   否かを判定する判定手段と、 該判定手段の判定結果をそれぞれのデータに対応させて
   記憶する判定結果記憶手段と、 前記メモリ本体に書き込まれるべきデータの内の第１の
   値の数が前記所定ビット長の１／２以上であると前記判
   定手段が判定した場合はそのデータの各ビットの値を反
   転して前記データ書き込み／読み出し手段へ出力し、前
   記メモリ本体から読み出されるべきデータの内の第１の
   値の数が前記所定ビット長の１／２以上であることを前
   記判定結果記憶手段が記憶している場合は前記データ書
   き込み／読み出し手段が前記メモリ本体から読み出した
   データの各ビットの値を反転して前記データバスへ出力
   するデータ反転手段とを備えたことを特徴とするデータ
   書き込み可能な読み出し専用メモリ。
2. 【請求項２】 判定結果記憶手段は、 電流が通流することにより第１の値が、電流が通流しな
   いことにより第２の値がそれぞれ書き込まれる複数の判
   定結果メモリセルにて構成された判定結果メモリ本体
   と、 メモリ本体に書き込まれるべきデータの内の第１の値の
   数が所定ビット長の１／２以上であると判定手段が判定
   した場合に第２の値を、メモリ本体に書き込まれるべき
   データの内の第１の値の数が所定ビット長の１／２未満
   であると前記判定手段が判定した場合に第１の値をそれ
   ぞれのデータに対応する判定結果メモリセルに書き込
   み、また前記メモリ本体から読み出されるべきデータに
   対応する判定結果メモリセルに記憶されている値を読み
   出してデータ書き込み／読み出し手段へ出力する判定結
   果データ書き込み／読み出し手段とを備えたことを特徴
   とする請求項１に記載のデータ書き込み可能な読み出し
   専用メモリ。
3. 【請求項３】 電流が通流することにより第１の値が、
   電流が通流しないことにより第２の値がそれぞれ書き込
   まれる複数のメモリセルにて構成されたメモリ本体の指
   定されたメモリセルそれぞれに各ビットが第１の値また
   は第２の値のいずれかで２値表示された所定ビット長の
   データの各ビットの値を書き込み、前記メモリ本体の指
   定されたメモリそれぞれから所定ビット長のデータの各
   ビットの値を読み出すデータ書き込み可能な読み出し専
   用メモリのデータ書き込み／読み出し方法において、 前記メモリ本体に書き込まれるべきデータの内の第１の
   値のビット数が前記所定ビット長の１／２以上であるか
   否かを判定し、 前記メモリ本体に書き込まれるべきデータの内の第１の
   値の数が前記所定ビット長の１／２以上であると判定さ
   れた場合はそのデータの各ビットの値を反転して、他の
   場合は反転せずに前記メモリ本体の指定されたメモリセ
   ルそれぞれに書き込み、 前記メモリ本体から読み出されるべきデータが前記メモ
   リ本体に書き込まれた際にその内の第１の値の数が前記
   所定ビット長の１／２以上であったと判定されていた場
   合は、前記メモリ本体の指定されたメモリセルそれぞれ
   から読み出されたデータの各ビットの値を反転して、他
   の場合は反転せずに読み出すことを特徴とするデータ書
   き込み可能な読み出し専用メモリのデータ書き込み／読
   み出し方法。
4. 【請求項４】 電流が通流することにより第１の値が、
   電流が通流しないことにより第２の値がそれぞれ書き込
   まれる複数の判定結果メモリセルにて構成された判定結
   果メモリ本体のそれぞれのデータに対応した判定結果メ
   モリセルそれぞれに、メモリ本体に書き込まれるべきデ
   ータの内の第１の値の数が所定ビット長の１／２以上で
   あると判定された場合に第２の値を、メモリ本体に書き
   込まれるべきデータの内の第１の値の数が所定ビット長
   の１／２未満であると判定された場合に第１の値をそれ
   ぞれのデータに対応して書き込むことを特徴とする請求
   項３に記載のデータ書き込み可能な読み出し専用メモリ
   のデータ書き込み／読み出し方法。