DE19610838A1 - Verfahren zum Speichern eines Datensatzes in einem Speicher - Google Patents
Verfahren zum Speichern eines Datensatzes in einem SpeicherInfo
- Publication number
- DE19610838A1 DE19610838A1 DE1996110838 DE19610838A DE19610838A1 DE 19610838 A1 DE19610838 A1 DE 19610838A1 DE 1996110838 DE1996110838 DE 1996110838 DE 19610838 A DE19610838 A DE 19610838A DE 19610838 A1 DE19610838 A1 DE 19610838A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- read
- inverted
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
Description
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes
Speichern von Datensätzen in digitalen Speichern zu ermögli
chen.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und
einen Schreib-und-Lese-Speicher nach Anspruch 6 gelöst.
Das erfindungsgemäße Verfahren ist sowohl auf Nur-Lese-Spei
cher als auch auf Schreib-und-Lese-Speicher anwendbar. Nur-
Lese-Speicher sind z. B. Compact Discs und ROMs (Read Only Me
mories) als integrierte Speicher. Es handelt sich dabei um
Speicher, in denen Daten bereits vom Hersteller der Speicher
gespeichert werden. Das Speichern geschieht hier während des
Herstellprozesses, bei den integrierten Nur-Lese-Speichern
beispielsweise durch Maskenprogrammierung. Schreib-und-Lese-
Speicher sind z. B. beschreibbare Compact Discs, Digital Audio
Tapes, Festplatten, RAMs (Random Access Memories), PROMs
(Programmable ROMs), EPROMs oder EEPROMs. Dies sind Speicher,
in denen nach Beendigung ihrer Herstellung wenigstens einmal
Daten durch ihren Benutzer speicherbar sind.
Die Erfindung macht von der Feststellung Gebrauch, daß beim
Speichern und Auslesen von Daten zweier logischer Zustände
(logisch Null und logisch Eins) aus einem Speicher die sta
tistischen Fehlerwahrscheinlichkeiten technologiebedingt für
die beiden logischen Zustände i.d.R. unterschiedlich sind. So
kann es vorkommen, daß beim Speichern von logischen Nullen
häufiger Fehler auftreten, als beim Speichern von logischen
Einsen. Die Fehler können sich darin äußern, daß genau der
inverse logische Zustand ausgelesen wird, als eigentlich
hätte abgespeichert werden sollen.
Die statistischen Fehlerwahrscheinlichkeiten (also die Wahr
scheinlichkeit, mit der ein Speicherfehler zu erwarten ist)
für die beiden logischen Zustände werden ermittelt, indem
eine Vielzahl von den betrachteten Speichern gleichartigen
Speichern mit Testdaten beschrieben und anschließend wieder
ausgelesen werden. Die ausgelesenen Daten sind dann mit den
ursprünglichen Testdaten zu vergleichen, woraufhin die Anzahl
der unrichtig ausgelesenen Testdaten zur Gesamtanzahl der ge
speicherten Testdaten - für beide logischen Zustände getrennt -
jeweils ins Verhältnis gesetzt wird.
Als gleichartig sollen Speicher gelten, die oder zumindest
deren Speicherzellen mittels des gleichen technologischen
Prozesses (gleiche Prozeßschritte, gleiche Fertigungsparame
ter) hergestellt werden. Sie sind während ihrer Herstellung
denselben Schwankungen der Fertigungsparameter unterworfen,
aus denen die Fehler beim Speichern von Daten resultieren.
Für derartige "gleichartige" Speicher gelten dann dieselben
zwei Fehlerwahrscheinlichkeiten für das Speichern der beiden
logischen Zustände.
Die Erfindung soll im folgenden anhand der Figuren erläutert
werden. Es zeigen:
Fig. 1 bis 4 Ausführungsbeispiele des erfindungsgemäßen
Verfahrens,
Fig. 5 ein Ausführungsbeispiel für einen erfindungs
gemäßen Schreib-und-Lese-Speicher.
Im oberen Teil der Fig. 1 sind zwei vorgegebene Datensätze D
dargestellt, die jeweils 8 Bits aufweisen. Die Bits innerhalb
der Datensätze D können jeweils einen ersten 0 oder einen
zweiten 1 logischen Zustand annehmen, nämlich logisch Null
oder logisch Eins (oder umgekehrt). Die Datensätze D sollen
in gleichartigen Speichern M, für die bezüglich des Spei
cherns von Daten der beiden logischen Zustände dieselben bei
den Fehlerwahrscheinlichkeiten gelten, gespeichert werden.
Erfindungsgemäß ist nun vorgesehen, die Art des Speicherns
der Datensätze D von ihrer Zusammensetzung (bezüglich des
ersten 0 und des zweiten 1 logischen Zustands) sowie von den
statistischen Fehlerwahrscheinlichkeiten für das Speichern
der beiden logischen Zustände 0, 1 abhängig zu machen.
Dabei werden statistisch die Fehlerwahrscheinlichkeiten er
mittelt, die für die beiden logischen Zustände 0, 1 gelten.
Zur Ermittlung der statistischen Fehlerwahrscheinlichkeiten
bietet sich die Fertigung einer Serie von den herzustellenden
Speichern M gleichartigen Testspeichern an, in welchen Test
daten der beiden logischen Zustände 0, 1 gespeichert werden
und die anschließend wieder ausgelesen werden. "Gleichartige"
Testspeicher sind wiederum solche, bei denen zumindest die
Speicherzellen zum Speichern der Datensätze mittels der glei
chen Prozeßtechnologie hergestellt werden.
Beim in Fig. 1 betrachteten Ausführungsbeispiel ist unter
stellt, daß die statistische Fehlerwahrscheinlichkeit beim
Speichern des ersten logischen Zustands 0 für beide Speicher
M kleiner ist als die statistische Fehlerwahrscheinlichkeit
beim Speichern des zweiten logischen Zustands 1.
Im in Fig. 1 linken Speicher M soll ein Datensatz D gespei
chert werden, bei dem Daten des ersten logischen Zustands 0
zahlenmäßig überwiegen. Dieser Datensatz D wird unverändert
gespeichert, da die Fehlerwahrscheinlichkeit beim Speichern
von Daten des ersten logischen Zustands 0, verglichen mit
derjenigen beim Speichern von Daten des zweiten logischen Zu
stands 1, angenommenermaßen geringer ist. Im rechten Speicher
M soll dagegen ein Datensatz D gespeichert werden, bei dem
mehr Daten des zweiten logischen Zustands 1 als des ersten
logischen Zustands 0 vorhanden sind. Erfindungsgemäß wird
dieser Datensatz D vor dem Speichern invertiert, wodurch für
die Mehrzahl der nun abzuspeichernden, invertierten Daten die
geringere Fehlerwahrscheinlichkeit der Daten des ersten logi
schen Zustands 0 gilt.
Insgesamt läßt sich auf diese Weise - da die
Fehlerwahrscheinlichkeit eine statistische Größe ist - im
Mittel die tatsächlich auftretende Fehlerhäufigkeit für die
zu speichernden Daten bei allen herzustellenden Speichern M
reduzieren. Anders ausgedrückt, wird durch das erfindungsge
mäße Verfahren erreicht, daß die Gesamt-Fehlerwahrscheinlich
keit für alle Damen jedes Datensatzes D minimiert wird.
Die Invertierung des Datensatzes D des rechten Nur-Lese-Spei
chers M führt dazu, daß statt des vorgegebenen Datensatzes D
mit Daten, die überwiegend vom zweiten logischen Zustand 1
sind, dazu inverse Daten (die dann mehrheitlich vom ersten
logischen Zustand 0 sind) abgespeichert werden. Als Folge
dessen gilt beim Speichern für den größeren Teil der Daten
innerhalb beider Datensätze D nur die geringere statistische
Fehlerwahrscheinlichkeit des ersten logischen Zustands 0, wo
durch die Gesamt-Fehlerwahrscheinlichkeit für alle Daten je
des der Datensätze D minimiert wird.
Der in der Fig. 1 linke Datensatz D wird also nicht inver
tiert, da bei dessen Daten der erste logische Zustand 0 über
wiegt, welcher eine geringere Fehlerwahrscheinlichkeit auf
weist als der zweite logische Zustand 1. Dagegen erfolgt eine
Invertierung des in der Fig. 1 rechts dargestellten Daten
satzes D, da bei ihm Daten des zweiten logischen Zustandes 1
überwiegen, so daß bei den invertierten Daten ebenfalls der
erste logische Zustand 0 überwiegt.
Das erfindungsgemäße Verfahren ist sowohl durchführbar, wenn
der Speicher M ein Nur-Lese-Speicher ist, als auch, wenn er
ein Schreib-und-Lese-Speicher ist:
- a) Ist der Speicher M ein Nur-Lese-Speicher, wird das erfin dungsgemäße Verfahren während seiner Herstellung durchge führt. Die eventuelle Invertierung wird dann vor dem Spei chern des Datensatzes D außerhalb des Speichers M vorgenom men.
In vorteilhafter Weise läßt sich eine Ausbeutesteigerung bei
der Herstellung von Nur-Lese-Speichern erreichen, da die Ge
samt-Fehlerwahrscheinlichkeit für das Speichern der Daten
sätze D bei den herzustellenden Speichern M minimiert werden
kann.
Ein Speichern von Daten in einem integrierten Nur-Lese-Spei
cher kann beispielsweise durch Maskenprogrammierung erfolgen.
Man spricht daher auch von "Programmierung" oder
"Beschreiben" eines Nur-Lese-Speichers. Hier wird generell
der Ausdruck "Speichern" auch für Nur-Lese-Speicher verwen
det.
- b) Ist der Speicher M ein Schreib-und-Lese-Speicher, wird das erfindungsgemäße Verfahren während seines Betriebs durchge führt.
Die beiden in Fig. 1 dargestellten Speicher M können densel
ben Schreib-und-Lese-Speicher zu verschiedenen Zeitpunkten
oder zwei verschiedene Schreib-und-Lese-Speicher darstellen.
Im zweiten Fall können die beiden Speicher M Teil eines grö
ßeren Speichers IC sein, bei dem eine Optimierung der Fehler
wahrscheinlichkeit für jeden Datensatz D möglich ist.
Auch beim Schreib-und-Lese-Speicher M erfolgt, wenn der logi
sche Zustand 0, 1 mit der höheren Fehlerwahrscheinlichkeit
mit dem im zu speichernden Datensatz vorherrschenden logi
schen Zustand 0, 1 übereinstimmt, eine Invertierung des Da
tensatzes D. Die Entscheidung, ob invertiert wird oder nicht,
muß bei jedem Speichern eines neuen Datensatzes D wieder neu
getroffen werden.
Fig. 1 ist zu entnehmen, daß die Speicher M Speichermittel
INF aufweisen können, in denen bei der Herstellung eine In
formation eingeschrieben wird, die angibt, ob beim entspre
chenden Speicher M eine Invertierung des ursprünglich vorge
gebenen Datensatzes D vorgenommen wurde. Beispielhaft enthält
das Speichermittel INF des linken Speichers M eine Informa
tion, die gleich dem ersten logischen Zustand 0 ist, die bei
diesem Ausführungsbeispiel angeben soll, daß der Datensatz D
nicht invertiert gespeichert wurde. Beim rechten Speicher M
ist die im Speichermittel INF gespeicherte Information der
zweite logische Zustand 1 und gibt an, daß der Datensatz D
invertiert gespeichert wird. Die im Speichermittel INF ent
haltene Information dient dazu, eine Rückinvertierung des Da
tensatzes D zu ermöglichen. Hierauf wird bezüglich der Fig.
3 noch eingegangen.
In Fig. 1 ist auch angedeutet, daß die beiden Speicher M
Teile einer größeren Speicherschaltung IC sein können. Anders
betrachtet, kann eine größere Speicherschaltung IC in mehrere
Teile, von denen jeder einem der Speicher M entspricht, un
terteilt werden. Ein in der Speicherschaltung IC zu spei
chernder Datensatz kann dann in mehrere kleinere Datensätze,
die den Datensätzen D entsprechen, unterteilt werden. Auf
diese Weise kann die erfindungsgemäße Minimierung der Fehler
wahrscheinlichkeit für jeden Datensatz D einzeln durchgeführt
werden, wodurch eine Optimierung der Gesamt-Fehlerwahrschein
lichkeit für den insgesamt in der Speicherschaltung IC zu
speichernden Datensatz (der Summe der Datensätze D) erzielt
wird.
Sind die Speicher M Teile einer Speicherschaltung IC, wie in
Fig. 1 angedeutet, können die Speichermittel INF natürlich
in einer Funktionseinheit für alle Speicher M, und zwar au
ßerhalb derselben, zusammengefaßt sein.
Die Fig. 2A, 2B, 3 und 4 beziehen sich auf den Fall, daß
der Speicher M ein Nur-Lese-Speicher ist, bei dem die erfin
dungsgemäße Invertierung des Datensatzes D während seiner
Herstellung erfolgt:
Fig. 2A zeigt ein Ausführungsbeispiel des in Fig. 1 links
dargestellten Speichers M. In einer vereinfachenden Darstel
lung sind Speicherzellen MC angedeutet, welche über einen
Ausgang OUT des Speichers M auslesbar sind und in denen der
Datensatz D aus Fig. 1 speicherbar ist.
Fig. 2B zeigt ein Ausführungsbeispiel des in Fig. 1 rechts
abgebildeten Speichers M, der - im Vergleich zu Fig. 2A -
einen während seiner Herstellung zusätzlich erzeugten Inver
ter I aufweist, der im Auslesepfad zwischen den Speicherzel
len MC und dem Datenausgang OUT angeordnet ist. Beim nach der
Fig. 2B gestalteten Speicher M ist es möglich, am Ausgang
OUT wieder den Datensatz D2 in der ursprünglichen, nicht-in
vertierten Form zu erhalten.
Alternativ zu Fig. 2B kann es aber auch nach Fig. 3 vorge
sehen sein, während der Herstellung des in Fig. 1 rechts
dargestellten Speichers M keinen zusätzlichen Inverter I zu
erzeugen, sondern den Inverter I bei einem auf die Herstel
lung folgenden Betrieb des Speichers M außerhalb dessen vor
zusehen.
Der Speicher M in Fig. 3 weist das bei der Erläuterung der
Fig. 1 bereits erwähnte Speichermittel INF auf. Beim Ausle
sen des Speichers M kann die darin gespeicherte Information
ausgewertet werden und erforderlichenfalls eine entsprechende
Rückinvertierung vorgenommen werden. Das Speichermittel INF
ermöglicht also eine Information darüber, ob zum Erhalt des
ursprünglich vorgegebenen Datensatzes D eine Invertierung der
ausgelesenen Daten notwendig ist oder nicht.
Fig. 4 zeigt ein Herstellungsverfahren für einen integrier
ten Nur-Lese-Speicher. Integrierte Speicher werden mittels
sogenannter Masken hergestellt, die u. a. zur Belichtung der
herzustellenden Strukturen dienen. Die Summe dieser Masken
wird als Maskensatz bezeichnet.
Gemäß Fig. 4 wird beim herzustellenden integrierten Nur-
Lese-Speicher M der logische Zustand 1 mit der größeren sta
tistischen Fehlerwahrscheinlichkeit mit dem tatsächlich im
jeweils vorgegebenen Datensatz D zahlenmäßig überwiegenden
logischen Zustand 0, 1 verglichen. Die Herstellung dem Spei
chers M kann dann mit einem ersten oder einem zweiten Masken
satz erfolgen. Der erste und der zweite Maskensatz können na
hezu identisch sein, es muß nur ein Austausch derjenigen Mas
ken vorgenommen werden, die für das Speichern der Datensätze
D benötigt werden. Insbesondere muß vor der Herstellung des
zweiten Maskensatzes eine Invertierung des ursprünglich vor
gegebenen Datensatzes D durchgeführt werden. Gegebenenfalls
kann der zweite Maskensatz auch dazu dienen, den in Fig. 2B
zusätzlich vorhandenen Inverter I des Speichers M zu erzeu
gen, mit dem der invertiert gespeicherte Datensatz wieder
rückinvertierbar ist.
Die Fig. 5 zeigt ein Ausführungsbeispiel für einen erfin
dungsgemäßen Schreib-und-Lese-Speicher M. Der Speicher M
weist einen Dateneingang IN und einen Datenausgang OUT auf.
Ein am Eingang IN anlegbarer Datensatz D ist in den Speicher
zellen MC speicherbar und aus diesen wieder auslesbar. Um
beim Schreib-und-Lese-Speicher M, abhängig davon, welcher der
beiden logischen Zustände 0, 1 im jeweils zu speichernden Da
tensatz D zahlenmäßig überwiegt, wahlweise eine Invertierung
vornehmen zu können, ist ein erster überbrückbarer Inverter
I1 zur Invertierung der abzuspeichernden Daten vorgesehen. Um
nach der Invertierung des abzuspeichernden Datensatzes D bei
einem eventuellen Auslesen wieder die Daten in ihrer ur
sprünglichen Form zu erhalten, kann ein zweiter überbrückba
rer Inverter I2 im Auslesepfad des Speichers M vorgesehen
sein.
Die Inverter I1, I2 können, wie in Fig. 5 gezeigt, innerhalb
des Speichers M oder aber auch außerhalb dessen (nicht darge
stellt) vorgesehen sein. Um ein wahlweises, vom jeweils abzu
speichernden Datensatz D abhängiges Invertieren durchführen
zu können, ist es erforderlich, daß die Inverter I1, I2 über
brückbar sind, was bei dem in Fig. 5 gezeigten Ausführungs
beispiel durch Schalter S1, S2 erreicht wird, die zur Akti
vierung einer die Inverter I1, I2 jeweils überbrückenden Lei
tung dienen.
In der Fig. 5 ist das Speichermittel INF aus Fig. 1 einge
zeichnet, wobei angedeutet ist, daß aufgrund der im Speicher
mittel INF gespeicherten Information eine Entscheidung dar
über getroffen werden kann, ob der ausgangsseitige Inverter
I2 aktiviert oder überbrückt wird.
Beim gezeigten Ausführungsbeispiel ist ein Analysemittel A
vorhanden, das auch innerhalb des Speichers M angeordnet sein
kann. Seine Aufgabe ist es, den zu speichernden Datensatz D
erfindungsgemäß zu analysieren und entsprechend dem Ergebnis
eine Aktivierung bzw. Deaktivierung des eingangsseitigen In
verters I1 auszulösen, wobei eine entsprechende Information
im Speichermittel INF gespeichert wird. Im Analysemittel A
kann ein Zwischenspeicher vorgesehen sein, in dem am Eingang
IN zeitlich nacheinander anliegende Daten des Datensatzes D
zu sammeln und anschließend die Analyse des kompletten Daten
satzes D durchzuführen.
Die in den Fig. 2B, 3 und 5 gezeigten Inverter I, I1 und
I2 können entweder hardwaremäßig oder softwaremäßig reali
siert sein.
Claims (8)
1. Verfahren zum Speichern eines Datensatzes (D) in einem
Speicher (M) mit folgenden Merkmalen:
- - der Datensatz (D) enthält Daten, die einen ersten (0) oder einen zweiten (1) logischen Zustand haben,
- - überwiegen innerhalb des Datensatzes (D) Daten des ersten logischen Zustands (0), wird er unverändert gespeichert, - überwiegen innerhalb des Datensatzes (D) Daten des zweiten logischen Zustands (1), wird er vor dem Speichern invertiert.
2. Verfahren nach Anspruch 1,
- - bei dem für den Speicher (M) die statistische Fehlerwahr scheinlichkeit beim Speichern von Daten des zweiten logischen Zustands (1) größer ist als diejenige für Daten des ersten logischen Zustands (0),
- - bei dem der Datensatz (D) vor dem Speichern invertiert wird, sofern bei ihm Daten des zweiten logischen Zustands (1) überwiegen.
3. Verfahren nach einem der vorstehenden Ansprüche,
bei dem in einem Speichermittel (INF) des Speichers (M) eine
Information gespeichert wird, die angibt, ob beim Speichern
eine Invertierung des Datensatzes (D) erfolgt ist.
4. Verfahren nach einem der vorstehenden Ansprüche,
daß für mehrere Speicher (M) ausgeführt wird, die Bestand
eile einer Speicherschaltung (IC) sind.
5. Verfahren nach einem der vorstehenden Ansprüche mit fol
genden Merkmalen:
- - der Speicher (M) ist ein Nur-Lese-Speicher,
- - das Speichern wird während der Herstellung des Speichers (M) durchgeführt,
- - bei Überwiegen des zweiten logischen Zustands (1) wird der Speicher (M), im Vergleich zum Überwiegen des ersten logi schen Zustands (0), unter Erzeugung eines zusätzlichen Inver ters (I) hergestellt,
- - mittels des Inverters (I) ist der gespeicherte, invertierte Datensatz beim Auslesen invertierbar.
6. Schreib-und-Lese-Speicher, in dem ein Datensatz (D) mit
Daten eines ersten (0) und eines zweiten (1) logischen Zu
stands speicherbar ist,
bei dem Mittel (I1, I2) vorgesehen sind, mit denen der Daten
satz (D) beim Speichern und Auslesen wahlweise invertierbar
ist.
7. Schreib-und-Lese-Speicher nach Anspruch 6,
der Bestandteil einer größeren Schreib-und-Lese-Speicher
schaltung (IC) ist.
8. Schreib-und-Lese-Speicher nach Anspruch 6 oder 7,
der ein Speichermittel (INF) aufweist, in dem eine Informa
tion speicherbar ist, die angibt, ob der Datensatz (D) inver
tiert gespeichert ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996110838 DE19610838A1 (de) | 1996-03-19 | 1996-03-19 | Verfahren zum Speichern eines Datensatzes in einem Speicher |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996110838 DE19610838A1 (de) | 1996-03-19 | 1996-03-19 | Verfahren zum Speichern eines Datensatzes in einem Speicher |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19610838A1 true DE19610838A1 (de) | 1997-02-27 |
Family
ID=7788784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996110838 Withdrawn DE19610838A1 (de) | 1996-03-19 | 1996-03-19 | Verfahren zum Speichern eines Datensatzes in einem Speicher |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19610838A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0890955A2 (de) * | 1997-07-07 | 1999-01-13 | Sony Corporation | Speichervorrichtung sowie Datenlese- und Schreibverfahren |
WO2001009902A1 (de) * | 1999-07-28 | 2001-02-08 | Infineon Technologies Ag | Verfahren und schaltungsanordnung zum korrigieren von speicherfehlern |
DE10358026B3 (de) * | 2003-12-11 | 2005-05-19 | Infineon Technologies Ag | Verfahren zur Verbesserung des Lesesignals in einem Speicher mit passiven Speicherelementen |
EP2179362A1 (de) * | 2007-08-17 | 2010-04-28 | Kabushiki Kaisha Toshiba | Speichersystem |
-
1996
- 1996-03-19 DE DE1996110838 patent/DE19610838A1/de not_active Withdrawn
Non-Patent Citations (2)
Title |
---|
JP 2-40194 (A). In: Patent Abstracts of Japan, Sect. P, Sect.Nr. 1040, Vol. 14, Nr. 199 (23.4.1990), S. 82 * |
JP 55-125594 (A). In: Patent Abstracts of Japan, Sect. P, Sect.Nr. 41, Vol. 4, Nr. 184 (18.12.1980), S. 42 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0890955A2 (de) * | 1997-07-07 | 1999-01-13 | Sony Corporation | Speichervorrichtung sowie Datenlese- und Schreibverfahren |
EP0890955A3 (de) * | 1997-07-07 | 1999-09-01 | Sony Corporation | Speichervorrichtung sowie Datenlese- und Schreibverfahren |
WO2001009902A1 (de) * | 1999-07-28 | 2001-02-08 | Infineon Technologies Ag | Verfahren und schaltungsanordnung zum korrigieren von speicherfehlern |
DE10358026B3 (de) * | 2003-12-11 | 2005-05-19 | Infineon Technologies Ag | Verfahren zur Verbesserung des Lesesignals in einem Speicher mit passiven Speicherelementen |
EP2179362A1 (de) * | 2007-08-17 | 2010-04-28 | Kabushiki Kaisha Toshiba | Speichersystem |
EP2179362A4 (de) * | 2007-08-17 | 2010-08-25 | Toshiba Kk | Speichersystem |
CN101796498B (zh) * | 2007-08-17 | 2012-10-03 | 株式会社东芝 | 存储器*** |
US8335967B2 (en) | 2007-08-17 | 2012-12-18 | Kabushiki Kaisha Toshiba | Memory system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2230987C2 (de) | ||
DE69114881T2 (de) | Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern. | |
DE69131135T2 (de) | Verteilte nicht-flüchtige analoge referenzanordnung und verfahren für aufnahme und wiedergabe analoger signale | |
DE3688933T2 (de) | Speichervorrichtung. | |
DE68922941T2 (de) | Bedingungsschreib-RAM. | |
DE4036091C2 (de) | Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff | |
DE69719301T2 (de) | Flüchtiger Speicherchip mit nicht-flüchtigen Speicherplätzen zur Speicherung von Qualitätsinformation | |
DE2921387A1 (de) | Vorrichtung zur ermittlung von fehlerhaften sektoren und zuweisung von ersatzsektoren in einem plattenspeicher | |
DE252930T1 (de) | Datenverarbeitungsverfahren und -geraet. | |
DE10225381A1 (de) | Verfahren und Vorrichtung zum Speichern von Speichertestinformantion | |
DE3752280T2 (de) | Mustergenerator | |
EP0513611A2 (de) | Verfahren zur Datenübertragung für einen Halbleiterspeicher und Halbleiterspeicher zur Durchführung des Verfahrens | |
DE2725396C3 (de) | ||
DE2703559C2 (de) | ||
EP0036579B1 (de) | Verfahren zum Regenerieren von in einem dynamischen MOS-Speicher gespeicherten Daten | |
DE69520659T2 (de) | Programmierbares Multibitregister für Übereinstimmungs- und Sprungbetrieb, und Übereinstimmungssicherungszelle | |
DE1524111C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE3688136T2 (de) | Verfahren zum Testen und Setzen von Daten in einen Datensatz auf einer Platte in eine atomaren Ein/Ausgabeoperation. | |
DE2136270A1 (de) | Verfahren und Vergleicher zum Vergleich zweier Binärzahlen | |
DE19610838A1 (de) | Verfahren zum Speichern eines Datensatzes in einem Speicher | |
WO1999043004A1 (de) | Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung | |
DE4115084C2 (de) | Vorrichtung zum Testen einer Halbleiterspeichereinrichtung | |
DE4226073C2 (de) | Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung | |
DE19501227B4 (de) | DRAM-Auffrisch-Steuerungsschaltung | |
DE69320743T2 (de) | Halbleiterspeichergerät mit Redundanz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal | ||
8178 | Suspension cancelled |