JPH11233620A - 半導体装置におけるコンタクトホール形成方法 - Google Patents

半導体装置におけるコンタクトホール形成方法

Info

Publication number
JPH11233620A
JPH11233620A JP2760498A JP2760498A JPH11233620A JP H11233620 A JPH11233620 A JP H11233620A JP 2760498 A JP2760498 A JP 2760498A JP 2760498 A JP2760498 A JP 2760498A JP H11233620 A JPH11233620 A JP H11233620A
Authority
JP
Japan
Prior art keywords
film
forming
contact hole
opening
heterogeneous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2760498A
Other languages
English (en)
Inventor
Mamoru Fujimoto
衛 藤本
Hisaya Kuriyama
尚也 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2760498A priority Critical patent/JPH11233620A/ja
Publication of JPH11233620A publication Critical patent/JPH11233620A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 コンタクトホールのサイズが小さい場合にも
設計値通りのコンタクトホールを形成することができ、
特に、平面形状が四角形のコンタクトホールを正確に形
成できるコンタクトホールの形成方法の提供を課題(目
的)とする。 【解決手段】 シリコン基板10上に堆積した第1のシリ
コン酸化膜30の上にシリコン窒化膜31を堆積し、フォト
リソグラフィの手法を用いて一辺が1μmの正方形の開
口31aを形成する。その上に第2のシリコン酸化膜32、
フォトレジスト層41を形成し、平面的に見てシリコン窒
化膜31の開口31aと一部重複するような正方形の開口41a
を形成する。このフォトレジスト層41を用い、シリコン
窒化膜31に対する選択性が高く、第1、第2のシリコン
酸化膜30,32を除去する条件で異方的にドライエッチン
グすると、シリコン基板10に達するコンタクトホールH
1が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の配
線工程におけるコンタクトホールの形成方法に関する。
【0002】
【従来の技術】従来のコンタクトホールの形成方法は、
絶縁膜上にフォトレジストを塗布する段階と、フォトリ
ソグラフィの手法によりフォトレジスト上にマスクパタ
ーンを転写する段階と、フォトレジストをマスクとして
エッチングすることにより絶縁膜を削る段階とを含む。
形成されるコンタクトホールのサイズが比較的大きい場
合には、従来の方法でほぼ設計値通りのコンタクトホー
ルを形成することができる。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術の方法では、コンタクトホールのサイズが小
さくなると、露光時に投光される光の回折限界から、マ
スクのパターンがフォトレジストに正確に転写されず、
設計値通りの形状のコンタクトホールを形成することが
できないという問題がある。特に、平面形状が四角形の
コンタクトホールは形成が困難となる。例えば、一辺の
長さが3μm程度の正方形の開口を有するマスクを用い
てフォトレジスト上にパターンを転写すると、フォトレ
ジストに転写されるパターンはほぼ円形となり、形成さ
れるコンタクトホールの平面形状も円形になる。
【0004】なお、確実なコンタクトを得るためには、
被コンタクト部材との接触面積、すなわちコンタクトホ
ールの平面的な面積は大きい方が望ましいため、限られ
たスペースの中でコンタクトホールを形成する場合、そ
の平面形状は円形であるよりも四角形である方が望まし
い。しかし、上述のように従来技術の方法では、コンタ
クトホールのサイズが小さい場合に四角形のコンタクト
ホールを形成すことができず、十分なコンタクトを得ら
れない可能性がある。
【0005】この発明は、上述した従来技術の問題点に
鑑みてなされたものであり、コンタクトホールのサイズ
が小さい場合にも設計値通りのコンタクトホールを形成
することができ、特に、平面形状が四角形のコンタクト
ホールを正確に形成するのに適したコンタクトホールの
形成方法の提供を目的とする。
【0006】
【課題を解決するための手段】この発明にかかる半導体
装置におけるコンタクトホール形成方法は、第1の絶縁
膜上に第1の絶縁膜に対してエッチング時の選択性が高
い異種膜を形成する段階と、異種膜上に、フォトリソグ
ラフィの手法を用いて第1のマスク層を形成する段階
と、異種膜を除去する条件で第1のマスク層を用いてエ
ッチングすることにより、異種膜に除去部分と残存部分
とから成る第1のパターンを形成する段階と、第1のマ
スク層を除去した後、異種膜上に第1の絶縁膜に対して
エッチング時の選択性が低い第2の絶縁膜を形成する段
階と、第2の絶縁膜上に、開口部分が平面的に見て異種
膜の除去部分と一部重複し、重複部分がコンタクトホー
ルの形成範囲となる第2のマスク層をフォトリソグラフ
ィの手法を用いて形成する段階と、第1、第2の絶縁膜
を除去する条件で第2のマスク層を用いてエッチングす
ることにより、第1の絶縁膜にコンタクトホールを形成
する段階とを含み、これらの各段階を順に実行すること
を特徴とする。
【0007】異種膜の除去部分と第2のマスク層の開口
部とをいずれも四角形とした場合、これらの重複部分は
除去部分および開口部より小さい四角形を形成し、この
小さい四角形の範囲でコンタクトホールが形成される。
また、異種膜の残存部分を所定線幅のライン状とした場
合、第2のマスク層の開口部を異種膜の残存部分を跨ぐ
ようにして形成することにより、残存部分により分割さ
れた開口部の2つの領域が異種膜の除去部分と重複する
こととなり、その2つの領域がコンタクトホールの形成
範囲となる。
【0008】さらに、異種膜の残存部分を所定線幅の十
字ライン状とした場合、第2のマスク層の開口部を、十
字ラインの交点を囲むように、かつ、異種膜の除去部分
と4箇所で重複するように形成する。これにより、当該
4箇所の範囲がコンタクトホールの形成範囲となる。な
お、いずれの場合にも、第1、第2の絶縁膜はシリコン
酸化膜、異種膜はシリコン窒化膜で形成することができ
る。
【0009】
【発明の実施の形態】以下、この発明にかかる半導体装
置におけるコンタクトホール形成方法の実施形態を3例
説明する。図1および図2は、第1の実施形態にかかる
コンタクトホール形成方法の工程を段階的に示す半導体
装置の断面図(図2(C)のみ平面図)である。なお、以下
の説明に利用する図面は、説明のため縦方向の縮尺のみ
が拡大されている。
【0010】図1(a)に示されるように、シリコン基板
10には、リンがドープされたポリシリコン膜21とタング
ステンシリサイド膜22とからなるゲート電極20が複数形
成されており、これらを覆って絶縁膜である第1のシリ
コン酸化膜30が堆積されている。ゲート電極20は、各膜
の堆積後にフォトリソグラフィの手法を用いてエッチン
グにより形成される。シリコン酸化膜30は、CVD法に
より形成され、その表面は平坦化されている。シリコン
酸化膜30の上には、シリコン酸化膜30に対してエッチン
グ時の選択性が高い異種膜であるシリコン窒化膜31がC
VD法により約100nm堆積して形成されている。
【0011】異種膜であるシリコン窒化膜31上に、図1
(b)に示されるように、フォトレジスト層40を形成し、
所定のマスクを用いてフォトリソグラフィの手法を用い
て露光、現像して一辺が1μmの正方形の開口40aを形
成する。開口40aが形成されたフォトレジスト層40が第
1のマスク層となる。続いて、フォトレジスト層40をマ
スクとし、シリコン酸化膜30をストッパーとして、すな
わちシリコン酸化膜30に対する選択性が高く、かつ、シ
リコン窒化膜31を除去する条件で、ドライエッチングす
る。これにより、図1(c)に示されるように、シリコン
窒化膜31には一辺が1μmの正方形の開口31aが形成さ
れ、シリコン窒化膜31には、除去部分としての開口31a
と、開口以外の残存部分とから成る第1のパターンが形
成される。一辺が1μm程度の正方形の開口であれば、
フォトリソグラフィの手法を利用した異方性のドライエ
ッチングにより、各コーナー部を直角に形成することが
できる。
【0012】次の段階では、第1のマスク層であるフォ
トレジスト層40を灰化して除去し、図1(d)に示される
ように、異種膜であるシリコン窒化膜31上に第2のシリ
コン酸化膜32をCVD法により堆積する。ここで堆積さ
れる物質は、第1の絶縁膜であるシリコン酸化膜30に対
してエッチング時の選択性が低いことが条件になり、上
記のように第2の絶縁膜としてもシリコン酸化膜を用い
るのが最も望ましい。そして、第2のシリコン酸化膜32
の表面を平坦化した後、図2(a)に示されるようにフォ
トレジスト層41を形成し、平面的に見てシリコン窒化膜
31の開口31aと一部重複するような正方形の開口41aをフ
ォトリソグラフィの手法を用いて形成する。このフォト
レジスト層41が第2のマスク層となる。
【0013】この第2のマスク層を用い、シリコン窒化
膜31に対する選択性が高く、かつ、第1、第2のシリコ
ン酸化膜30,32を除去する条件で、異方的にドライエッ
チングする。その結果、図2(b)に示すように、シリコ
ン基板10に達するコンタクトホールH1が形成される。
フォトレジスト層41の開口41aとシリコン窒化膜31の開
口31aとは、図2(c)に示されるように、それぞれが1
つのコーナー部で一部重複し、その重複範囲が一辺が約
0.3μmの正方形を形成するよう配置されている。コ
ンタクトホールH1は、シリコン窒化膜31より上側の部
分ではフォトレジスト層41の開口41aに等しい一辺が約
1μmの正方形の穴として形成されると共に、シリコン
窒化膜31を含む、これより下側のシリコン基板10に達す
る部分では開口41aと開口31aとの重複範囲に等しい一辺
が約0.3μmの正方形の穴として形成される。
【0014】エッチングの後、図2(d)に示されるよう
にフォトレジスト層41を灰化して除去してコンタクトホ
ール形成のプロセスが終了する。この後、コンタクトホ
ールH1をポリシリコン膜等で埋めて配線電極を形成す
る。上述したように、第1の実施形態によれば、コンタ
クトホール形成用の開口を単一のフォトレジスト層に形
成する従来の方法と比較すると、フォトリソグラフィの
手法により形成するパターンの対象が大きいため、回折
による影響を受けにくく、四角形のコーナー部の曲率半
径をより小さくすることができる。したがって、従来の
方法では円形となってしまう一辺が約0.3μmの正方
形という小さなコンタクトホールであっても、第1の実
施形態の方法によれば、より正確に正方形状に形成する
ことができる。
【0015】図3は、上述した第1の実施形態により形
成されたコンタクトホールの利用形態の一例を示す説明
図である。図2(d)に示した状態をスタートとして、図
3(a)に示すように、不純物がドープされたポリシリコ
ン膜33を150nmの厚さで形成する。
【0016】さらに、図3(b)に示すように、ボロンフ
ォスフォシリケードガラス(BPSG)膜34を300nmの厚さと
なるまでCVD法により堆積し、フローして表面を平坦
化する。このBPSG膜34の上にフォトレジスト層42を形成
すると共に、平面形状が正方形の開口42aをフォトリソ
グラフィの手法を用いて形成する。そして、このフォト
レジスト層42をマスクとして図3(c)に示すように、BP
SG膜34とポリシリコン膜33の一部とをエッチングにより
除去する。エッチングの後、再度BPSG膜を300nmの厚さ
でCVD法により堆積し、フローして表面を平坦化し、
塗布ガラス(SOG)膜を470nm塗布して全面エッチバックに
より平坦化する(図示せず)。
【0017】この方法によれば、ポリシリコン膜33によ
り形成される配線電極をクランク状に配置することによ
り、上層である第2のシリコン酸化膜32上の接続部分の
位置を、下層であるシリコン基板10への接続部分の位置
に拘束されずに設定することができる。例えば、半導体
装置の表面に凹凸がある場合、配線電極を凸部から表面
に引き出すと、凸部の高さがより高くなって凹凸の差が
大きくなる。このようなとき、配線電極を上記のように
クランク状に形成して凹部から表面に引き出すようにす
れば、凸部の高さはそのままに、凹部の高さが高くなる
ことになり、凹凸の段差を小さくすることができる。
【0018】図4は、この発明にかかるコンタクトホー
ル形成方法の第2の実施形態の特徴段階を示す説明図で
あり、(a)は断面図、(b)は平面図である。工程の順序
は第1の実施形態と同一であるが、異種膜であるシリコ
ン窒化膜31の除去部分および残存部分のパターンと、第
2のマスク層として形成されるフォトレジスト層41の開
口の形状とが異なる。
【0019】すなわち、第2の実施形態では、図4(b)
に示されるように、シリコン窒化膜31の残存部分31bが
ライン状に形成され、そのライン部分以外の領域はエッ
チングにより除去されている。また、フォトレジスト層
41の開口41bは、シリコン窒化膜31の残存部分31bを跨ぐ
ようにして長方形状に形成されている。すなわち、フォ
トレジスト層41の開口41bは、シリコン窒化膜31の残存
部分31bに2つの領域に分割され、これらの分割された
領域がシリコン窒化膜31の除去部分と重複してコンタク
トホールの形成範囲となる。
【0020】なお、上記のようなライン状のシリコン窒
化膜31のパターンは、シリコン窒化膜31堆積後に塗布さ
れたフォトレジスト層(図示省略)を所定のパターンで露
光、現像することにより、ライン部分のみを残す第1の
パターン層を形成し、このパターン層を用いてシリコン
窒化膜31をエッチングすることにより形成される。
【0021】シリコン窒化膜31およびフォトレジスト層
41のパターンを上記のように設定し、シリコン窒化膜31
に対する選択性が高く、第1、第2のシリコン酸化膜3
0,32を除去する条件で異方的にドライエッチングする
と、フォトレジスト層41の開口41bのうちシリコン窒化
膜31の除去部分と重複する2つの領域内にコンタクトホ
ールH2,H3が形成される。コンタクトホールH2,H3
は、シリコン窒化膜31より上側の部分ではフォトレジス
ト層41の開口41bに等しい共通の長方形の穴として形成
されると共に、シリコン窒化膜31を含む、これより下側
のシリコン基板10に達する部分ではフォトレジスト層41
の開口41bとシリコン窒化膜31の除去部分との重複範囲
に等しい2つの正方形の穴として形成される。
【0022】上記のように、第2の実施形態によれば、
シリコン窒化膜31のライン状の残存部分31bとフォトレ
ジスト層41の長方形の開口41bとを一部重複するよう形
成することにより、2つのコンタクトホールH2,H3を
同時に形成することができる。また、2つのコンタクト
ホール形成用の開口をそれぞれ独立したパターンとして
フォトレジスト層に形成する従来の方法と比較すると、
第2の実施形態の方がフォトリソグラフィの手法により
形成するパターンの対象が大きいため、回折による影響
を受けにくく、結果としてコーナー部の曲率半径の小さ
な四角形のコンタクトホールを形成することができる。
【0023】図5は、この発明にかかるコンタクトホー
ル形成方法の第3の実施形態の特徴段階を示す説明図で
あり、(b)は平面図、(a)は(b)のa-a線に沿う断面
図である。工程の順序は第1の実施形態と同一である
が、異種膜であるシリコン窒化膜31の除去部分および残
存部分のパターンと、第2のマスク層として形成される
フォトレジスト層41の開口の位置とが異なる。
【0024】すなわち、第3の実施形態では、図5(b)
に示されるように、シリコン窒化膜31の残存部分31cが
図中実線で示すように所定線幅の十字ライン状に形成さ
れ、その十字ライン部分以外の領域はエッチングにより
除去されている。また、フォトレジスト層41の開口41c
は、図中一点鎖線で示すように、シリコン窒化膜31の残
存部分31cである十字ラインの交点を囲むように、か
つ、シリコン窒化膜31の除去部分と4箇所で重複するよ
うに正方形状に形成されている。すなわち、フォトレジ
スト層41の開口41cは、シリコン窒化膜31の残存部分31b
により4つの領域に分割され、これらの分割された領域
がシリコン窒化膜31の除去部分と重複してコンタクトホ
ールの形成範囲となる。
【0025】各パターンのサイズは、例えば残存部分31
cである十字ラインの幅が0.7μm、フォトレジスト層41
の開口41cは一辺の長さが1.3μmに設定される。したが
って、形成されるコンタクトホールのサイズは一辺が0.
3μmの正方形となる。
【0026】なお、上記のようなシリコン窒化膜31のパ
ターンは、シリコン窒化膜31堆積後に塗布されたフォト
レジスト層(図示省略)を所定のパターンで露光、現像す
ることにより、十字ライン部分のみを残す第1のパター
ン層を形成し、このパターン層を用いてシリコン窒化膜
31をエッチングすることにより形成される。
【0027】シリコン窒化膜31およびフォトレジスト層
41のパターンを上記のように設定し、シリコン窒化膜31
に対する選択性が高く、第1、第2のシリコン酸化膜3
0,32を除去する条件で異方的にドライエッチングする
と、フォトレジスト層41の開口41bのうちシリコン窒化
膜31の除去部分と重複する4つの領域内にコンタクトホ
ールH4,H5,H6,H7が形成される。コンタクトホー
ルH4,H5,H6,H7は、シリコン窒化膜31より上側の
部分ではフォトレジスト層41の開口41bに等しい共通の
正方形の穴として形成されると共に、シリコン窒化膜31
を含む、これより下側のシリコン基板10に達する部分で
はフォトレジスト層41の開口41bとシリコン窒化膜31の
除去部分との重複範囲に等しい4つの正方形の穴として
形成される。
【0028】上記のように、第3の実施形態によれば、
シリコン窒化膜31の十字ライン状の残存部分31cとフォ
トレジスト層41の正方形の開口41cとを一部重複するよ
う形成することにより、4つのコンタクトホールH4,
H5,H6,H7を同時に形成することができる。また、
4つのコンタクトホール形成用の開口をそれぞれ独立し
たパターンとしてフォトレジスト層に形成する従来の方
法と比較すると、第3の実施形態の方がフォトリソグラ
フィの手法により形成するパターンの対象が大きいた
め、回折による影響を受けにくく、結果としてコーナー
部の曲率半径が小さな四角形のコンタクトホールを形成
することができる。
【0029】なお、第3の実施形態により形成される4
つのコンタクトホールH4,H5,H6,H7は、シリコン
窒化膜31より上側の部分では連続した空間となってい
る。したがって、これらのコンタクトホールを埋める配
線電極を独立した配線として用いる場合には、配線電極
を互いに電気的に絶縁する必要がある。図6は、第3の
実施形態により形成されたコンタクトホールに配線電極
を形成した際に、各コンタクトホールを介して基板10に
接続された配線電極を互いに絶縁するための方法を段階
的に示す断面図である。
【0030】コンタクトホールH4,H5,H6,H7が形
成された後、図6(a)に示すように、不純物がドープさ
れたポリシリコン膜35を150nmの厚さで形成する。ポリ
シリコン膜35は、各コンタクトホールを埋めると共に、
シリコン窒化膜31上、そして第2のシリコン酸化膜32の
残存部分の上に堆積する。シリコン窒化膜31上では、第
2のシリコン酸化膜32が除去されているため、ポリシリ
コン膜35は周囲の部分より低くなり段差が生じる。
【0031】図6(b)に示されるようにポリシリコン膜
35上にフォトレジスト層42を形成し、中央部に、シリコ
ン窒化膜31の残存部分である十字ラインの幅より狭い幅
の開口部42aをシリコン窒化膜31の十字ラインに合わせ
て形成する。開口部42aの幅は、例えば0.4μmであ
り、シリコン窒化膜31の残存部分に対して図5(b)に二
点鎖線で示したような位置関係で形成される。このフォ
トレジスト層42をマスクとし、シリコン窒化膜31をスト
ッパーとして、ポリシリコン膜35を除去する条件で異方
的にエッチングする。
【0032】エッチングにより、図6(c)に示されるよ
うにポリシリコン膜35に分離帯35aが形成され、4つの
コンタクトホールを埋めて堆積した配線電極がシリコン
窒化膜31上で4つの部分に分離される。分離後、ポリシ
リコン膜35のうち第2のシリコン酸化膜32上に広がる部
分をパターンニングし、それぞれを独立した配線として
用いることができる。
【0033】
【発明の効果】以上説明したように、この発明によれ
ば、異なる2つの層にそれぞれ形成された2つの開口の
重複範囲としてコンタクトホールを形成することによ
り、サイズの小さなコンタクトホールであっても、設計
値通りの形状に形成することができる。特に、従来の方
法では平面形状が円形となるような小さなコンタクトホ
ールであっても、平面形状を四角形に保つことができ
る。したがって、コンタクトホール形成領域として正方
形のスペースが規定されている場合、従来の手法では正
方形スペースに内接する円形のコンタクトホールを形成
するしかないのに対し、この発明の方法では正方形スペ
ースに一致した正方形のコンタクトホールを形成するこ
とができ、コンタクトホールの平面的な面積を限られた
配置スペースの中で従来より拡大し、より確実なコンタ
クトを得ることができる。
【図面の簡単な説明】
【図1】 第1の実施形態のコンタクトホール形成方法
を段階的に示す半導体装置の断面図である。
【図2】 第1の実施形態のコンタクトホール形成方法
のうち、図1に示す工程に続く工程を段階的に示す半導
体装置の断面図および平面図である。
【図3】 第1の実施形態のコンタクトホール形成方法
により形成されたコンタクトホールの利用形態の工程を
段階的に示す半導体装置の断面図である。
【図4】 第2の実施形態のコンタクトホール形成段階
の特徴部分を示す半導体装置の断面図および平面図であ
る。
【図5】 第3の実施形態のコンタクトホール形成段階
の特徴部分を示す半導体装置の断面図および平面図であ
る。
【図6】 第3の実施形態のコンタクトホール形成方法
により形成されたコンタクトホールの利用形態の工程を
段階的に示す半導体装置の断面図である。
【符号の説明】
10 シリコン基板 20 ゲート電極 30 第1のシリコン酸化膜 31 シリコン窒化膜 31a 開口 32 第2のシリコン酸化膜 41 フォトレジスト層 41a 開口 H1 コンタクトホール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の絶縁膜上に該第1の絶縁膜に対し
    てエッチング時の選択性が高い異種膜を形成する段階
    と、 前記異種膜上に、フォトリソグラフィの手法を用いて第
    1のマスク層を形成する段階と、 前記異種膜を除去する条件で前記第1のマスク層を用い
    てエッチングすることにより、前記異種膜に除去部分と
    残存部分とから成る第1のパターンを形成する段階と、 前記第1のマスク層を除去した後、前記異種膜上に前記
    第1の絶縁膜に対してエッチング時の選択性が低い第2
    の絶縁膜を形成する段階と、 前記第2の絶縁膜上に、開口部分が平面的に見て前記異
    種膜の除去部分と一部重複し、該重複部分がコンタクト
    ホールの形成範囲となる第2のマスク層をフォトリソグ
    ラフィの手法を用いて形成する段階と、 前記第1、第2の絶縁膜を除去する条件で前記第2のマ
    スク層を用いてエッチングすることにより、前記第1の
    絶縁膜にコンタクトホールを形成する段階とを含み、こ
    れらの段階が順に実行されることを特徴とする半導体装
    置におけるコンタクトホール形成方法。
  2. 【請求項2】 前記異種膜の除去部分と、前記第2のマ
    スク層の開口部はいずれも四角形であり、重複部分が前
    記除去部分および前記開口部より小さい四角形を形成す
    るように配置されていることを特徴とする請求項1に記
    載の半導体装置におけるコンタクトホール形成方法。
  3. 【請求項3】 前記異種膜の残存部分が所定線幅のライ
    ン状であり、前記第2のマスク層の開口部は前記異種膜
    の残存部分を跨ぐようにして形成されていることを特徴
    とする請求項1に記載の半導体装置におけるコンタクト
    ホール形成方法。
  4. 【請求項4】 前記異種膜の残存部分が所定線幅の十字
    ライン状であり、前記第2のマスク層の開口部は、前記
    十字ラインの交点を囲むように、かつ、前記異種膜の除
    去部分と4箇所で重複するように形成されていることを
    特徴とする請求項1に記載の半導体装置におけるコンタ
    クトホール形成方法。
  5. 【請求項5】 前記第1、第2の絶縁膜はシリコン酸化
    膜であり、前記異種膜はシリコン窒化膜であることを特
    徴とする請求項1〜4のいずれかに記載の半導体装置に
    おけるコンタクトホール形成方法。
JP2760498A 1998-02-09 1998-02-09 半導体装置におけるコンタクトホール形成方法 Pending JPH11233620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2760498A JPH11233620A (ja) 1998-02-09 1998-02-09 半導体装置におけるコンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2760498A JPH11233620A (ja) 1998-02-09 1998-02-09 半導体装置におけるコンタクトホール形成方法

Publications (1)

Publication Number Publication Date
JPH11233620A true JPH11233620A (ja) 1999-08-27

Family

ID=12225540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2760498A Pending JPH11233620A (ja) 1998-02-09 1998-02-09 半導体装置におけるコンタクトホール形成方法

Country Status (1)

Country Link
JP (1) JPH11233620A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法
KR101094914B1 (ko) 2009-10-23 2011-12-15 주식회사 하이닉스반도체 다층 배선 구조의 반도체 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094914B1 (ko) 2009-10-23 2011-12-15 주식회사 하이닉스반도체 다층 배선 구조의 반도체 장치 및 그 제조 방법
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法

Similar Documents

Publication Publication Date Title
US20060115924A1 (en) Method of forming a deformed pattern over a substrate
US5461004A (en) Method for fabricating connection device with reduced area of highly integrated semiconductor device
US6448652B1 (en) Interconnect structure with a dielectric layer conforming to the perimeter of a wiring layer
JP2000150828A (ja) 電子デバイス並びに半導体装置、及び電極形成方法
JPH11233620A (ja) 半導体装置におけるコンタクトホール形成方法
KR100361173B1 (ko) 캐패시터콘택홀을 갖는 반도체장치 제조방법
JP2001203159A (ja) 半導体素子のオーバーレイバーニヤ形成方法
US5792671A (en) Method of manufacturing semiconductor device
JP2555958B2 (ja) 半導体装置の製造方法
KR100381802B1 (ko) 반도체 장치
KR100466026B1 (ko) 고집적 반도체 소자의 도전체 패턴 제조 방법
KR100237758B1 (ko) 반도체 소자의 금속라인 형성 방법
JPH03235336A (ja) 半導体装置の製造方法
JP2597424B2 (ja) 半導体装置の製造方法
JPH07135162A (ja) 半導体装置の製造方法
KR0167604B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
JPH1027845A (ja) 半導体装置の製造方法
KR100243290B1 (ko) 배선층의 이동을 방지할 수 있는 구조의 반도체장치
JP3191769B2 (ja) 半導体装置の製造方法
JP2587136B2 (ja) パタン形成方法
KR100398576B1 (ko) 정렬 정확도 향상방법
KR0172756B1 (ko) 평탄화된 비트라인 형성방법
JP2574910B2 (ja) 半導体装置の製造方法
JPS61296722A (ja) 半導体装置の製造方法