JP2011222688A - 薄膜のパターニング方法及び表示パネルの製造方法 - Google Patents
薄膜のパターニング方法及び表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2011222688A JP2011222688A JP2010089307A JP2010089307A JP2011222688A JP 2011222688 A JP2011222688 A JP 2011222688A JP 2010089307 A JP2010089307 A JP 2010089307A JP 2010089307 A JP2010089307 A JP 2010089307A JP 2011222688 A JP2011222688 A JP 2011222688A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sacrificial layer
- thin film
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】所定の段差部を有した絶縁層25を形成する工程と、スパッタ法により前記段差部を覆うようにして前記絶縁層25上に犠牲層28を成膜する工程と、前記段差部に対応する領域における前記犠牲層28のうちの少なくとも一部の除去と、前記除去により前記犠牲層28から露出された領域における前記絶縁層25の除去とを、ドライエッチングにより連続して行う工程と、前記ドライエッチングで残存した前記犠牲層28の少なくとも一部をウェットエッチングにより除去する工程と、を有する。
【選択図】 図18
Description
図1(a)及び図1(b)に示すように、アクティブマトリクス型の液晶表示パネル1は、第1の基板2と第2の基板3とが互いに対向するように配置されている。第1の基板2と第2の基板3は、枠形状に形成されたシール材4により貼りあわされている。また、第1の基板2と第2の基板3との間には、シール材4に囲まれた領域に液晶が充填されることにより、液晶層5が形成されている。そして、液晶表示パネル1は、表示領域6に、複数の表示画素がマトリクス状に配列されている。
2、3 基板
5 液晶層
7 画素電極
8 薄膜トランジスタ
9 走査線
10 信号線
11 補助容量線
20 第1の絶縁層
23 金属層
25 第2の絶縁層
26 コンタクトホール
28 犠牲層
50、51 フォトレジスト
G1 ゲート電極
D1 ドレイン電極
S1 ソース電極
Claims (10)
- 所定の段差部を有した絶縁層を形成する工程と、
スパッタ法により前記段差部を覆うようにして前記絶縁層上に犠牲層を成膜する工程と、
前記段差部に対応する領域における前記犠牲層のうちの少なくとも一部の除去と、前記除去により前記犠牲層から露出された領域における前記絶縁層の除去とを、ドライエッチングにより連続して行う工程と、
前記ドライエッチングで残存した前記犠牲層の少なくとも一部をウェットエッチングにより除去する工程と、
を有することを特徴とする薄膜のパターニング方法。 - 前記犠牲層は、モリブデンまたはモリブデンを含有する合金からなることを特徴とする請求項1に記載の薄膜のパターニング方法。
- フッ素系ガスと酸素とが混合されたガスをエッチングガスにして前記ドライエッチングを行うことを特徴とする請求項2に記載の薄膜のパターニング方法。
- 前記ドライエッチングを行う工程の前に、前記段差部に対応する領域における前記犠牲層のうちの少なくとも一部がレジストマスクから露出するように前記犠牲層上に前記レジストマスクを形成する工程を有し、
前記ドライエッチングは、前記レジストマスクから露出された領域における前記犠牲層のうちの少なくとも一部が残存するように行うことを特徴とする請求項3に記載の薄膜のパターニング方法。 - 前記絶縁層を形成する工程の前に、クロムまたはクロム合金からなる金属層を形成する工程を有し、
前記段差部は、少なくとも一部が前記金属層と重なるように形成されることを特徴とする請求項4に記載の薄膜のパターニング方法。 - 燐酸と硝酸と酢酸と水とが混合された液をエッチング液にして前記ウェットエッチングを行うことを特徴とする請求項5に記載の薄膜のパターニング方法。
- 前記絶縁膜が窒化シリコンからなることを特徴とする請求項6に記載の薄膜のパターニング方法。
- 所定の段差部を有した絶縁層を形成する工程と、
前記段差部に対応する領域と他の領域との間で結晶構造が異なるように前記絶縁層上に犠牲層を成膜する工程と、
前記段差部に対応する領域における前記犠牲層のうちの少なくとも一部の除去と、前記除去により前記犠牲層から露出された領域における前記絶縁層の除去とを、ドライエッチングにより連続して行う工程と、
前記ドライエッチングで残存した前記犠牲層の少なくとも一部をウェットエッチングにより除去する工程と、
を有することを特徴とする薄膜のパターニング方法。 - 所定の段差部を有した絶縁層を形成する工程と、
前記段差部に対応する領域と他の領域との間でドライエッチングでのエッチング速度が異なるように前記絶縁層上に犠牲層を成膜する工程と、
前記段差部に対応する領域における前記犠牲層のうちの少なくとも一部の除去と、前記除去により前記犠牲層から露出された領域における前記絶縁層の除去とを、前記ドライエッチングにより連続して行う工程と、
前記ドライエッチングで残存した前記犠牲層の少なくとも一部をウェットエッチングにより除去する工程と、
を有することを特徴とする薄膜のパターニング方法。 - 薄膜トランジスタを有した表示パネルの製造方法であって、
クロムまたはクロム合金からなる金属層を有したソース・ドレイン電極を形成する工程と、
所定の段差部が形成されるように且つ前記段差部のうちの少なくとも一部が前記ソース・ドレイン電極に重なるように絶縁層を形成する工程と、
モリブデンまたはモリブデンを含有する合金からなる犠牲層をスパッタ法により前記段差を覆うようにして前記絶縁層上に成膜する工程と、
前記段差部に対応する領域における前記犠牲層のうちの少なくとも一部の除去と、前記除去により前記犠牲層から露出された領域における前記絶縁層の除去とを、フッ素系ガスと酸素とが混合されたガスをエッチングガスにしたドライエッチングにより連続して行う工程と、
燐酸と硝酸と酢酸と水とが混合された液をエッチング液にしたウェットエッチングにより、前記ドライエッチングで残存した前記犠牲層の少なくとも一部を除去する工程と、
を有することを特徴とする表示パネルの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089307A JP5707725B2 (ja) | 2010-04-08 | 2010-04-08 | 薄膜のパターニング方法及び表示パネルの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010089307A JP5707725B2 (ja) | 2010-04-08 | 2010-04-08 | 薄膜のパターニング方法及び表示パネルの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011222688A true JP2011222688A (ja) | 2011-11-04 |
JP2011222688A5 JP2011222688A5 (ja) | 2013-05-16 |
JP5707725B2 JP5707725B2 (ja) | 2015-04-30 |
Family
ID=45039300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010089307A Expired - Fee Related JP5707725B2 (ja) | 2010-04-08 | 2010-04-08 | 薄膜のパターニング方法及び表示パネルの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5707725B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015052773A (ja) * | 2013-08-06 | 2015-03-19 | Nltテクノロジー株式会社 | 表示装置及びその製造方法 |
US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
WO2024114164A1 (zh) * | 2022-11-30 | 2024-06-06 | 成都辰显光电有限公司 | 显示面板、制作方法及显示装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5334484A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Forming method for multi layer wiring |
JPS60147136A (ja) * | 1984-01-11 | 1985-08-03 | Hitachi Ltd | 半導体装置用電極・配線 |
JPH0258222A (ja) * | 1988-08-23 | 1990-02-27 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH04116954A (ja) * | 1990-09-07 | 1992-04-17 | Nec Corp | 半導体装置の製造方法 |
JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
JPH04349667A (ja) * | 1991-05-28 | 1992-12-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH05234994A (ja) * | 1992-02-20 | 1993-09-10 | Seiko Epson Corp | コンタクトホールの形成方法 |
JPH05251772A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | 超電導多層配線およびその作製方法 |
JPH09205145A (ja) * | 1995-12-19 | 1997-08-05 | Sgs Thomson Microelectron Inc | 集積回路及びその製造方法 |
JPH11233620A (ja) * | 1998-02-09 | 1999-08-27 | Oki Electric Ind Co Ltd | 半導体装置におけるコンタクトホール形成方法 |
JP2005159264A (ja) * | 2003-11-06 | 2005-06-16 | Semiconductor Leading Edge Technologies Inc | パターン形成方法及び半導体装置の製造方法 |
JP2006303307A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2010
- 2010-04-08 JP JP2010089307A patent/JP5707725B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5334484A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Forming method for multi layer wiring |
JPS60147136A (ja) * | 1984-01-11 | 1985-08-03 | Hitachi Ltd | 半導体装置用電極・配線 |
JPH0258222A (ja) * | 1988-08-23 | 1990-02-27 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH04116954A (ja) * | 1990-09-07 | 1992-04-17 | Nec Corp | 半導体装置の製造方法 |
JPH04287347A (ja) * | 1990-11-21 | 1992-10-12 | Hyundai Electron Ind Co Ltd | 半導体素子の接続装置及び其の製造方法 |
JPH04349667A (ja) * | 1991-05-28 | 1992-12-04 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH05251772A (ja) * | 1991-12-02 | 1993-09-28 | Sumitomo Electric Ind Ltd | 超電導多層配線およびその作製方法 |
JPH05234994A (ja) * | 1992-02-20 | 1993-09-10 | Seiko Epson Corp | コンタクトホールの形成方法 |
JPH09205145A (ja) * | 1995-12-19 | 1997-08-05 | Sgs Thomson Microelectron Inc | 集積回路及びその製造方法 |
JPH11233620A (ja) * | 1998-02-09 | 1999-08-27 | Oki Electric Ind Co Ltd | 半導体装置におけるコンタクトホール形成方法 |
JP2005159264A (ja) * | 2003-11-06 | 2005-06-16 | Semiconductor Leading Edge Technologies Inc | パターン形成方法及び半導体装置の製造方法 |
JP2006303307A (ja) * | 2005-04-22 | 2006-11-02 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136284B2 (en) | 2013-01-03 | 2015-09-15 | Samsung Display Co., Ltd. | Thin film transistor panel and method for manufacturing the same |
JP2015052773A (ja) * | 2013-08-06 | 2015-03-19 | Nltテクノロジー株式会社 | 表示装置及びその製造方法 |
WO2024114164A1 (zh) * | 2022-11-30 | 2024-06-06 | 成都辰显光电有限公司 | 显示面板、制作方法及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5707725B2 (ja) | 2015-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
JP5044273B2 (ja) | 薄膜トランジスタアレイ基板、その製造方法、及び表示装置 | |
US8236628B2 (en) | Array substrate and manufacturing method | |
JP6129206B2 (ja) | Tftアレイ基板の製造方法 | |
KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
JP5418421B2 (ja) | 液晶表示素子 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP5384088B2 (ja) | 表示装置 | |
JP2010135384A (ja) | 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置 | |
US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
US7678619B2 (en) | Method of manufacturing a thin film transistor matrix substrate | |
US9502536B2 (en) | Manufacturing method of thin film transistor display panel | |
KR100500779B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
CN100539193C (zh) | Tft阵列衬底、其制造方法以及显示装置 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
JP5324758B2 (ja) | 薄膜トランジスタ、表示装置、およびその製造方法 | |
KR20110125399A (ko) | 박막 트랜지스터의 제조 방법 및 그를 이용한 평판표시장치의 제조 방법 | |
WO2012176702A1 (ja) | Tft基板およびその製造方法ならびに表示装置 | |
KR102037514B1 (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2011222688A5 (ja) | ||
JP2009054836A (ja) | Tft基板及びその製造方法 | |
KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5707725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |