JPH11220330A - 水晶発振停止検出回路 - Google Patents

水晶発振停止検出回路

Info

Publication number
JPH11220330A
JPH11220330A JP10020947A JP2094798A JPH11220330A JP H11220330 A JPH11220330 A JP H11220330A JP 10020947 A JP10020947 A JP 10020947A JP 2094798 A JP2094798 A JP 2094798A JP H11220330 A JPH11220330 A JP H11220330A
Authority
JP
Japan
Prior art keywords
circuit
output
oscillation
level
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10020947A
Other languages
English (en)
Inventor
Hideo Miyazawa
秀雄 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10020947A priority Critical patent/JPH11220330A/ja
Publication of JPH11220330A publication Critical patent/JPH11220330A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

(57)【要約】 【課題】 発振停止などの異常を素早く検出でき、一時
発振停止やひずみ発振なども検出できる水晶発振停止検
出回路を実現する。 【解決手段】 第1の積分期間設定回路2Aは、発振出
力N1が正極性成分の期間はHレベル、負極性成分の期
間はLレベルの出力N2を出力し、この出力N2がHレ
ベルの期間が積分回路4Aにおいて積分期間となる。積
分回路4Aの出力N4が所定の検出レベルを超えるとレ
ベル検出回路6Aが第1の検出信号を出力する。第2の
積分期間設定回路3Aは、発振出力N1が正極性成分の
期間はLレベル、負極性成分の期間はHレベルの出力N
3を出力し、この出力N3がHレベルの期間が積分回路
5Aにおいて積分期間となる。積分回路5Aの出力N5
が所定の検出レベルを超えるとレベル検出回路7Aが第
2の検出信号を出力する。OR回路8Aは、レベル検出
回路6A,7Aの出力N6,N7の論理和を発振停止検
出出力S0 とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータや各種半導体の制御システムにおける水晶発振回路
を具備し、その水晶発振回路を常に監視する必要がある
機器に用いられる水晶発振停止検出回路に関するもので
ある。
【0002】
【従来の技術】従来の水晶発振停止検出回路の構成を図
7に示す。図7において、1は水晶発振回路、11は交
流接続用のコンデンサとダイオードを組み合わせて構成
した昇圧回路、12は抵抗器14およびコンデンサ15
からなる平滑回路、13はインバータを用いたレベル検
出回路である。
【0003】この従来の水晶発振停止検出回路は、水晶
発振回路1の出力N1を昇圧回路11に接続し、その昇
圧回路11の出力N10を平滑回路12に接続してい
る。平滑回路12では、昇圧回路11の出力N10をコ
ンデンサ15で平滑するとともに抵抗器14でコンデン
サ15に充電された電荷の放電時間の調整を図ってい
る。そして、平滑回路12の出力N11を発振停止判定
用のレベル検出回路13に接続してあり、このレベル検
出回路13の出力が発振停止検出出力Sとなる。
【0004】このように構成された従来の水晶発振停止
検出回路の検出動作を、さらに図8のタイミングチャー
トを用いて説明する。図8に示すように、水晶発振回路
1の出力N1の状態が正常発振区間から完全発振停止区
間に推移した時、平滑回路12のコンデンサ15に事前
に蓄積された電荷が抵抗器14を介して放電され、平滑
回路12の出力N11が低下し、この出力N11がレベ
ル検出回路13の検出レベルβ以下になると発振停止検
出出力SがHレベル(ハイレベル)になり、発振停止が
検出される。ここで、抵抗器14とコンデンサ15によ
る電荷放電の時定数は、水晶の正常発振周期に比べて十
分大きい値であることが必要となる。これを以下に説明
する。
【0005】昇圧回路11の信号源よりの等価抵抗をR
d、平滑回路12内の抵抗器14の抵抗値をRL、コン
デンサ15の容量値をC1と、正常な水晶発振の周期を
Cとすると、以下の式が成り立つ。まず、正常発振時
には単位時間である周期TC内に、昇圧回路11よりコ
ンデンサ15にRdを介して電源電圧程度に充電される
必要があるため、 電源電圧×{RL/(RL+Rd)}≒電源電圧 の条件が必要となり、RdとRLの関係は Rd<<RL の条件が必要になる。また、平滑回路12が昇圧回路1
1からの半波整流出力を十分に平滑するためには、 2.2×Rd×C1(時定数)<TC の条件が必要になる。したがって、 2.2×Rd×C1(時定数)<<2.2×RL×C1
(時定数) となり、 TC <<2.2×RL×C1(時定数) となる。
【0006】
【発明が解決しようとする課題】上記従来の水晶発振停
止検出回路では、平滑回路12内の抵抗器14とコンデ
ンサ15による電荷放電の時定数は、水晶の正常発振周
期に比べて十分大きい値とする必要があるため、図8に
示すように、正常発振から完全発振停止状態になっても
すぐには発振停止検出出力SがHレベルにならず、完全
発振停止状態になってから発振停止検出出力SがHレベ
ルになるまでに正常発振周期の100倍程度かかり、発
振停止をすぐには検出できないという問題があった。さ
らに、平滑回路12内の抵抗器14の抵抗値RLを十分
に下げれないため、図9に示すように、完全に停止しな
い一時発振停止区間やひずみ発振区間における発振停止
・異常を検出できないという問題もあった。もしも、一
時発振停止やひずみ発振等を検出するために、平滑回路
12内の抵抗器14の抵抗値RLを強いて低下させれ
ば、図10に示すように、正常発振区間でも、平滑回路
12が正常に動作しなくなり、結果として発振停止検出
出力SがHレベルとなり、誤動作となってしまう。
【0007】このように、従来の構成では、発振停止検
出を検知する回路の時定数が発振周期に比べて長く、水
晶発振停止をすぐには検出できず、さらには、一時発振
停止や、長周期となったひずみ発振などを検出できない
という問題があり、水晶発振を厳密に監視するシステム
には不向きであった。本発明の目的は、発振停止などの
異常を素早く検出でき、一時発振停止やひずみ発振など
も検出できる水晶発振停止検出回路を提供することであ
る。
【0008】
【課題を解決するための手段】本発明の水晶発振停止検
出回路は、水晶発振回路から正極性成分と負極性成分と
が交互に出力される発振信号を入力し、第1の積分期間
の後の発振信号の第1回目の正極性成分入力開始時から
第n回目(nは1以上の整数)の正極性成分入力終了時
までの期間を第1の積分期間として順次設定する第1の
積分期間設定回路と、第1のコンデンサを有し、第1の
積分期間設定回路で設定する第1の積分期間中に第1の
コンデンサを充電し第1の積分期間後に放電させ、第1
のコンデンサの電圧を出力とする第1の積分回路と、第
1の積分回路の出力が所定の検出レベルを超えると第1
の検出信号を出力する第1のレベル検出回路と、水晶発
振回路から出力される発振信号を入力し、第2の積分期
間の後の発振信号の第1回目の負極性成分入力開始時か
ら第n回目の負極性成分入力終了時までの期間を第2の
積分期間として順次設定する第2の積分期間設定回路
と、第2のコンデンサを有し、第2の積分期間設定回路
で設定する第2の積分期間中に第2のコンデンサを充電
し第2の積分期間後に放電させ、第2のコンデンサの電
圧を出力とする第2の積分回路と、第2の積分回路の出
力が所定の検出レベルを超えると第2の検出信号を出力
する第2のレベル検出回路と、第1の検出信号と第2の
検出信号とを入力しその論理和を発振停止検出信号とし
て出力する論理和回路とを備えている。
【0009】この構成によれば、第1の積分期間設定回
路,第1の積分回路および第1のレベル検出回路によ
り、水晶発振回路の発振信号がHレベル(ハイレベル)
で一時発振停止および完全発振停止となる状態や、発振
信号が非正常な長周期となるひずみ発振状態を検出する
ことができ、また、第2の積分期間設定回路,第2の積
分回路および第2のレベル検出回路により、水晶発振回
路の発振信号がLレベル(ローレベル)で一時発振停止
および完全発振停止となる状態や、発振信号が非正常な
長周期となるひずみ発振状態を検出することができ、検
出したそれらの論理和をとることにより、Hレベルおよ
びLレベルでの一時・完全発振停止や発振異常を検出す
ることができる。さらに、第1の積分回路および第2の
積分回路の時定数を適当な値に設定することにより、一
時・完全発振停止や発振異常の素早い検出が可能にな
る。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。 〔第1の実施の形態〕図1は本発明の第1の実施の形態
の水晶発振停止検出回路の構成を示す図である。図1に
おいて、1は水晶発振回路、2A,3Aは第1,第2の
積分期間設定回路、4A,5Aは第1,第2の積分回
路、6A,7Aは所定の検出レベルαを有する第1,第
2のレベル検出回路、8AはOR(論理和)回路、4
1,50,52はインバータ、42,44はPチャンネ
ルトランジスタ、43,45はNチャンネルトランジス
タ、46,48は抵抗、47,49はコンデンサ、5
1,53は反転回路である。
【0011】この第1の実施の形態の水晶発振停止検出
回路は、水晶発振回路1の出力N1を入力する第1,第
2の積分期間設定回路2A,3Aと、これらの出力N
2,N3をそれぞれ入力する第1,第2の積分回路4
A,5Aと、これらの出力N4,N5をそれぞれ入力す
る第1,第2のレベル検出回路6A,7Aと、これらの
出力N6,N7を入力してその論理和を発振停止検出出
力S0 として出力するOR回路8Aとを備えている。
【0012】第1の積分期間設定回路2Aは、水晶発振
回路1から正極性成分と負極性成分とが交互に出力され
る発振出力N1を入力し、発振出力N1が正極性成分の
期間はHレベル、負極性成分の期間はLレベルの出力N
2を出力する。この出力N2がHレベルの期間が第1の
積分回路4Aにおいて積分期間(第1の積分期間)とな
る。すなわち、第1の積分期間設定回路2Aは、発振出
力N1が正極性成分の期間を第1の積分期間として設定
し出力することになる。
【0013】第1の積分回路4Aは、第1のコンデンサ
47を内蔵し、第1の積分期間設定回路2Aで設定する
第1の積分期間中に第1のコンデンサ47を充電し第1
の積分期間後に放電させ、第1のコンデンサ47の電圧
を出力N4とするようになっている。第1のレベル検出
回路6Aは、シュミットインバータなどのしきい値可変
のインバータ50と、インバータ50からの入力を反転
して出力する反転回路51とからなり、第1の積分回路
4Aの出力N4が所定の検出レベルαを超えると第1の
検出信号(出力N6がHレベル)を出力するようになっ
ている。
【0014】第2の積分期間設定回路3Aは、入力する
発振出力N1が正極性成分の期間はLレベル、負極性成
分の期間はHレベルの出力N3を出力する。この出力N
3がHレベルの期間が第2の積分回路5Aにおいて積分
期間(第2の積分期間)となる。すなわち、第2の積分
期間設定回路2Aは、発振出力N1が負極性成分の期間
を第2の積分期間として設定し出力することになる。
【0015】第2の積分回路5Aは、第2のコンデンサ
49を内蔵し、第2の積分期間設定回路2Aで設定する
第2の積分期間中に第2のコンデンサ49を充電し第2
の積分期間後に放電させ、第2のコンデンサ49の電圧
を出力N5とするようになっている。第2のレベル検出
回路7Aは、シュミットインバータなどのしきい値可変
のインバータ52と、インバータ52からの入力を反転
して出力する反転回路53とからなり、第2の積分回路
5Aの出力N5が所定の検出レベルαを超えると第2の
検出信号(出力N7がHレベル)を出力するようになっ
ている。
【0016】そして、OR回路8Aでは、第1,第2の
レベル検出回路6A,7Aの出力N6,N7の論理和を
出力する。すなわち、出力N6,N7の少なくとも一方
がHレベルであれば、発振停止検出出力S0 としてHレ
ベルの信号(発振停止検出信号)を出力し、出力N6,
N7がともにLレベルであれば、発振停止検出出力S 0
として正常発振状態を示すLレベルの信号を出力する。
【0017】以上のように構成される第1の実施の形態
の水晶発振停止検出回路の動作を、さらに図2を参照し
ながら説明する。図2は図1の水晶発振停止検出回路に
おける動作を説明するためのタイミングチャートであ
る。図1の水晶発振停止検出回路では、積分回路4A,
5Aの時定数は他の回路の動作と完全分離され任意に設
定でき、図2に示すように、水晶発振回路1の出力N1
が負極性成分の期間のときに、第2の積分期間設定回路
3Aの出力N3がHレベルとなり、そのHレベル期間に
積分回路5Aは時間を電圧に変換して出力する。正常な
水晶発振波形区間では、積分回路5Aの出力電圧N5が
レベル検出回路7Aの検出レベルαを超えないように積
分回路5Aの時定数を設定しており、レベル検出回路7
Aの出力N7はLレベルである。また、積分回路5Aの
時定数を正常発振周期以下に設定することにより、非正
常な長周期の水晶発振波形区間では、積分回路5Aの出
力電圧N5がレベル検出回路7Aの検出レベルαを超え
て上昇し、レベル検出回路7Aの出力N7がHレベルと
なる。これが、OR回路8Aに送られると、結果的に発
振停止検出出力S0 がHレベルとなる。
【0018】また、非正常な長周期の水晶発振波形区間
において、水晶発振回路1の出力N1が正極性成分の期
間のときに、第1の積分期間設定回路2Aの出力N2が
Hレベルとなり、積分回路4A,レベル検出回路6Aで
は積分回路5A,レベル検出回路7Aと同様の動作を行
い、レベル検出回路6Aの出力N7がHレベルとなる
と、結果的に発振停止検出出力S0 がHレベルとなる。
【0019】また、第2の積分期間設定回路3A,積分
回路5A,レベル検出回路7Aにより、水晶発振回路1
の出力N1が非正常な長周期となるひずみ発振状態の検
出だけでなく、発振出力N1がLレベルで一時発振停止
および完全発振停止となる状態を検出することができ
る。同様に、第1の積分期間設定回路2A,積分回路4
A,レベル検出回路6Aにより、水晶発振回路1の出力
N1が非正常な長周期となるひずみ発振状態の検出だけ
でなく、発振出力N1がHレベルで一時発振停止および
完全発振停止となる状態を検出することができる。した
がって、検出したそれらの論理和をとることにより、H
レベルおよびLレベルでの一時・完全発振停止や発振異
常を検出することができる。さらに、第1の積分回路4
Aおよび第2の積分回路5Aの時定数を正常発振周期以
下に設定することにより、一時・完全発振停止や発振異
常の素早い検出が可能になる。なお、積分回路4A,5
Aの時定数は、どの程度の長さの発振停止を検出するか
によって設定すればよく、第1の実施の形態の場合、時
定数の最小値は正常発振周期の1/2となる。
【0020】〔第2の実施の形態〕図3は本発明の第2
の実施の形態の水晶発振停止検出回路の構成を示す図で
ある。図3において、1は水晶発振回路、2,3は第
1,第2の積分期間設定回路、4,5は第1,第2の積
分回路、6,7は所定の検出レベル(しきい値)αを有
する第1,第2のレベル検出回路、8はOR(論理和)
回路、17,23,27,31,32はインバータ、1
8,21はトグルフリップフロップ(以下「トグルF
F」という)、19はノンインバータ(non−inv
erterd buffer)、20,22はAND
(論理積)回路、24,28は抵抗、25,29はNチ
ャンネルトランジスタ、26,30はコンデンサであ
る。
【0021】この第2の実施の形態の水晶発振停止検出
回路は、水晶発振回路1の出力N1を入力する第1,第
2の積分期間設定回路2,3と、これらの出力N2,N
3をそれぞれ入力する第1,第2の積分回路4,5と、
これらの出力N4,N5をそれぞれ入力する第1,第2
のレベル検出回路6,7と、これらの出力N6,N7を
入力して発振停止検出出力S0 を出力するOR回路8と
を備えている。
【0022】第1の積分期間設定回路2は、水晶発振回
路1の出力N1を入力するインバータ17およびトグル
FF18と、インバータ17およびトグルFF18の出
力を入力するAND回路20とからなり、AND回路2
0の出力が第1の積分期間設定回路2の出力N2として
第1の積分回路4へ出力される。この第1の積分期間設
定回路2の出力N2がLレベルの期間が第1の積分回路
4において積分期間(第1の積分期間)となる。
【0023】第1の積分回路4は、その入力(N2)端
にインバータ23を接続し、インバータ23と出力(N
4)端との間に抵抗24を接続し、さらに、ソースが接
地されたNチャンネルトランジスタ25のゲートを入力
端に接続するとともにドレインを出力端に接続し、さら
に、出力端と接地間に第1のコンデンサ26を接続して
いる。この第1の積分回路4では、第1の積分期間設定
回路2で設定する第1の積分期間中に第1のコンデンサ
26を充電し第1の積分期間後に放電させ、第1のコン
デンサ26の電圧を出力N4とする。
【0024】第1のレベル検出回路6は、シュミットイ
ンバータなどのしきい値可変のインバータ31からな
り、第1の積分回路4の出力N4が所定の検出レベルα
(インバータ31のしきい値)を超えると第1の検出信
号(出力N6がLレベル)を出力する。第2の積分期間
設定回路3は、水晶発振回路1の出力N1を入力するノ
ンインバータ19と、水晶発振回路1の出力N1を反転
入力するトグルFF21と、ノンインバータ19の出力
を入力するとともにトグルFF21の出力を反転入力す
るAND回路22とからなり、AND回路22の出力が
第2の積分期間設定回路3の出力N3として第2の積分
回路5へ出力される。この第2の積分期間設定回路2の
出力N3がLレベルの期間が第2の積分回路5において
積分期間(第2の積分期間)となる。
【0025】第2の積分回路5,第2のレベル検出回路
7はそれぞれ第1の積分回路4,第1のレベル検出回路
6と同様の構成であり、第2の積分回路5では、第2の
積分期間設定回路3で設定する第2の積分期間中に第2
のコンデンサ30を充電し第2の積分期間後に放電さ
せ、第2のコンデンサ30の電圧を出力N5とし、第2
のレベル検出回路7は、第2の積分回路5の出力N5が
所定の検出レベルα(インバータ32のしきい値)を超
えると第2の検出信号(出力N7がLレベル)を出力す
る。
【0026】そして、OR回路8では、第1,第2のレ
ベル検出回路6,7の出力N6,N7を反転入力し、出
力N6,N7の少なくとも一方がLレベルであれば、発
振停止検出出力S0 としてHレベルの信号(発振停止検
出信号)を出力する。また、第1,第2のレベル検出回
路6,7の出力N6,N7がともにHレベルであれば、
発振停止検出出力S0 として正常発振状態を示すLレベ
ルの信号を出力する。
【0027】以上のように構成される第2の実施の形態
の水晶発振停止検出回路の動作を、さらに図4を参照し
ながら説明する。図4は図3の水晶発振停止検出回路の
動作を説明するためのタイミングチャートである。図4
に示すように、正常に水晶発振している区間(第1およ
び第2正常発振区間)では、水晶発振回路1の出力N1
が第1の積分期間設定回路2に入力されると、トグルF
F18,インバータ17およびAND回路20により、
発振出力N1と逆相で2分の1に間引かれたパルス波形
(N2)が生成され、この出力N2が積分回路4に入力
される。積分回路4では、N2がLレベルのときに、ト
ランジスタ25がオフで、インバータ23により抵抗2
4を介してコンデンサ26に電荷が供給され、出力電圧
N4が上昇する。この抵抗24とコンデンサ26の時定
数を正常水晶発振周期以下にしておくことで、次のN2
がHレベルになったときに、トランジスタ25のオンに
より、一瞬にしてコンデンサ26の電荷が放電され、出
力電圧N4は第1のレベル検出回路6の検出レベルαを
超える前に低下し、第1のレベル検出回路6の出力N6
は発振停止の非検出状態を示すHレベルが維持される。
また、第2の積分期間設定回路3では、トグルFF2
1,ノンインバータ19およびAND回路22により、
発振出力N1と同相で2分の1に間引かれたパルス波形
(N3)が生成され、この出力N3が積分回路5に入力
される。積分回路5,第2のレベル検出回路7は、積分
回路4,第1のレベル検出回路6と同様に動作し、この
場合は積分回路5の出力電圧N5が第2のレベル検出回
路7の検出レベルαを超える前に低下し、第2のレベル
検出回路7の出力N7は発振停止の非検出状態を示すH
レベルが維持される。したがって、2つのレベル検出回
路6,7の出力N6,N7を反転入力するOR回路8の
発振停止検出出力S0 は、水晶発振を正常動作と判断し
たLレベルとなる。
【0028】また、水晶発振回路1の出力N1がHレベ
ルで発振停止状態となったHレベル発振停止区間では、
第1の積分期間設定回路2の出力N2がLレベルとな
り、そのLレベルのパルス幅は通常の正常発振周期を大
幅に超え、積分回路4では抵抗24がコンデンサ26を
必要以上に充電するため、積分回路4の出力電圧N4が
次段のレベル検出回路6の検出レベルαを超えてしま
い、レベル検出回路6の出力N6がLレベルとなり、O
R回路8の発振停止検出出力S0 がHレベルとなり、発
振停止を知らせることができる。なお、このHレベル発
振停止区間では、第2の積分期間設定回路3の出力N3
はHレベルとなり、積分回路5ではトランジスタ29が
オンしてコンデンサ30は充電されず、レベル検出回路
7の出力N7は発振停止の非検出状態を示すHレベルが
維持されている。
【0029】また、水晶発振回路1の出力N1がLレベ
ルで発振停止状態となったLレベル発振停止区間では、
第2の積分期間設定回路3の出力N3がLレベルとな
り、そのLレベルのパルス幅は通常の正常発振周期を大
幅に超え、積分回路5では抵抗28がコンデンサ30を
必要以上に充電するため、積分回路5の出力電圧N5が
次段のレベル検出回路7の検出レベルαを超えてしま
い、レベル検出回路7の出力N7がLレベルとなり、O
R回路8の発振停止検出出力S0 がHレベルとなり、発
振停止を知らせることができる。なお、このLレベル発
振停止区間では、第1の積分期間設定回路2の出力N2
はHレベルとなり、積分回路4ではトランジスタ25が
オンしてコンデンサ26は充電されず、レベル検出回路
6の出力N6は発振停止の非検出状態を示すHレベルが
維持されている。
【0030】また、水晶発振回路1の出力N1が何らか
の理由で長周期となった波形ひずみ区間では、水晶発振
回路1の出力N1の周期が伸びたため、第1,第2の積
分期間設定回路2,3の出力N2,N3のLレベルのパ
ルス幅が伸び、積分回路4,5のコンデンサ26,30
が必要以上に充電され、各々のコンデンサ26,30の
電圧が上がり、その結果がレベル検出回路6,7を介し
てOR回路8に伝達され、発振停止検出出力S0 はHレ
ベルとなり、発振が正常でないことを即座に知ることが
できる。
【0031】この第2の実施の形態によれば、第1の積
分期間設定回路2,第1の積分回路4および第1のレベ
ル検出回路6により、水晶発振回路1の出力N1がHレ
ベルで一時発振停止および完全発振停止となる状態や、
発振出力N1が非正常な長周期となるひずみ発振状態を
検出することができ、また、第2の積分期間設定回路
3,第2の積分回路5および第2のレベル検出回路7に
より、発振出力N1がLレベルで一時発振停止および完
全発振停止となる状態や、発振出力N1が非正常な長周
期となるひずみ発振状態を検出することができ、検出し
たそれらの論理和をとることにより、HレベルおよびL
レベルでの一時・完全発振停止や発振異常を検出するこ
とができる。さらに、第1の積分回路4および第2の積
分回路5の時定数を正常発振周期の2倍に設定すること
により、一時・完全発振停止や発振異常の素早い検出が
可能になる。なお、積分回路4,5の時定数はどの程度
の長さの発振停止を検出するかによって設定すればよい
が、第2の実施の形態では、正常発振周期の2倍の期間
のうち3/4を積分期間に、後の1/4を初期化に利用
しているため、時定数の最小値は初期化が発生しなかっ
た場合に相当し、正常発振周期の2倍となる。
【0032】なお、第2の実施の形態における第1の積
分期間設定回路2は、第1の積分期間の後の発振出力N
1の第1回目の正極性成分入力開始時から第n回目の正
極性成分入力終了時までの期間を第1の積分期間として
順次設定する第1の積分期間設定回路において、n=2
とした場合であり、第1の実施の形態における第1の積
分期間設定回路2Aはn=1とした場合である。
【0033】また、第2の実施の形態における第2の積
分期間設定回路3は、第2の積分期間の後の発振出力N
1の第1回目の負極性成分入力開始時から第n回目の負
極性成分入力終了時までの期間を第2の積分期間として
順次設定する第2の積分期間設定回路において、n=2
とした場合であり、第1の実施の形態における第2の積
分期間設定回路3Aはn=1とした場合である。
【0034】上記のようにn=1とした場合では、発振
出力N1のデューティ比(ハイレベルとローレベルの
比)が必ずしも50%になっていない反面、一時発振停
止などの異常を最も早く検出できる。なお、発振出力N
1のデューティ比が50%になっていないので、積分回
路4A,5Aの時定数にマージンを設ける必要がある。
また、n=2とした場合は、1/2分周でもn=1同
様、コンデンサ26,30の放電時間が発振出力N1の
デューティ比の影響を受ける。なお、n≧3とした場合
には、発振出力N1のデューティ比の影響は全く受け
ず、安定性に優れたものとなる。
【0035】〔第3の実施の形態〕図5は本発明の第3
の実施の形態の水晶発振停止検出回路の構成を示す図で
ある。図5において、10は積分期間設定回路、34は
トグルFF、35はインバータ、36,37はAND
(論理積)回路であり、その他の図3と対応する部分に
は同一符号を付し、説明を省略する。
【0036】この第3の実施の形態の水晶発振停止検出
回路は、第2の実施の形態における第1の積分期間設定
回路2および第2の積分期間設定回路3を、1つの積分
期間設定回路10に置き換えたものであり、他の構成は
第2の実施の形態と同様である。積分期間設定回路10
は、水晶発振回路1の出力N1を入力するインバータ3
5およびトグルFF34と、インバータ35の出力およ
びトグルFF34の正極出力(Q出力)を入力するAN
D回路36と、水晶発振回路1の出力N1およびトグル
FF34の正極出力(Q出力)を入力するAND回路3
7とからなる。AND回路36の出力N2が、第2の実
施の形態における第1の積分期間設定回路2の出力N2
と等価となり、第1の積分回路4へ入力され、AND回
路37の出力N3が、第2の実施の形態における第2の
積分期間設定回路3の出力N3と等価となり、第2の積
分回路5へ入力される。
【0037】図6は図5の水晶発振停止検出回路の動作
を説明するためのタイミングチャートであり、各出力N
1,N2,N3,N4,N5,N6,N7および発振停
止検出出力S0 は、図4の各出力N1,N2,N3,N
4,N5,N6,N7および発振停止検出出力S0 と同
じである。このように、第3の実施の形態における動作
は基本的に第2の実施の形態と同様であり、詳細な説明
は省略する。
【0038】この第3の実施の形態によれば、第2の実
施の形態と同様の効果を得ることができ、さらに、第2
の実施の形態における第1の積分期間設定回路2および
第2の積分期間設定回路3を、1つの積分期間設定回路
10としてコンパクトに構成しているため、より少ない
資源の回路で実現できる。
【0039】
【発明の効果】本発明によれば、第1の積分期間設定回
路,第1の積分回路および第1のレベル検出回路によ
り、水晶発振回路の発振信号がHレベルで一時発振停止
および完全発振停止となる状態や、発振信号が非正常な
長周期となるひずみ発振状態を検出することができ、ま
た、第2の積分期間設定回路,第2の積分回路および第
2のレベル検出回路により、水晶発振回路の発振信号が
Lレベルで一時発振停止および完全発振停止となる状態
や、発振信号が非正常な長周期となるひずみ発振状態を
検出することができ、検出したそれらの論理和をとるこ
とにより、HレベルおよびLレベルでの一時・完全発振
停止や発振異常を検出することができる。さらに、第1
の積分回路および第2の積分回路の時定数を適当な値に
設定することにより、一時・完全発振停止や発振異常の
素早い検出が可能になり、本来、一時も発振停止があっ
てはいけなく、かつ、発振が停止したら即刻、異常処理
などをしなくてはならないシステムを構築する上で欠く
べからず回路を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の水晶発振停止検出
回路の構成を示す図である。
【図2】本発明の第1の実施の形態におけるタイミング
チャートである。
【図3】本発明の第2の実施の形態の水晶発振停止検出
回路の構成を示す図である。
【図4】本発明の第2の実施の形態におけるタイミング
チャートである。
【図5】本発明の第3の実施の形態の水晶発振停止検出
回路の構成を示す図である。
【図6】本発明の第3の実施の形態におけるタイミング
チャートである。
【図7】従来の水晶発振停止検出回路の構成を示す図で
ある。
【図8】従来の水晶発振停止検出回路のタイミングチャ
ートである。
【図9】従来の水晶発振停止検出回路の不具合のタイミ
ングチャートである。
【図10】従来の水晶発振停止検出回路の不具合のタイ
ミングチャートである。
【符号の説明】 1 水晶発振回路 2,2A 第1の積分期間設定回路 3,3A 第2の積分期間設定回路 4,4A 第1の積分回路 5,5A 第2の積分回路 6,6A 第1のレベル検出回路 7,7A 第2のレベル検出回路 8,8A OR(論理和)回路 10 積分期間設定回路 17 インバータ 18 トグルフリップフロップ 19 ノンインバータ 20 AND回路 21 トグルフリップフロップ 22 AND回路 23 インバータ 24 抵抗 25 Nチャンネルトランジスタ 26 コンデンサ 27 インバータ 28 抵抗 29 Nチャンネルトランジスタ 30 コンデンサ 31 しきい値可変インバータ 32 しきい値可変インバータ 34 トグルフリップフロップ 35 インバータ 36 AND回路 37 AND回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 水晶発振回路から正極性成分と負極性成
    分とが交互に出力される発振信号を入力し、第1の積分
    期間の後の前記発振信号の第1回目の正極性成分入力開
    始時から第n回目(nは1以上の整数)の正極性成分入
    力終了時までの期間を前記第1の積分期間として順次設
    定する第1の積分期間設定回路と、 第1のコンデンサを有し、前記第1の積分期間設定回路
    で設定する第1の積分期間中に前記第1のコンデンサを
    充電し前記第1の積分期間後に放電させ、前記第1のコ
    ンデンサの電圧を出力とする第1の積分回路と、 前記第1の積分回路の出力が所定の検出レベルを超える
    と第1の検出信号を出力する第1のレベル検出回路と、 前記水晶発振回路から出力される前記発振信号を入力
    し、第2の積分期間の後の前記発振信号の第1回目の負
    極性成分入力開始時から第n回目の負極性成分入力終了
    時までの期間を前記第2の積分期間として順次設定する
    第2の積分期間設定回路と、 第2のコンデンサを有し、前記第2の積分期間設定回路
    で設定する第2の積分期間中に前記第2のコンデンサを
    充電し前記第2の積分期間後に放電させ、前記第2のコ
    ンデンサの電圧を出力とする第2の積分回路と、 前記第2の積分回路の出力が所定の検出レベルを超える
    と第2の検出信号を出力する第2のレベル検出回路と、 前記第1の検出信号と前記第2の検出信号とを入力しそ
    の論理和を発振停止検出信号として出力する論理和回路
    とを備えた水晶発振停止検出回路。
JP10020947A 1998-02-02 1998-02-02 水晶発振停止検出回路 Pending JPH11220330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10020947A JPH11220330A (ja) 1998-02-02 1998-02-02 水晶発振停止検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10020947A JPH11220330A (ja) 1998-02-02 1998-02-02 水晶発振停止検出回路

Publications (1)

Publication Number Publication Date
JPH11220330A true JPH11220330A (ja) 1999-08-10

Family

ID=12041402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10020947A Pending JPH11220330A (ja) 1998-02-02 1998-02-02 水晶発振停止検出回路

Country Status (1)

Country Link
JP (1) JPH11220330A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597204B2 (en) 2000-11-10 2003-07-22 Nec Corporation Clock interruption detection circuit
US6943634B2 (en) 2002-03-27 2005-09-13 Yamaha Corporation Oscillation detection circuit
JP2013066120A (ja) * 2011-09-20 2013-04-11 Denso Corp クロック出力回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597204B2 (en) 2000-11-10 2003-07-22 Nec Corporation Clock interruption detection circuit
US6943634B2 (en) 2002-03-27 2005-09-13 Yamaha Corporation Oscillation detection circuit
JP2013066120A (ja) * 2011-09-20 2013-04-11 Denso Corp クロック出力回路

Similar Documents

Publication Publication Date Title
US5717353A (en) Clock signal generating circuit
KR100430858B1 (ko) 리세트 장치, 반도체 ic장치, 및 반도체 기억장치
JPH01132213A (ja) リセット信号発生回路
KR20000000932A (ko) 기준전압 발생기의 스타트 업 회로
JPH11203869A (ja) 半導体装置のモードレジスターセット回路及び動作モードの設定方法
US6535024B1 (en) Clock signal filtering circuit
JP2002043906A (ja) 発振停止検出回路
KR100605452B1 (ko) 발진 검지 회로
JPH11220330A (ja) 水晶発振停止検出回路
JPH0731133A (ja) 半導体チップ用の電圧変換装置および方法
JP2004070813A (ja) 半導体集積回路
JP3323045B2 (ja) 情報処理装置
KR0168079B1 (ko) 클럭발생장치
US6911873B2 (en) Detection circuit and method for an oscillator
JP3757518B2 (ja) パワーオン・リセット回路
CN217238254U (zh) 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片
JP2002100973A (ja) パワーオンリセット回路
JP2698260B2 (ja) ウオッチドッグタイマ装置
KR100290892B1 (ko) 씨모스전압레벨쉬프트회로
JP2964696B2 (ja) 半導体装置
JPH03102911A (ja) クロック信号発生回路
JPH1022819A (ja) 半導体装置
JPS596436B2 (ja) 繰り返し信号の状態判定回路
JP3760744B2 (ja) 定電圧出力装置
JP6163319B2 (ja) 発振停止検出回路及び電子機器