JPH11205188A - 送受信切り換え回路 - Google Patents

送受信切り換え回路

Info

Publication number
JPH11205188A
JPH11205188A JP10006468A JP646898A JPH11205188A JP H11205188 A JPH11205188 A JP H11205188A JP 10006468 A JP10006468 A JP 10006468A JP 646898 A JP646898 A JP 646898A JP H11205188 A JPH11205188 A JP H11205188A
Authority
JP
Japan
Prior art keywords
transmission
switching circuit
reception
turned
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10006468A
Other languages
English (en)
Other versions
JP3711193B2 (ja
Inventor
Kazuya Yamamoto
和也 山本
Takao Moriwaki
孝雄 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP00646898A priority Critical patent/JP3711193B2/ja
Priority to US09/113,284 priority patent/US6066993A/en
Priority to DE19832565A priority patent/DE19832565C2/de
Publication of JPH11205188A publication Critical patent/JPH11205188A/ja
Application granted granted Critical
Publication of JP3711193B2 publication Critical patent/JP3711193B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
    • H03F3/423—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 従来例に比較して小型化することができる送
受信切り換え回路を提供する。 【解決手段】 送信機１０１とアンテナ１０３との間に
接続され、送信時にオンとなりかつ受信時にオフとなる
第１のスイッチング回路を備えた送信アーム回路と、受
信機１０２とアンテナ１０３との間に接続され、送信時
にオフとなりかつ受信時にオンとなる第２のスイッチン
グ回路を備えた受信アーム回路とを備え、アンテナに送
信機１０１又は受信機１０２を選択的に切り換えて接続
するための送受信切り換え回路が提供される。送信アー
ム回路は、ＦＥＴＦ1とＦＥＴＦ2とから構成されるカス
コード型増幅器と、カスコード型増幅器とアンテナ１０
３との間に接続されたインピーダンス整合用インダクタ
Ｌdとを備える。ここで、カスコード型増幅器に代え
て、ＦＥＴＦ1のみで構成されたソース接地型増幅器で
置き換えてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、１つのアンテナ
に送信機又は受信機を選択的に切り換えて接続するため
の送受信切り換え回路に関し、特に、カスコード型増幅
器の出力段を集積化して構成された送受信切り換え回路
に関する。
【０００２】
【従来の技術】従来、ＧａＡｓ送受信切り換え回路は携
帯電話用など幅広く用いられている。図１１に、従来例
１の直並列型送受信切り換え回路の構成を示す。図１１
において、Ｆ1乃至Ｆ4は送受信切り換え用デプレッショ
ンモード電界効果トランジスタ（以下、電界効果トラン
ジスタをＦＥＴという。）であり、Ｒd1乃至Ｒd4は各Ｆ
ＥＴのドレインとソースを同電位にするための数ｋΩオ
ーダーの抵抗であり、Ｒg1乃至Ｒg4は各ＦＥＴの数ｋΩ
オーダーのゲート抵抗であり、Ｃ1及びＣ4はＦＥＴＦ1
及びＦＥＴＦ4のソースを直流的に接地から切り放すた
めのキャパシタであり、高周波的には接地される。ま
た、１は送信機接続用端子であり、２は受信機接続用端
子であり、３はアンテナ接続用端子である。４及び５は
それぞれ、送受信を切り換えるための制御電圧ＶTX及び
ＶRXを印加するための端子である。さらに、送信機接続
用端子１は、数ｋΩオーダーのプルアップ抵抗Ｒupを介
してプルアップ電圧ＶUPに接続され、端子１及び３間の
送信アーム回路の電位、並びに端子２及び３間の受信ア
ーム回路の電位をプルアップして、正又は０Ｖの制御電
圧で当該切り換え回路を制御できるように構成してい
る。当該切り換え回路の動作を表１に示す。
【０００３】
【表１】
【０００４】表１から明らかなように、送信時は、プル
アップ電圧ＶUP及び制御電圧ＶTXをＦＥＴＦ1，Ｆ4の電
源電圧Ｖｄｄに設定する一方、制御電圧ＶRXを０Ｖに設
定することにより、ＦＥＴＦ1及びＦ3をオフにし、ＦＥ
ＴＦ2及びＦ4をオンにし、これによって、送信機から端
子１を介して入力された高周波信号をＦＥＴＦ2及び端
子３を介してアンテナに伝送する。このとき、送信機か
ら受信機には、ＦＥＴＦ3がオフで、ＦＥＴＦ4がオンな
ので、送信高周波信号は伝送されない。一方、受信時
は、プルアップ電圧ＶUP及び制御電圧ＶRXをＦＥＴＦ1
及びＦ4の電源電圧Ｖddに設定する一方、制御電圧ＶTX
を０Ｖに設定することにより、ＦＥＴＦ2及びＦ4をオフ
にし、ＦＥＴＦ1及びＦ3をオンにし、これによって、ア
ンテナによって受信されて端子３を介して入力された高
周波信号をＦＥＴＦ3及び端子２を介して受信機によっ
て伝送する。このとき、アンテナから送信機には、ＦＥ
ＴＦ2がオフで、ＦＥＴＦ1がオンなので、当該受信高周
波信号は伝送されない。ここで、ＦＥＴＦ1乃至Ｆ4の各
ピンチオフ電圧Ｖpは電源電圧Ｖddよりも低いように設
定される。
【０００５】図１２は、従来例２のカスコード型電力増
幅器の構成を示す回路図である。図１２において、Ｆ1
及びＦ2は、電力増幅用デプレッションモードＦＥＴで
あり、Ｒg1及びＲg2はＦＥＴＦ1，Ｆ2に対してゲート電
圧を印加するためのゲート抵抗であり、Ｃg1及びＣg2は
高周波バイパス用キャパシタであり、Ｌd及びＣdは当該
カスコード電力増幅器の出力インピーダンス整合回路を
構成するインダクタンスとキャパシタであり、Ｃt及び
Ｃaは高周波結合用キャパシタであり、Ｌd2は電源供給
用の高周波阻止インダクタである。また、８１は増幅す
べき高周波信号を入力するための入力端子であり、８２
は増幅後の高周波信号を出力するための出力端子であ
る。さらに、Ｖd2は電源電圧であり、Ｖg1及びＶg2はそ
れぞれ、ＦＥＴＦ1及びＦ2に対して印加するゲート電圧
である。
【０００６】なお、一般的には、ＧａＡｓカスコード型
電力増幅器の構成は複雑であって、必要な電力を出力す
るために、より高い電源電圧を必要とするので、あまり
電力増幅器の最終段には用いられず、図１２の回路でＦ
ＥＴＦ2を取り除いたＦＥＴＦ1のみのソース接地型ＦＥ
Ｔ増幅回路が頻繁に用いられている。
【０００７】
【発明が解決しようとする課題】しかしながら、図１２
の電力増幅器と図１１の送受信切り換え回路を、同一の
チップ上に集積化する場合を考えると、従来例の送受信
切り換え回路では、図１１の端子１と、図１２の端子８
２を接続して構成するために、回路寸法が比較的大きく
なるという問題点があった。言い換えれば、従来例の図
１２の電力増幅器と図１１の送受信切り換え回路を、そ
のままの形式で集積化すると回路寸法が大きくなり、小
型化を図ることができない。
【０００８】本発明の目的は以上の問題点を解決し、従
来例に比較して小型化することができる送受信切り換え
回路を提供することにある。
【０００９】
【課題を解決するための手段】第１の発明に係る送受信
切り換え回路は、送信機とアンテナとの間に接続され、
送信時にオンとなりかつ受信時にオフとなる第１のスイ
ッチング回路を備えた送信アーム回路と、受信機と上記
アンテナとの間に接続され、送信時にオフとなりかつ受
信時にオンとなる第２のスイッチング回路を備えた受信
アーム回路とを備え、上記アンテナに上記送信機又は上
記受信機を選択的に切り換えて接続するための送受信切
り換え回路において、上記送信アーム回路は、カスコー
ド型増幅器と、上記カスコード型増幅器と上記アンテナ
との間に接続されたインピーダンス整合用インダクタと
を備えたことを特徴とする。
【００１０】また、第２の発明に係る送受信切り換え回
路は、送信機とアンテナとの間に接続され、送信時にオ
ンとなりかつ受信時にオフとなる第１のスイッチング回
路を備えた送信アーム回路と、受信機と上記アンテナと
の間に接続され、送信時にオフとなりかつ受信時にオン
となる第２のスイッチング回路を備えた受信アーム回路
とを備え、上記アンテナに上記送信機又は上記受信機を
選択的に切り換えて接続するための送受信切り換え回路
において、上記送信アーム回路は、ソース接地型増幅器
と、上記ソース接地型増幅器と上記アンテナとの間に接
続されたインピーダンス整合用インダクタとを備えたこ
とを特徴とする。
【００１１】また、上記第１の発明に係る送受信切り換
え回路において、好ましくは、上記第２のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。
【００１２】さらに、上記第１の発明に係る送受信切り
換え回路において、好ましくは、上記第２のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。
【００１３】また、上記第２の発明に係る送受信切り換
え回路において、好ましくは、上記第２のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。
【００１４】さらに、上記第２の発明に係る送受信切り
換え回路において、好ましくは、上記第２のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。
【００１５】またさらに、上記第１の発明に係る送受信
切り換え回路において、好ましくは、上記第２のスイッ
チング回路は、それぞれ送信時にオフとなりかつ受信時
にオンとなり、互いに並列にかつ互いに縦続に接続され
た複数個のＦＥＴを備える。
【００１６】さらに、第３の発明に係る送受信切り換え
回路は、アンテナに第１と第２の送信機又は受信機を選
択的に切り換えて接続するための送受信切り換え回路で
あって、上記第１の送信機と上記アンテナとの間に接続
され、送信時にオンとなりかつ受信時にオフとなる第１
のスイッチング回路を備えた第１の送信アーム回路と、
上記第２の送信機と上記アンテナとの間に接続され、送
信時にオンとなりかつ受信時にオフとなる第２のスイッ
チング回路を備えた第２の送信アーム回路と、上記受信
機と上記アンテナとの間に接続され、送信時にオフとな
りかつ受信時にオンとなる第３のスイッチング回路を備
えた受信アーム回路とを備え、上記第１と第２の送信ア
ーム回路はそれぞれ、カスコード型増幅器と、上記カス
コード型増幅器と上記アンテナとの間に接続されたイン
ピーダンス整合用インダクタとを備えたことを特徴とす
る。
【００１７】また、上記第３の発明に係る送受信切り換
え回路において、好ましくは、上記第３のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。
【００１８】さらに、上記第３の発明に係る送受信切り
換え回路において、好ましくは、上記第３のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施の形態について説明する。
【００２０】実施の形態１．図１は、本発明に係る実施
の形態１である送受信切り換え回路の構成を示す回路図
であり、図１において、図１１及び図１２と同様のもの
については同一の符号を付している。この実施の形態の
送受信切り換え回路は、送信機接続用端子１と、アンテ
ナ接続用端子３との間の送信アーム回路に、図１２のカ
スコード型電力増幅器と、インピーダンス整合用インダ
クタＬdを挿入したことを特徴としている。
【００２１】図１において、端子１と端子３との間の送
信アーム回路は、送信時にオンとなる一方、受信時にオ
フとなる第１のスイッチング回路からなり、端子２と端
子３との間の受信アーム回路は、送信時にオフとなる一
方、受信時にオンとなる第１のスイッチング回路からな
る。ここで、第１のスイッチング回路を、カスコード電
力増幅器を用いて構成する一方、第２のスイッチング
を、従来例１の受信アーム回路を用いて構成する。
【００２２】ＦＥＴＦ1乃至Ｆ4はそれぞれデプレッショ
ン型ＦＥＴであり、Ｒd2，Ｒd3及びＲd4はそれぞれＦＥ
ＴＦ2，Ｆ3，Ｆ3のドレインとソースとを同電位にする
ために各ＦＥＴのドレインとソース間に接続された数ｋ
Ωオーダーの抵抗であり、Ｒg1，Ｒg2，Ｒg3及びＲg4は
それぞれ各ＦＥＴＦ1乃至Ｆ4のゲートに対してゲート電
圧を印加するための数ｋΩオーダーのゲート電圧印加用
抵抗であり、Ｃ1及びＣ2は高周波バイパス用キャパシタ
であり、Ｃ4はＦＥＴＦ4のソースを高周波的に接地する
ためのキャパシタである。また、Ｌdはカスコード型電
力増幅器の出力段とアンテナとをインピーダンス整合す
るためのインピーダンス整合用インダクタであり、
Ｃt、Ｃa及びＣrは高周波結合用キャパシタであり、Ｌ
d2は電源供給用の高周波阻止インダクタである。さら
に、Ｖd2は電源電圧であり、Ｖg1乃至Ｖg4はそれぞれＦ
ＥＴＦ1乃至Ｆ4のゲート電圧である。さらに、キャパシ
タＣrの一端は受信機接続用端子２に接続され、その他
端は数ｋΩオーダーのプルアップ抵抗Ｒupを介してプル
アップ電圧ＶUPに接続され、送信機接続用端子１及びア
ンテナ接続用端子３間の送信アーム回路の電位、並びに
端子２及び端子３間の受信アーム回路の電位をプルアッ
プして、正又は０Ｖの制御電圧で当該切り換え回路を制
御できるように構成している。
【００２３】図１の送信アーム回路において、送信機１
０１が接続された送信機接続用端子１は、結合用キャパ
シタＣtを介して、ソース接地のＦＥＴＦ1のゲートに接
続され、当該ゲートはゲート電圧印加用抵抗Ｒg1を介し
てゲート電圧印加用端子１１に接続される。当該端子１
１は高周波バイパス用キャパシタＣ1を介して接地され
る。ＦＥＴＦ1のドレインはＦＥＴＦ2のソース及びドレ
イン、接続点５及びインピーダンス整合用インダクタン
スＬdを介して接続点４に接続され、当該接続点４は結
合用キャパシタＣaを介して、アンテナ１０３が接続さ
れたアンテナ接続用端子３に接続される。ＦＥＴＦ2の
ゲートはゲート電圧印加用抵抗Ｒg2を介してゲート電圧
印加用端子１２に接続されるとともに、当該ゲートは高
周波バイパス用キャパシタＣ2を介して高周波的に接地
される。ここで、ＦＥＴＦ2のドレインとインダクタＬd
との間の接続点５は、高周波阻止用インダクタＬd2を介
して電源電圧印加用端子２２に接続される。
【００２４】一方、図１の受信アーム回路において、接
続点４は、ＦＥＴＦ3のドレイン及びソース、接続点
６、結合用キャパシタＣrを介して、受信機１０２が接
続された受信機接続用端子２に接続される。ここで、Ｆ
ＥＴＦ3のゲートは、ゲート電圧印加用抵抗Ｒg3を介し
てゲート電圧印加用端子１３に接続され、ＦＥＴＦ4の
ゲートは、ゲート電圧印加用抵抗Ｒg4を介してゲート電
圧印加用端子１４に接続される。接続点６は、ＦＥＴＦ
4のドレイン及びソース、並びに結合用キャパシタＣ4を
介して接地される。接続点６は、プルアップ抵抗Ｒupを
介してプルアップ電圧ＶUPを供給する電源に接続され
る。
【００２５】表２に、当該送受信切り換え回路の送信モ
ード及び受信モードにおいて、プルアップ電圧ＶUP及び
各ゲート電圧印加用端子１１乃至１４に印加すべき電圧
を示す。Ｖddは電源電圧であり、Ｖga及びＶgbはそれぞ
れＦＥＴＦ1及びＦＥＴＦ2が電圧増幅器として動作する
のに必要なゲート電圧であり、ここで、Ｖp＜Ｖga＜０
Ｖ及びＶp＜Ｖgb＜０Ｖである。なお、各ＦＥＴＦ1及び
Ｆ2のピンチオフ電圧Ｖpは電源電圧Ｖddより小さいもの
とする。これらの条件は後述の実施の形態においても同
様に設定される。
【００２６】
【表２】
【００２７】図１において、ＦＥＴＦ1及びＦＥＴＦ2は
カスコード型電圧増幅器を構成し、送信時には、電力増
幅器の出力段として働く。その結果、図１１の従来例１
の送信アーム回路における電力損失はなくなるので、切
り換え回路における挿入損失は低減される。このとき、
当該電力増幅器とアンテナ１０３との間の出力インピー
ダンス整合は、数ｎＨオーダーのインダクタＬdと、数
ｐＦオーダーのＦＥＴＦ3のオフ容量Ｃ3とによって達成
できるように、ＦＥＴＦ3のソース・ドレイン間のイン
ダクタンスＬd3とＦＥＴＦ3のゲート幅とを決定して設
定する。オフ容量Ｃ3の一端は、ＦＥＴＦ4のオンによ
り、高周波的に接地されるので、ちょうど、図１２のキ
ャパシタＣdと同じ働きをする。
【００２８】また、受信時には、ゲート電圧Ｖg2を０Ｖ
とすることによりＦＥＴＦ2をオフし、さらに、ＦＥＴ
Ｆ3をオンし、ＦＥＴＦ4をオフとすることにより、アン
テナ１０３で受信された高周波信号は、ＦＥＴＦ3及び
Ｆ4を介して受信機１０２に伝送され、端子１にはほと
んど現れない。
【００２９】以上説明したように、実施の形態１によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。
【００３０】実施の形態２．図２は、本発明に係る実施
の形態２である送受信切り換え回路の構成を示す回路図
である。実施の形態２は、図１の実施の形態１におい
て、ゲート接地のＦＥＴＦ2及びその周辺回路（抵抗Ｒ
d2、抵抗Ｒg2及びキャパシタＣ2）を取り除いて、ＦＥ
ＴＦ1で構成されたソース接地型増幅器を送信アーム回
路に備えたことを特徴としている。
【００３１】以上のように構成された実施の形態２の送
受信切り換え回路においては、図１の実施の形態１の構
成に比較して、受信時のアンテナ１０３と送信機１０１
との間のアイソレーションが低下するが、図１の実施の
形態１の構成よりも小さく構成できる利点がある。
【００３２】表３に、当該送受信切り換え回路の送信モ
ード及び受信モードにおいて、プルアップ電圧ＶUP及び
各ゲート電圧印加用端子１１、１３及び１４に印加すべ
き電圧を示す。表３に示すように、受信時にゲート電圧
Ｖg1を、ＦＥＴＦ1のピンチオフ電圧Ｖpよりも低い所定
のゲート電圧Ｖgpに設定して、ＦＥＴＦ1を完全にピン
チオフ状態にする必要がある。
【００３３】
【表３】
【００３４】以上説明したように、実施の形態２によれ
ば、送受信機切り換え回路の送信アーム回路に、ゲート
接地のＦＥＴＦ2及びその周辺回路を取り除いたカスコ
ード型電力増幅器、すなわちＦＥＴＦ1のソース接地型
増幅器を組み込むことにより、当該電力増幅器と切り換
え回路を集積化したチップにおいて、チップサイズを大
幅に縮小化することできるとともに、送信時の切り換え
回路の挿入損失を低減することができる。
【００３５】実施の形態３．図３は、本発明に係る実施
の形態３である送受信切り換え回路の構成を示す回路図
である。この実施の形態３は、図１の実施の形態１にお
いて、さらに、ＦＥＴＦ3のソース及びドレインと並列
に、ＦＥＴＦ5のソース及びドレインを接続し、ＦＥＴ
Ｆ5のゲートをゲート電圧印加用抵抗Ｒg5を介してゲー
ト電圧印加用端子１５に接続したことを特徴としてい
る。
【００３６】図３の送受信切り換え回路において、ゲー
ト電圧Ｖg5を変化させることによりＦＥＴＦ5のオフ容
量Ｃ5を制御することができる。一般に、ＦＥＴのオフ
容量は電力増幅器の整合に必要な容量に比較して小さい
場合が多く、インピーダンス整合用オフ容量Ｃ3の静電
容量を増加することができ、大出力用の大きなゲート幅
のＦＥＴＦ1及びＦＥＴＦ2に対してインピーダンス整合
を容易にできるとともに、インピーダンス整合状態に設
定することにより、より大きな電力を得るようにインピ
ーダンス整合を行うパワー整合状態や、より大きな効率
を得るようにインピーダンス整合を行う効率整合状態な
どに設定することができる。
【００３７】表４に、当該送受信切り換え回路の送信モ
ード及び受信モードにおいて、プルアップ電圧ＶUP及び
各ゲート電圧印加用端子１１乃至１５に印加すべき電圧
を示す。
【００３８】
【表４】
【００３９】以上説明したように、実施の形態３によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。ま
た、アンテナ１０３と受信機１０２との間のインピーダ
ンス整合をより容易に行うことができる。
【００４０】以上の実施の形態３においては、２つのＦ
ＥＴＦ3及びＦ5を互いに並列に接続しているが、本発明
はこれに限らず、ＦＥＴＦ3に対して複数のＦＥＴを互
いに並列に接続してもよい。
【００４１】実施の形態４．図４は、本発明に係る実施
の形態４である送受信切り換え回路の構成を示す回路図
である。この実施の形態４は、図１の実施の形態１にお
いて、ＦＥＴＦ3に代えて、ＦＥＴＦ3、ＦＥＴＦ3’及
びＦＥＴＦ3”の３つのＦＥＴの縦続接続回路を挿入し
たことを特徴としている。ここで、接続点４は、ＦＥＴ
Ｆ3のドレイン及びソース、ＦＥＴＦ3’のドレイン及び
ソース、並びに、ＦＥＴＦ3”のドレイン及びソースを
介して接続点６に接続され、各ＦＥＴＦ3，Ｆ3’，
Ｆ3”のゲートはそれぞれ、抵抗Ｒg3，Ｒg3’，Ｒg3”
を介してゲート電圧印加用端子１３に接続される。な
お、抵抗Ｒd3，Ｒd3’，Ｒd3”はそれぞれ、各ＦＥＴＦ
3，Ｆ3’，Ｆ3”のソースとドレインとの間を同電位に
するために、ソースとドレインに接続される抵抗であ
る。
【００４２】表５に、当該送受信切り換え回路の送信モ
ード及び受信モードにおいて、プルアップ電圧ＶUP及び
各ゲート電圧印加用端子１１乃至１４に印加すべき電圧
を示す。
【００４３】
【表５】
【００４４】一般に、送受信切り換え回路の送信信号の
伝送電力能力（Ｐｏｗｅｒ Ｈａｎｄｌｉｎｇ Ｃａｐ
ａｂｉｌｉｔｙ：どれくらいの大きな送信信号の電力
を、切り換え回路が伝送できるかを示す能力をいう。）
Ｐは次式で表される。
【００４５】
【数１】Ｐ＝２Ｎ2（Ｖc＋Ｖp）2／Ｚ0
【００４６】ここで、ＶpはＦＥＴ（本実施の形態にお
いてＦ3，Ｆ3’，Ｆ3”）のピンチオフ電圧（＜０Ｖ）
であり、Ｖcはオフ状態のＦＥＴ（本実施の形態におい
てＦ3，Ｆ3’，Ｆ3”）のゲートを制御する制御電圧で
あり、Ｎはオフ状態のＦＥＴ（本実施の形態においてＦ
3，Ｆ3’，Ｆ3”）の縦続接続の段数であり、本実施の
形態においてＮ＝３”である。また、Ｚ0は系の特性イ
ンピーダンスである。
【００４７】数１から明らかなように、オフ状態のＦＥ
Ｔの縦続接続の段数Ｎを大きくすることにより、送信信
号を伝送可能な電力Ｐが増大する。ただし、Ｎの増加は
受信時のＦＥＴＦ3，Ｆ3’，Ｆ3”での挿入損失の増大
を招くので、Ｎの値はこのトレードオフで決定される。
【００４８】以上説明したように、実施の形態４によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。ま
た、オフ状態のＦＥＴの縦続接続の段数Ｎを実施の形態
１に比較して大きくしたので、送信信号の伝送可能な電
力Ｐを増大させることができる。
【００４９】以上の実施の形態４においては、オフ状態
のＦＥＴの縦続接続の段数Ｎ＝３としているが、本発明
はこれに限らず、Ｎ＝２又は４以上の整数としてもよ
い。
【００５０】実施の形態５．図５は、本発明に係る実施
の形態５である送受信切り換え回路の構成を示す回路図
である。この実施の形態５は、図２の実施の形態２の特
徴の構成と、図３の実施の形態３の特徴の構成とを組み
合わせた場合であって、図２の実施の形態２において、
さらに、ＦＥＴＦ3のソース及びドレインと並列に、Ｆ
ＥＴＦ5のソース及びドレインを接続し、ＦＥＴＦ5のゲ
ートをゲート電圧印加用抵抗Ｒg5を介してゲート電圧印
加用端子１５に接続したことを特徴としている。
【００５１】以上のように構成することにより、実施の
形態５によれば、送受信機切り換え回路の送信アーム回
路に、ゲート接地のＦＥＴＦ2及びその周辺回路を取り
除いたカスコード型電力増幅器であるソース接地型増幅
器を組み込むことにより、当該電力増幅器と切り換え回
路を集積化したチップにおいて、チップサイズを大幅に
縮小化することできるとともに、送信時の切り換え回路
の挿入損失を低減することができる。また、アンテナ１
０３と受信機１０２との間のインピーダンス整合をより
容易に行うことができる。
【００５２】以上の実施の形態５においては、２つのＦ
ＥＴＦ3及びＦ5を互いに並列に接続しているが、本発明
はこれに限らず、ＦＥＴＦ3に対して複数のＦＥＴを互
いに並列に接続してもよい。
【００５３】実施の形態６．図６は、本発明に係る実施
の形態６である送受信切り換え回路の構成を示す回路図
である。この実施の形態６は、図２の実施の形態２の特
徴の構成と、図４の実施の形態４の特徴の構成とを組み
合わせた場合であって、図２の実施の形態２において、
ＦＥＴＦ3に代えて、ＦＥＴＦ3、ＦＥＴＦ3’及びＦＥ
ＴＦ3”の３つのＦＥＴの縦続接続回路を挿入したこと
を特徴としている。
【００５４】以上説明したように、実施の形態６によれ
ば、送受信機切り換え回路の送信アーム回路に、ゲート
接地のＦＥＴＦ2及びその周辺回路を取り除いたカスコ
ード型電力増幅器であるソース接地型増幅器を組み込む
ことにより、当該電力増幅器と切り換え回路を集積化し
たチップにおいて、チップサイズを大幅に縮小化するこ
とできるとともに、送信時の切り換え回路の挿入損失を
低減することができる。また、オフ状態のＦＥＴの縦続
接続の段数Ｎを実施の形態１及び２に比較して大きくし
たので、送信信号の伝送可能な電力Ｐを増大させること
ができる。
【００５５】実施の形態７図７は、本発明に係る実施の
形態７である送受信切り換え回路の構成を示す回路図で
ある。この実施の形態７は、図３の実施の形態３の特徴
の構成と、図４の実施の形態４の特徴の構成とを組み合
わせた場合であって、図３の実施の形態３において、Ｆ
ＥＴＦ3に代えて、ＦＥＴＦ3、ＦＥＴＦ3’及びＦＥＴ
Ｆ3”の３つのＦＥＴの縦続接続回路を挿入し、かつ、
ＦＥＴＦ5に代えて、ＦＥＴＦ5、ＦＥＴＦ5’及びＦＥ
ＴＦ5”の３つのＦＥＴの縦続接続回路を挿入したこと
を特徴としている。
【００５６】図７において、接続点４は、ＦＥＴＦ5の
ドレイン及びソース、ＦＥＴＦ5’のドレイン及びソー
ス、並びに、ＦＥＴＦ5”のドレイン及びソースを介し
て接続点６に接続され、各ＦＥＴＦ5，Ｆ5’，Ｆ5”の
ゲートはそれぞれ、抵抗Ｒg5，Ｒg5’，Ｒg5”を介して
ゲート電圧印加用端子１５に接続される。なお、抵抗Ｒ
d5，Ｒd5’，Ｒd5”はそれぞれ、各ＦＥＴＦ5，Ｆ5’，
Ｆ5”のソースとドレインとの間を同電位にするため
に、ソースとドレインに接続される抵抗である。なお、
ＦＥＴＦ3、ＦＥＴＦ3’及びＦＥＴＦ3”の３つのＦＥ
Ｔの縦続接続回路は、図３の実施の形態３のそれと同様
に構成される。
【００５７】以上説明したように、実施の形態７によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。ま
た、アンテナ１０３と受信機１０２との間のインピーダ
ンス整合をより容易に行うことができる。さらに、オフ
状態のＦＥＴの縦続接続の段数Ｎを実施の形態１に比較
して大きくしたので、送信信号の伝送可能な電力Ｐを増
大させることができる。
【００５８】以上の実施の形態７においては、２つずつ
のＦＥＴＦ3及びＦ5，Ｆ3’及びＦ5’，Ｆ3”及びＦ5”
を互いに並列に接続しているが、本発明はこれに限ら
ず、ＦＥＴＦ3に対して複数個ずつのＦＥＴを互いに並
列に接続してもよい。
【００５９】実施の形態８図８は、本発明に係る実施の
形態８である送受信切り換え回路の構成を示す回路図で
ある。この実施の形態８は、図１の送信アーム回路を２
組備え、これら２組の第１と第２の送信アーム回路を接
続点４に接続したことを特徴としている。ここで、第１
の送信アーム回路における各素子及び各端子の符号には
添字ａを付加する一方、第２の送信アーム回路における
各素子及び各端子の符号には添字ｂを付加する。ここ
で、送信機１０１ａは送信機接続用端子１ａに接続さ
れ、当該端子１ａは結合用キャパシタＣta、ＦＥＴ
Ｆ1a、ＦＥＴＦ2a、接続点５ａ及びインピーダンス整合
用インダクタＬdaを介して接続点４に接続される。ま
た、送信機１０１ｂは送信機接続用端子１ｂに接続さ
れ、当該端子１ｂは結合用キャパシタＣtb、ＦＥＴ
Ｆ1b、ＦＥＴＦ2b、接続点５ｂ及びインピーダンス整合
用インダクタＬdbを介して接続点４に接続される。
【００６０】表６に、当該送受信切り換え回路の送信モ
ード及び受信モードにおいて、プルアップ電圧ＶUP及び
各ゲート電圧印加用端子１１ａ，１１ｂ，１２ａ，１２
ｂ，１３，１４に印加すべき電圧を示す。
【００６１】
【表６】
【００６２】なお、図８の送受信切り換え回路におい
て、送信機１０１ａのみを送信状態としてアンテナ１０
３に接続するためには、端子１２ａのみにゲート電圧Ｖ
gbを印加する一方、端子１２ｂを接地電位とすればよ
く、一方、送信機１０１ｂのみを送信状態としてアンテ
ナ１０３に接続するためには、端子１２ｂのみにゲート
電圧Ｖgbを印加する一方、端子１２ａを接地電位とすれ
ばよい。これにより、送信機１０１ａと送信機１０１ｂ
とを選択的に切り換えて送信状態とすることができる。
【００６３】以上説明したように、実施の形態８によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。ま
た、２つのカスコード型電力増幅器を切り換え回路に組
み込むことにより、例えば、いわゆるデュアルバンド機
のような２つの異なる周波数のシステムに対応できる小
型の送受信切り換え回路を提供することができる。
【００６４】以上の実施の形態８においては、２つの送
信機１０１ａ，１０１ｂとを接続するように構成してい
るが、本発明はこれに限らず、図１の送信アーム回路を
３組以上の複数組備え、これら複数組の送信アーム回路
を接続点４に接続してもよい。
【００６５】実施の形態９図９は、本発明に係る実施の
形態９である送受信切り換え回路の構成を示す回路図で
ある。この実施の形態９は、図８の実施の形態８の特徴
の構成と、図３の実施の形態３の特徴の構成とを組み合
わせた場合であって、図８の実施の形態８において、さ
らに、ＦＥＴＦ3のソース及びドレインと並列に、ＦＥ
ＴＦ5のソース及びドレインを接続し、ＦＥＴＦ5のゲー
トをゲート電圧印加用抵抗Ｒg5を介してゲート電圧印加
用端子１５に接続したことを特徴としている。
【００６６】以上説明したように、実施の形態９によれ
ば、送受信機切り換え回路の送信アーム回路に、カスコ
ード型電力増幅器を組み込むことにより、当該電力増幅
器と切り換え回路を集積化したチップにおいて、チップ
サイズを大幅に縮小化することできるとともに、送信時
の切り換え回路の挿入損失を低減することができる。ま
た、２つのカスコード型電力増幅器を切り換え回路に組
み込むことにより、例えば、いわゆるデュアルバンド機
のような２つの異なる周波数のシステムに対応できる小
型の送受信切り換え回路を提供することができる。さら
に、アンテナ１０３と受信機１０２との間のインピーダ
ンス整合をより容易に行うことができる。
【００６７】以上の実施の形態９においては、２つの送
信機１０１ａ，１０１ｂとを接続するように構成してい
るが、本発明はこれに限らず、図１の送信アーム回路を
３組以上の複数組備え、これら複数組の送信アーム回路
を接続点４に接続してもよい。
【００６８】実施の形態１０．図１０は、本発明に係る
実施の形態１０である送受信切り換え回路の構成を示す
回路図である。この実施の形態１０は、図８の実施の形
態８の特徴の構成と、図４の実施の形態４の特徴の構成
とを組み合わせた場合であって、図８の実施の形態８に
おいて、ＦＥＴＦ3に代えて、ＦＥＴＦ3、ＦＥＴＦ3’
及びＦＥＴＦ3”の３つのＦＥＴの縦続接続回路を挿入
したことを特徴としている。ここで、接続点４は、ＦＥ
ＴＦ3のドレイン及びソース、ＦＥＴＦ3’のドレイン及
びソース、並びに、ＦＥＴＦ3”のドレイン及びソース
を介して接続点６に接続され、各ＦＥＴＦ3，Ｆ3’，Ｆ
3”のゲートはそれぞれ、抵抗Ｒg3，Ｒg3’，Ｒg3”を
介してゲート電圧印加用端子１３に接続される。なお、
抵抗Ｒd3，Ｒd3’，Ｒd3”はそれぞれ、各ＦＥＴＦ3，
Ｆ3’，Ｆ3”のソースとドレインとの間を同電位にする
ために、ソースとドレインに接続される抵抗である。
【００６９】以上説明したように、実施の形態１０によ
れば、送受信機切り換え回路の送信アーム回路に、カス
コード型電力増幅器を組み込むことにより、当該電力増
幅器と切り換え回路を集積化したチップにおいて、チッ
プサイズを大幅に縮小化することできるとともに、送信
時の切り換え回路の挿入損失を低減することができる。
また、２つのカスコード型電力増幅器を切り換え回路に
組み込むことにより、例えば、いわゆるデュアルバンド
機のような２つの異なる周波数のシステムに対応できる
小型の送受信切り換え回路を提供することができる。さ
らに、オフ状態のＦＥＴの縦続接続の段数Ｎを実施の形
態１に比較して大きくしたので、送信信号の伝送可能な
電力Ｐを増大させることができる。
【００７０】以上の実施の形態１０においては、２つの
送信機１０１ａ，１０１ｂとを接続するように構成して
いるが、本発明はこれに限らず、図１の送信アーム回路
を３組以上の複数組備え、これら複数組の送信アーム回
路を接続点４に接続してもよい。
【００７１】
【発明の効果】以上詳述したように、第１の発明に係る
送受信切り換え回路によれば、送信機とアンテナとの間
に接続され、送信時にオンとなりかつ受信時にオフとな
る第１のスイッチング回路を備えた送信アーム回路と、
受信機と上記アンテナとの間に接続され、送信時にオフ
となりかつ受信時にオンとなる第２のスイッチング回路
を備えた受信アーム回路とを備え、上記アンテナに上記
送信機又は上記受信機を選択的に切り換えて接続するた
めの送受信切り換え回路において、上記送信アーム回路
は、カスコード型増幅器と、上記カスコード型増幅器と
上記アンテナとの間に接続されたインピーダンス整合用
インダクタとを備える。従って、送受信機切り換え回路
の送信アーム回路に、カスコード型電力増幅器を組み込
むことにより、当該電力増幅器と切り換え回路を集積化
したチップにおいて、チップサイズを大幅に縮小化する
ことできるとともに、送信時の切り換え回路の挿入損失
を低減することができる。
【００７２】また、第２の発明に係る送受信切り換え回
路によれば、送信機とアンテナとの間に接続され、送信
時にオンとなりかつ受信時にオフとなる第１のスイッチ
ング回路を備えた送信アーム回路と、受信機と上記アン
テナとの間に接続され、送信時にオフとなりかつ受信時
にオンとなる第２のスイッチング回路を備えた受信アー
ム回路とを備え、上記アンテナに上記送信機又は上記受
信機を選択的に切り換えて接続するための送受信切り換
え回路において、上記送信アーム回路は、ソース接地型
増幅器と、上記ソース接地型増幅器と上記アンテナとの
間に接続されたインピーダンス整合用インダクタとを備
える。従って、送受信機切り換え回路の送信アーム回路
に、ソース接地型増幅器を組み込むことにより、当該電
力増幅器と切り換え回路を集積化したチップにおいて、
チップサイズを大幅に縮小化することできるとともに、
送信時の切り換え回路の挿入損失を低減することができ
る。
【００７３】また、上記第１の発明に係る送受信切り換
え回路において、好ましくは、上記第２のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。従って、送受信機切り換え回路の送信アーム回路
に、カスコード型電力増幅器を組み込むことにより、当
該電力増幅器と切り換え回路を集積化したチップにおい
て、チップサイズを大幅に縮小化することできるととも
に、送信時の切り換え回路の挿入損失を低減することが
できる。また、上記アンテナと上記受信機との間のイン
ピーダンス整合をより容易に行うことができる。
【００７４】さらに、上記第１の発明に係る送受信切り
換え回路において、好ましくは、上記第２のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。従って、送受信機切り換え回路の送信アーム回路
に、カスコード型電力増幅器を組み込むことにより、当
該電力増幅器と切り換え回路を集積化したチップにおい
て、チップサイズを大幅に縮小化することできるととも
に、送信時の切り換え回路の挿入損失を低減することが
できる。また、オフ状態のＦＥＴの縦続接続の段数Ｎを
第１の発明に係る送受信切り換え回路に比較して大きく
したので、送信信号の伝送可能な電力Ｐを増大させるこ
とができる。
【００７５】また、上記第２の発明に係る送受信切り換
え回路において、好ましくは、上記第２のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。従って、送受信機切り換え回路の送信アーム回路
に、ソース接地型増幅器を組み込むことにより、当該電
力増幅器と切り換え回路を集積化したチップにおいて、
チップサイズを大幅に縮小化することできるとともに、
送信時の切り換え回路の挿入損失を低減することができ
る。また、上記アンテナと上記受信機との間のインピー
ダンス整合をより容易に行うことができる。
【００７６】さらに、上記第２の発明に係る送受信切り
換え回路において、好ましくは、上記第２のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。従って、送受信機切り換え回路の送信アーム回路
に、ソース接地型増幅器を組み込むことにより、当該電
力増幅器と切り換え回路を集積化したチップにおいて、
チップサイズを大幅に縮小化することできるとともに、
送信時の切り換え回路の挿入損失を低減することができ
る。また、オフ状態のＦＥＴの縦続接続の段数Ｎを第１
の発明及び第２の発明に係る送受信切り換え回路に比較
して大きくしたので、送信信号の伝送可能な電力Ｐを増
大させることができる。
【００７７】またさらに、上記第１の発明に係る送受信
切り換え回路において、好ましくは、上記第２のスイッ
チング回路は、それぞれ送信時にオフとなりかつ受信時
にオンとなり、互いに並列にかつ互いに縦続に接続され
た複数個のＦＥＴを備える。従って、送受信機切り換え
回路の送信アーム回路に、カスコード型電力増幅器を組
み込むことにより、当該電力増幅器と切り換え回路を集
積化したチップにおいて、チップサイズを大幅に縮小化
することできるとともに、送信時の切り換え回路の挿入
損失を低減することができる。また、上記アンテナと上
記受信機との間のインピーダンス整合をより容易に行う
ことができる。さらに、オフ状態のＦＥＴの縦続接続の
段数Ｎを第１の発明に係る送受信切り換え回路に比較し
て大きくしたので、送信信号の伝送可能な電力Ｐを増大
させることができる。
【００７８】さらに、第３の発明に係る送受信切り換え
回路によれば、アンテナに第１と第２の送信機又は受信
機を選択的に切り換えて接続するための送受信切り換え
回路であって、上記第１の送信機と上記アンテナとの間
に接続され、送信時にオンとなりかつ受信時にオフとな
る第１のスイッチング回路を備えた第１の送信アーム回
路と、上記第２の送信機と上記アンテナとの間に接続さ
れ、送信時にオンとなりかつ受信時にオフとなる第２の
スイッチング回路を備えた第２の送信アーム回路と、上
記受信機と上記アンテナとの間に接続され、送信時にオ
フとなりかつ受信時にオンとなる第３のスイッチング回
路を備えた受信アーム回路とを備え、上記第１と第２の
送信アーム回路はそれぞれ、カスコード型増幅器と、上
記カスコード型増幅器と上記アンテナとの間に接続され
たインピーダンス整合用インダクタとを備えたことを特
徴とする。従って、送受信機切り換え回路の送信アーム
回路に、カスコード型電力増幅器を組み込むことによ
り、当該電力増幅器と切り換え回路を集積化したチップ
において、チップサイズを大幅に縮小化することできる
とともに、送信時の切り換え回路の挿入損失を低減する
ことができる。また、２つのカスコード型電力増幅器を
切り換え回路に組み込むことにより、例えば、いわゆる
デュアルバンド機のような２つの異なる周波数のシステ
ムに対応できる小型の送受信切り換え回路を提供するこ
とができる。
【００７９】また、上記第３の発明に係る送受信切り換
え回路において、好ましくは、上記第３のスイッチング
回路は、それぞれ送信時にオフとなりかつ受信時にオン
となり、互いに並列に接続された複数個のＦＥＴを備え
る。従って、送受信機切り換え回路の送信アーム回路
に、カスコード型電力増幅器を組み込むことにより、当
該電力増幅器と切り換え回路を集積化したチップにおい
て、チップサイズを大幅に縮小化することできるととも
に、送信時の切り換え回路の挿入損失を低減することが
できる。また、２つのカスコード型電力増幅器を切り換
え回路に組み込むことにより、例えば、いわゆるデュア
ルバンド機のような２つの異なる周波数のシステムに対
応できる小型の送受信切り換え回路を提供することがで
きる。さらに、上記アンテナと上記受信機との間のイン
ピーダンス整合をより容易に行うことができる。
【００８０】さらに、上記第３の発明に係る送受信切り
換え回路において、好ましくは、上記第３のスイッチン
グ回路は、それぞれ送信時にオフとなりかつ受信時にオ
ンとなり、互いに縦続に接続された複数個のＦＥＴを備
える。従って、送受信機切り換え回路の送信アーム回路
に、カスコード型電力増幅器を組み込むことにより、当
該電力増幅器と切り換え回路を集積化したチップにおい
て、チップサイズを大幅に縮小化することできるととも
に、送信時の切り換え回路の挿入損失を低減することが
できる。また、２つのカスコード型電力増幅器を切り換
え回路に組み込むことにより、例えば、いわゆるデュア
ルバンド機のような２つの異なる周波数のシステムに対
応できる小型の送受信切り換え回路を提供することがで
きる。さらに、オフ状態のＦＥＴの縦続接続の段数Ｎを
第１の発明に係る送受信切り換え回路に比較して大きく
したので、送信信号の伝送可能な電力Ｐを増大させるこ
とができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１である送受信切り
換え回路の構成を示す回路図である。
【図２】 本発明に係る実施の形態２である送受信切り
換え回路の構成を示す回路図である。
【図３】 本発明に係る実施の形態３である送受信切り
換え回路の構成を示す回路図である。
【図４】 本発明に係る実施の形態４である送受信切り
換え回路の構成を示す回路図である。
【図５】 本発明に係る実施の形態５である送受信切り
換え回路の構成を示す回路図である。
【図６】 本発明に係る実施の形態６である送受信切り
換え回路の構成を示す回路図である。
【図７】 本発明に係る実施の形態７である送受信切り
換え回路の構成を示す回路図である。
【図８】 本発明に係る実施の形態８である送受信切り
換え回路の構成を示す回路図である。
【図９】 本発明に係る実施の形態９である送受信切り
換え回路の構成を示す回路図である。
【図１０】 本発明に係る実施の形態１０である送受信
切り換え回路の構成を示す回路図である。
【図１１】 従来例１の送受信切り換え回路の構成を示
す回路図である。
【図１２】 従来例２のカスコード型電力増幅器の構成
を示す回路図である。
【符号の説明】
１，１ａ，１ｂ 送信機接続端子、２ 受信機接続端
子、３ アンテナ接続端子、４，５，６ 接続点，１
１，１１ａ，１１ｂ，１２，１２ａ，１２ｂ，１３，１
４，１５ ゲート電圧印加用端子、２２，２２ａ，２２
ｂ 電源電圧印加用端子、１０１，１０１ａ，１０１ｂ
…送信機、１０２…受信機、１０３…アンテナ、Ｆ1，
Ｆ1a，Ｆ1b，Ｆ2，Ｆ2a，Ｆ2b，Ｆ3，Ｆ3’，Ｆ3”，Ｆ
4，Ｆ5，Ｆ5’，Ｆ5” ＦＥＴ、ＶUP プルアップ電
圧、Ｖg1，Ｖg1a，Ｖg1b，Ｖg2，Ｖg2a，Ｖg2b，Ｖg3，
Ｖg4，Ｖg5 ゲート電圧、Ｖd2，Ｖd2a，Ｖd2b 電源電
圧、Ｒg1，Ｒg1a，Ｒg1b，Ｒg2，Ｒg2a，Ｒg2b，Ｒg3，
Ｒg3’，Ｒg3”，Ｒg4，Ｒg5，Ｒg5’，Ｒg5”，Ｒd2，
Ｒd2a，Ｒd2b，Ｒd3，Ｒd3’，Ｒd3” 抵抗、Ｒup プ
ルアップ抵抗、Ｃt，Ｃta，Ｃtb，Ｃr，Ｃa 高周波結
合用キャパシタ、Ｃ1，Ｃ1a，Ｃ1b，Ｃ2，Ｃ2a，Ｃ2b
高周波バイパス用キャパシタ、Ｃ3，Ｃ5 ＦＥＴのオフ
容量、Ｃ4 高周波接地用キャパシタ、Ｌd，Ｌda，Ｌ
dｂ インピーダンス整合用インダクタンス、Ｌd2，Ｌ
d2a，Ｌd2b 高周波阻止用インダクタ。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 送信機とアンテナとの間に接続され、送
    信時にオンとなりかつ受信時にオフとなる第１のスイッ
    チング回路を備えた送信アーム回路と、 受信機と上記アンテナとの間に接続され、送信時にオフ
    となりかつ受信時にオンとなる第２のスイッチング回路
    を備えた受信アーム回路とを備え、 上記アンテナに上記送信機又は上記受信機を選択的に切
    り換えて接続するための送受信切り換え回路において、 上記送信アーム回路は、 カスコード型増幅器と、 上記カスコード型増幅器と上記アンテナとの間に接続さ
    れたインピーダンス整合用インダクタとを備えたことを
    特徴とする送受信切り換え回路。
  2. 【請求項２】 送信機とアンテナとの間に接続され、送
    信時にオンとなりかつ受信時にオフとなる第１のスイッ
    チング回路を備えた送信アーム回路と、 受信機と上記アンテナとの間に接続され、送信時にオフ
    となりかつ受信時にオンとなる第２のスイッチング回路
    を備えた受信アーム回路とを備え、 上記アンテナに上記送信機又は上記受信機を選択的に切
    り換えて接続するための送受信切り換え回路において、 上記送信アーム回路は、 ソース接地型増幅器と、 上記ソース接地型増幅器と上記アンテナとの間に接続さ
    れたインピーダンス整合用インダクタとを備えたことを
    特徴とする送受信切り換え回路。
  3. 【請求項３】 上記第２のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    並列に接続された複数個のＦＥＴを備えたことを特徴と
    する請求項１記載の送受信切り換え回路。
  4. 【請求項４】 上記第２のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    縦続に接続された複数個のＦＥＴを備えたことを特徴と
    する請求項１記載の送受信切り換え回路。
  5. 【請求項５】 上記第２のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    並列に接続された複数個のＦＥＴを備えたことを特徴と
    する請求項２記載の送受信切り換え回路。
  6. 【請求項６】 上記第２のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    縦続に接続された複数個のＦＥＴを備えたことを特徴と
    する請求項２記載の送受信切り換え回路。
  7. 【請求項７】 上記第２のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    並列にかつ互いに縦続に接続された複数個のＦＥＴを備
    えたことを特徴とする請求項１記載の送受信切り換え回
    路。
  8. 【請求項８】 アンテナに第１と第２の送信機又は受信
    機を選択的に切り換えて接続するための送受信切り換え
    回路であって、 上記第１の送信機と上記アンテナとの間に接続され、送
    信時にオンとなりかつ受信時にオフとなる第１のスイッ
    チング回路を備えた第１の送信アーム回路と、 上記第２の送信機と上記アンテナとの間に接続され、送
    信時にオンとなりかつ受信時にオフとなる第２のスイッ
    チング回路を備えた第２の送信アーム回路と、 上記受信機と上記アンテナとの間に接続され、送信時に
    オフとなりかつ受信時にオンとなる第３のスイッチング
    回路を備えた受信アーム回路とを備え、 上記第１と第２の送信アーム回路はそれぞれ、 カスコード型増幅器と、 上記カスコード型増幅器と上記アンテナとの間に接続さ
    れたインピーダンス整合用インダクタとを備えたことを
    特徴とする送受信切り換え回路。
  9. 【請求項９】 上記第３のスイッチング回路は、それぞ
    れ送信時にオフとなりかつ受信時にオンとなり、互いに
    並列に接続された複数個のＦＥＴを備えたことを特徴と
    する請求項８記載の送受信切り換え回路。
  10. 【請求項１０】 上記第３のスイッチング回路は、それ
    ぞれ送信時にオフとなりかつ受信時にオンとなり、互い
    に縦続に接続された複数個のＦＥＴを備えたことを特徴
    とする請求項８記載の送受信切り換え回路。
JP00646898A 1998-01-16 1998-01-16 送受信切り換え回路 Expired - Fee Related JP3711193B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP00646898A JP3711193B2 (ja) 1998-01-16 1998-01-16 送受信切り換え回路
US09/113,284 US6066993A (en) 1998-01-16 1998-07-10 Duplexer circuit apparatus provided with amplifier and impedance matching inductor
DE19832565A DE19832565C2 (de) 1998-01-16 1998-07-20 Mit einem Verstärker und einer Impedanzanpassungsspule ausgestattete Duplexerschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00646898A JP3711193B2 (ja) 1998-01-16 1998-01-16 送受信切り換え回路

Publications (2)

Publication Number Publication Date
JPH11205188A true JPH11205188A (ja) 1999-07-30
JP3711193B2 JP3711193B2 (ja) 2005-10-26

Family

ID=11639297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00646898A Expired - Fee Related JP3711193B2 (ja) 1998-01-16 1998-01-16 送受信切り換え回路

Country Status (3)

Country Link
US (1) US6066993A (ja)
JP (1) JP3711193B2 (ja)
DE (1) DE19832565C2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004059841A1 (ja) * 2002-12-25 2004-07-15 Nec Corporation 接地スイッチ回路
JP2007120947A (ja) * 2005-10-25 2007-05-17 Yokogawa Electric Corp サンプラー
JP2011514764A (ja) * 2008-02-29 2011-05-06 センサーダイナミックス エージー サブミクロン技術を用いて暗黙方向制御を行なう時分割多元接続（ｔｄｍａ）通信用ｒｆトランシーバフロントエンド
JP2013529435A (ja) * 2010-05-13 2013-07-18 クゥアルコム・インコーポレイテッド エリア効率の良い同時整合トランシーバ
US8653880B2 (en) 2011-12-28 2014-02-18 Mitsubishi Electric Corporation Switch circuit having improved RF power characteristics
JP2014049964A (ja) * 2012-08-31 2014-03-17 Toshiba Corp 送受切替回路、無線装置および送受切替方法
US8824974B2 (en) 2006-06-29 2014-09-02 Murata Manufacturing Co., Ltd. Semiconductor integrated circuit device and radio frequency module
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
JP2015115929A (ja) * 2013-12-16 2015-06-22 三菱電機株式会社 カスコード増幅器
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
WO2016194652A1 (ja) * 2015-06-03 2016-12-08 ソニー株式会社 信号処理装置
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
WO2022137799A1 (ja) * 2020-12-23 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 送受信切替回路、および、無線通信端末
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366564B1 (en) * 1996-09-26 2002-04-02 Matsushita Electric Industrial Co., Ltd. Diplexer duplexer and two-channel mobile communications equipment
US20030112370A1 (en) * 2001-12-18 2003-06-19 Chris Long Adaptive expanded information capacity for communications systems
US20030140351A1 (en) * 1998-04-17 2003-07-24 Hoarty W. Leo Cable television system compatible bandwidth upgrade using embedded digital channels
JP3595769B2 (ja) * 1999-03-15 2004-12-02 松下電器産業株式会社 半導体装置及び通信装置
JP2001177433A (ja) * 1999-12-21 2001-06-29 Murata Mfg Co Ltd 高周波複合部品及び移動体通信装置
US7020450B2 (en) * 2000-09-05 2006-03-28 Nec Corporation Active inductors using bipolar silicon transistors
US6496074B1 (en) * 2000-09-28 2002-12-17 Koninklijke Philips Electronics N.V. Cascode bootstrapped analog power amplifier circuit
KR100384399B1 (ko) * 2000-11-28 2003-05-22 주식회사 케이이씨 듀플렉서의 주파수 격리회로
FR2818054B1 (fr) * 2000-12-08 2006-08-11 St Microelectronics Sa Tete d'emission-reception
US20020177417A1 (en) * 2001-05-25 2002-11-28 Koninklijke Philips Electronics N.V. Transmit/receive switch for an RF transceiver
US7027790B2 (en) * 2001-08-10 2006-04-11 Broadcom Corporation Transceiver front-end
JP2003078441A (ja) * 2001-09-03 2003-03-14 Matsushita Electric Ind Co Ltd 高周波回路装置および移動体通信装置
US7796969B2 (en) * 2001-10-10 2010-09-14 Peregrine Semiconductor Corporation Symmetrically and asymmetrically stacked transistor group RF switch
US7613442B1 (en) 2001-10-10 2009-11-03 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US6606001B1 (en) 2001-10-25 2003-08-12 National Semiconductor Corporation High-speed current-mirror circuitry and method of operating the same
US20030219085A1 (en) * 2001-12-18 2003-11-27 Endres Thomas J. Self-initializing decision feedback equalizer with automatic gain control
US7180942B2 (en) 2001-12-18 2007-02-20 Dotcast, Inc. Joint adaptive optimization of soft decision device and feedback equalizer
US6611218B1 (en) 2002-01-09 2003-08-26 Xilinx, Inc. Transmitter with multiphase data combiner for parallel to serial data conversion
US6933782B1 (en) 2002-01-09 2005-08-23 Xilinx, Inc. Degenerative inductor-based gain equalization
US6917336B2 (en) * 2002-01-23 2005-07-12 Dotcast, Inc. Miniature ultra-wideband active receiving antenna
US7869770B2 (en) * 2002-12-17 2011-01-11 M/A-Com Technology Solutions Holdings, Inc. Apparatus, methods and articles of manufacture for a multi-band switch
US6940363B2 (en) * 2002-12-17 2005-09-06 Intel Corporation Switch architecture using MEMS switches and solid state switches in parallel
CN100365932C (zh) * 2002-12-17 2008-01-30 M/A-Com公司 用于多频带开关的装置、方法和制造产品
US7515882B2 (en) * 2002-12-17 2009-04-07 Kelcourse Mark F Apparatus, methods and articles of manufacture for a multi-band switch
WO2004075469A2 (en) * 2003-02-19 2004-09-02 Dotcast Inc. Joint, adaptive control of equalization, synchronization, and gain in a digital communications receiver
US6774701B1 (en) * 2003-02-19 2004-08-10 Raytheon Company Method and apparatus for electronic switching with low insertion loss and high isolation
JP4137814B2 (ja) * 2004-02-19 2008-08-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 スイッチ装置、スイッチ付電力増幅装置及び携帯通信端末装置
JP2005311447A (ja) * 2004-04-16 2005-11-04 Toshiba Corp スイッチ回路
US7619462B2 (en) * 2005-02-09 2009-11-17 Peregrine Semiconductor Corporation Unpowered switch and bleeder circuit
CN101228694B (zh) * 2005-08-09 2010-12-08 日立金属株式会社 高频开关电路
JP2008118624A (ja) * 2006-10-13 2008-05-22 Matsushita Electric Ind Co Ltd 高周波電力増幅装置
JP2009159059A (ja) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd 高周波スイッチ回路
FR2935568B1 (fr) * 2008-08-29 2010-09-03 Thales Sa Duplexeur actif hyperfrequence commande
US7936237B2 (en) * 2008-11-04 2011-05-03 Redpine Signals, Inc. Multi-band transmit-receive switch for wireless transceiver
JP5237842B2 (ja) * 2009-01-29 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
US8451044B2 (en) * 2009-06-29 2013-05-28 Sige Semiconductor, Inc. Switching circuit
JP5267407B2 (ja) * 2009-10-02 2013-08-21 富士通株式会社 増幅回路及び通信装置
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US8729952B2 (en) 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8977217B1 (en) 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US8923782B1 (en) 2013-02-20 2014-12-30 Triquint Semiconductor, Inc. Switching device with diode-biased field-effect transistor (FET)
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
EP2784816A1 (en) 2013-03-28 2014-10-01 Nxp B.V. Cascode semiconductor device
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
US9705482B1 (en) 2016-06-24 2017-07-11 Peregrine Semiconductor Corporation High voltage input buffer
JP2018050127A (ja) * 2016-09-20 2018-03-29 株式会社東芝 半導体スイッチ
JP2020107967A (ja) * 2018-12-26 2020-07-09 株式会社村田製作所 電力増幅回路及び電力増幅モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113823A (ja) * 1984-06-25 1986-01-22 レイセオン　カンパニ− 動作モード切換装置
JPH01103930U (ja) * 1987-12-28 1989-07-13
JPH05299995A (ja) * 1992-04-24 1993-11-12 Nippon Telegr & Teleph Corp <Ntt> マイクロ波半導体スイッチ
JPH05308233A (ja) * 1992-04-28 1993-11-19 Nippon Telegr & Teleph Corp <Ntt> 高周波増幅装置
JPH06169266A (ja) * 1992-07-07 1994-06-14 Philips Electron Nv 無線装置
JPH06224647A (ja) * 1992-12-03 1994-08-12 Sharp Corp 増幅回路
JPH0823270A (ja) * 1994-07-08 1996-01-23 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
JPH0955681A (ja) * 1995-08-16 1997-02-25 Shimada Phys & Chem Ind Co Ltd 時分割複信送受信装置
JPH09153781A (ja) * 1995-09-28 1997-06-10 Toshiba Corp スイッチ回路
WO1997023053A1 (fr) * 1995-12-18 1997-06-26 Matsushita Electric Industrial Co., Ltd. Circuit emetteur-recepteur pour communication radio et dispositif a circuit integre semi-conducteur
JPH10313266A (ja) * 1997-02-04 1998-11-24 Siemens Ag 送信受信切換え装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2426506A1 (de) * 1974-05-31 1975-12-04 Standard Elektrik Lorenz Ag Funk- sende/empfangsgeraet
US5054114A (en) * 1988-09-27 1991-10-01 Rockwell International Corporation Broadband RF transmit/receive switch
JPH04122129A (ja) * 1990-09-13 1992-04-22 Hitachi Ltd 移動無線通信装置
US5477184A (en) * 1992-04-15 1995-12-19 Sanyo Electric Co., Ltd. Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
EP0700169B1 (en) * 1994-08-30 2003-03-12 Matsushita Electric Industrial Co., Ltd. Transmit-receive switch circuit for radiocommunication apparatus
JPH09200021A (ja) * 1996-01-22 1997-07-31 Mitsubishi Electric Corp 集積回路
US5777530A (en) * 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
US5883541A (en) * 1997-03-05 1999-03-16 Nec Corporation High frequency switching circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6113823A (ja) * 1984-06-25 1986-01-22 レイセオン　カンパニ− 動作モード切換装置
JPH01103930U (ja) * 1987-12-28 1989-07-13
JPH05299995A (ja) * 1992-04-24 1993-11-12 Nippon Telegr & Teleph Corp <Ntt> マイクロ波半導体スイッチ
JPH05308233A (ja) * 1992-04-28 1993-11-19 Nippon Telegr & Teleph Corp <Ntt> 高周波増幅装置
JPH06169266A (ja) * 1992-07-07 1994-06-14 Philips Electron Nv 無線装置
JPH06224647A (ja) * 1992-12-03 1994-08-12 Sharp Corp 増幅回路
JPH0823270A (ja) * 1994-07-08 1996-01-23 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
JPH0955681A (ja) * 1995-08-16 1997-02-25 Shimada Phys & Chem Ind Co Ltd 時分割複信送受信装置
JPH09153781A (ja) * 1995-09-28 1997-06-10 Toshiba Corp スイッチ回路
WO1997023053A1 (fr) * 1995-12-18 1997-06-26 Matsushita Electric Industrial Co., Ltd. Circuit emetteur-recepteur pour communication radio et dispositif a circuit integre semi-conducteur
JPH10313266A (ja) * 1997-02-04 1998-11-24 Siemens Ag 送信受信切換え装置

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9225378B2 (en) 2001-10-10 2015-12-29 Peregrine Semiconductor Corpopration Switch circuit and method of switching radio frequency signals
US10812068B2 (en) 2001-10-10 2020-10-20 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10797694B2 (en) 2001-10-10 2020-10-06 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10790820B2 (en) 2001-10-10 2020-09-29 Psemi Corporation Switch circuit and method of switching radio frequency signals
US10622993B2 (en) 2001-10-10 2020-04-14 Psemi Corporation Switch circuit and method of switching radio frequency signals
WO2004059841A1 (ja) * 2002-12-25 2004-07-15 Nec Corporation 接地スイッチ回路
US9680416B2 (en) 2004-06-23 2017-06-13 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9369087B2 (en) 2004-06-23 2016-06-14 Peregrine Semiconductor Corporation Integrated RF front end with stacked transistor switch
US9608619B2 (en) 2005-07-11 2017-03-28 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48944E1 (en) 2005-07-11 2022-02-22 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETS using an accumulated charge sink
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9087899B2 (en) 2005-07-11 2015-07-21 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10797172B2 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9130564B2 (en) 2005-07-11 2015-09-08 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10790390B2 (en) 2005-07-11 2020-09-29 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US10680600B2 (en) 2005-07-11 2020-06-09 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US8954902B2 (en) 2005-07-11 2015-02-10 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US10622990B2 (en) 2005-07-11 2020-04-14 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10804892B2 (en) 2005-07-11 2020-10-13 Psemi Corporation Circuit and method for controlling charge injection in radio frequency switches
US10797691B1 (en) 2005-07-11 2020-10-06 Psemi Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink
US10818796B2 (en) 2005-07-11 2020-10-27 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
JP2007120947A (ja) * 2005-10-25 2007-05-17 Yokogawa Electric Corp サンプラー
US8824974B2 (en) 2006-06-29 2014-09-02 Murata Manufacturing Co., Ltd. Semiconductor integrated circuit device and radio frequency module
US10951210B2 (en) 2007-04-26 2021-03-16 Psemi Corporation Tuning capacitance to enhance FET stack voltage withstand
US9177737B2 (en) 2007-04-26 2015-11-03 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US9024700B2 (en) 2008-02-28 2015-05-05 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9293262B2 (en) 2008-02-28 2016-03-22 Peregrine Semiconductor Corporation Digitally tuned capacitors with tapered and reconfigurable quality factors
US9197194B2 (en) 2008-02-28 2015-11-24 Peregrine Semiconductor Corporation Methods and apparatuses for use in tuning reactance in a circuit device
US9106227B2 (en) 2008-02-28 2015-08-11 Peregrine Semiconductor Corporation Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals
JP2011514764A (ja) * 2008-02-29 2011-05-06 センサーダイナミックス エージー サブミクロン技術を用いて暗黙方向制御を行なう時分割多元接続（ｔｄｍａ）通信用ｒｆトランシーバフロントエンド
US8626084B2 (en) 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
JP2013529435A (ja) * 2010-05-13 2013-07-18 クゥアルコム・インコーポレイテッド エリア効率の良い同時整合トランシーバ
US8653880B2 (en) 2011-12-28 2014-02-18 Mitsubishi Electric Corporation Switch circuit having improved RF power characteristics
JP2014049964A (ja) * 2012-08-31 2014-03-17 Toshiba Corp 送受切替回路、無線装置および送受切替方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9419565B2 (en) 2013-03-14 2016-08-16 Peregrine Semiconductor Corporation Hot carrier injection compensation
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
JP2015115929A (ja) * 2013-12-16 2015-06-22 三菱電機株式会社 カスコード増幅器
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
WO2016194652A1 (ja) * 2015-06-03 2016-12-08 ソニー株式会社 信号処理装置
US10404312B2 (en) 2015-06-03 2019-09-03 Sony Corporation Signal processing apparatus
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10862473B2 (en) 2018-03-28 2020-12-08 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US11018662B2 (en) 2018-03-28 2021-05-25 Psemi Corporation AC coupling modules for bias ladders
US11418183B2 (en) 2018-03-28 2022-08-16 Psemi Corporation AC coupling modules for bias ladders
US11870431B2 (en) 2018-03-28 2024-01-09 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
WO2022137799A1 (ja) * 2020-12-23 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 送受信切替回路、および、無線通信端末

Also Published As

Publication number Publication date
DE19832565A1 (de) 1999-08-05
US6066993A (en) 2000-05-23
DE19832565C2 (de) 2002-03-07
JP3711193B2 (ja) 2005-10-26

Similar Documents

Publication Publication Date Title
JPH11205188A (ja) 送受信切り換え回路
KR100926260B1 (ko) 단일 칩 블루투스 및 무선랜 시스템에서 ｌｎａ 회로를공유하기 위한 방법 및 시스템
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
US9749119B2 (en) RF front-end with wideband transmitter/receiver isolation
US7352241B2 (en) Variable gain amplifier
JP2801563B2 (ja) 通信用無線機の送受信回路、半導体集積回路装置および通信用無線機
US7650163B2 (en) Impedance matching circuit for a multi-band radio frequency device
CN107743686B (zh) 具有旁路拓扑的射频开关
US6341216B1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
EP0845871A2 (en) Intermediate frequency amplifier circuit for use in receive and transmit mode
US20070004346A1 (en) High speed CMOS transmit-receive antenna switch
EP0729670B1 (en) A bidirectional amplifier
US20050107043A1 (en) Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip
JPH0730343A (ja) 分布型増幅器及び双方向増幅器
US20020177417A1 (en) Transmit/receive switch for an RF transceiver
CN111865359B (zh) 高频电路及通信装置
KR20070002075A (ko) 무선 송수신기 및 이를 동작시키는 방법
US11799511B2 (en) Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip
US20100329234A1 (en) Front end for rf transmitting-receiving systems with implicit directional control and time-multiplexing method in submicron technology
KR20160109931A (ko) 저잡음 증폭 회로
US5229732A (en) High frequency amplifier having stable amplification operation
KR20110060735A (ko) 고주파 변압기를 이용한 다중 대역 전력증폭기
JP2002335138A (ja) 利得切換付き増幅器デバイス
JPH10313259A (ja) 高周波回路
JPH03211904A (ja) 高周波増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees