JP2005311447A - スイッチ回路 - Google Patents

Abstract

【課題】比較的簡単な構成で、待ち受け時の消費電力の低減を図ったスイッチ回路を提供する。
【解決手段】送信回路が接続される送信ポートと、前記送信ポートとアンテナポートとの間に接続された、トランジスタがオン状態になることにより、並列共振回路を構成し、オフ状態になることにより、直列共振回路を構成する内部接続スイッチ回路と、待ち受けポートとアンテナポートとの間に接続された待ち受け回路と制御回路から構成され、制御回路の制御端子から、前記待ち受けポートを前記アンテナポートに接続する場合には、当該制御端子に第１電圧が入力され、前記トランジスタのゲートバイアス電圧が０Ｖになってオン状態になる、制御端子と、を備える。
【選択図】図５

Description

本発明は、スイッチ回路に関し、特に、待ち受けポートを有するスイッチ回路に関する。

近年、アクティブな無線タグ・システムが検討されている。このようなシステムに用いられるタグ装置は常時、識別装置からの信号に応答する必要があるため、常に電源が入った状態である必要があり、且つ、内蔵の電池のみで長期間動作する必要がある。そのため、通信を行っていない待機状態である待ち受け時には、低い消費電力で動作する監視回路を用いて高周波信号を監視し、信号を検出するとシステム全体が動作を始める仕組みが用いられる。この用途のため、待ち受けポートを持ち、且つ、待ち受け時の消費電流が数百ｎＡ以下であるような送受切り替えスイッチ回路が要求されている。しかし、現在のＧａＡｓＦＥＴを使用した一般的な高周波のスイッチ回路における制御電流は、数μＡ程度である。ＦＥＴのサイズを小さくすれば制御電流を少なくすることはできるが、高周波のスイッチ回路として必要な特性が得られなくなるという問題がある。
図１に従来の高周波スイッチ回路の例を示す。デプレション型ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）を使用した一般的な高周波スイッチ回路は、送信ポートと受信ポートと待ち受けポートとを備えており、これら各ポートとアンテナポートとの間に、トランジスタＱ１、Ｑ２、Ｑ３がそれぞれ挿入されている。

トランジスタＱ１、Ｑ２、Ｑ３には、それぞれ、並列に、リアクタンス素子Ｌ１、Ｌ２、Ｌ３が接続されている。また、トランジスタＱ１、Ｑ２、Ｑ３のゲートは、それぞれ、抵抗Ｒ１、Ｒ２、Ｒ３を介して、制御端子Ｔ１、Ｔ２、Ｔ３に接続されている。

図２は、図１の高周波スイッチ回路を動作させる場合の真理値表を示す図である。この図２に示すように、トランジスタＱ１、Ｑ２、Ｑ２をオフ状態にするためには、ゲートバイアス電圧を逆バイアスにする必要がある。このためには、トランジスタＱ１、Ｑ２、Ｑ３のゲートに、ショットキー・ジャンクションの逆方向電流で決まる逆電流（制御電流）を流す必要がある。例えば、トランジスタＱ３をオン状態にして待ち受けポートをアンテナポートに接続する場合には、トランジスタＱ１、Ｑ２をオフ状態にするために逆バイアスを印加して、逆電流を流す必要がある。この逆電流は一般的な高周波スイッチ回路では数μＡ程度となる。逆方向電流を減らすにはＦＥＴのサイズを小さくすれば良いが、高周波スイッチ回路として必要な特性が得られなくなってしまう。
一方、“A Low-Voltage, High-Power T/R-Switch MMIC Using LC Resonators”（非特許文献１）には、図３に示されるアンテナ送受用の切り替えスイッチ回路が、開示されている。この図３のスイッチ回路は、トランジスタＱ１１〜Ｑ１６と、リアクタンス素子Ｌ１１、Ｌ１２と、コンデンサＣ１１〜Ｃ１４とを備えて構成されている。

図４は、図３のスイッチ回路を動作させる場合の真理値表を示す図である。この図３に示すように、このようなスイッチ回路では、制御端子Ｔ１１に０Ｖが印加された場合に、アンテナポートが送信ポートに接続されるが、待ち受けポートは備えておらず、そのままでは待ち受けポートが必要なシステムでは使用できない。また負の制御電圧が必要であるため、システムが複雑になるという問題がある。
T.Tokumitsu, I.Toyoda and M.Aikawa "A Low-Voltage, High-Power T/R-Switch MMIC Using LC Resonators" IEEE Trans. on Microwave Theory and Tech., vol. 43, No.5, May 1995, pp.997-1003.

そこで本発明は、前記課題に鑑みてなされたものであり、比較的簡単な構成で、待ち受け時の消費電力の低減を図った、高周波スイッチ回路を提供することを目的とする。

上記課題を解決するため、本発明に係るスイッチ回路は、
送信回路が接続される送信ポートと、
前記送信ポートとアンテナポートとの間に接続された、第１内部接続スイッチ回路であって、第１トランジスタと第２トランジスタを有し、前記第１トランジスタと前記第２トランジスタとがオン状態になることにより、並列共振回路を構成し、前記第１トランジスタと前記第２トランジスタとがオフ状態になることにより、直列共振回路を構成する、第１内部接続スイッチ回路と、
受信回路が接続される受信ポートと、
前記受信ポートと前記アンテナポートとの間に接続された、第２内部接続スイッチ回路であって、第３トランジスタと第４トランジスタを有し、前記第３トランジスタと前記第４トランジスタとがオン状態になることにより、並列共振回路を構成し、前記第３トランジスタと前記第４トランジスタとがオフ状態になることにより、直列共振回路を構成する、第２内部接続スイッチ回路と、
待ち受け回路が接続される待ち受けポートと、
前記待ち受けポートと前記アンテナポートとの間に接続された、第３内部接続スイッチ回路であって、第５トランジスタを有し、前記第５トランジスタがオン状態になることにより前記待ち受けポートを前記アンテナポートに接続し、前記第５トランジスタがオフ状態になることにより前記待ち受けポートを前記アンテナポートから切り離す、第３内部接続スイッチ回路と、
前記アンテナポートに接続される、制御端子であって、前記待ち受けポートを前記アンテナポートに接続する場合には、当該制御端子に第１電圧が入力され、前記第１乃至前記第５トランジスタのゲートバイアス電圧が０Ｖになってオン状態になる、制御端子と、
を備えることを特徴とする。

本発明によれば、比較的簡単な構成で、待ち受け待機時の消費電力の低減を図った、スイッチ回路を提供することができる。

〔第１実施形態〕
図５は、本実施形態に係る送受信システムの内部構成を示す図であり、図６は、図５の送受信システムの動作を説明する真理値表を示す図である。

図５に示すように、本実施形態に係る送受信システムは、アンテナ１００と、スイッチ回路ＳＷ１００と、送信回路１０１と、受信回路１０２と、待ち受け回路１０３と、制御回路１１０とを備えて構成されている。

スイッチ回路ＳＷ１００は、第１内部接続スイッチ回路ＳＷ１０１と、第２内部接続スイッチ回路ＳＷ１０２と、第３内部接続スイッチ回路ＳＷ１０３と、を備えて構成されている。第１内部接続スイッチ回路ＳＷ１０１は、アンテナポートと送信ポートとの間に設けられており、第２内部接続スイッチ回路ＳＷ１０２は、アンテナポートと受信ポートとの間に設けられており、第３内部接続スイッチ回路ＳＷ１０３は、アンテナポートと待ち受けポートとの間に設けられている。

アンテナポートにはアンテナ１００が接続される。送信ポートには、送信回路１０１が接続される。この送信回路１０１で生成された高周波信号は、第１内部接続スイッチ回路ＳＷ１０１を介してアンテナ１００に伝達され、アンテナ１００から送出される。

受信ポートには、受信回路１０２が接続される。アンテナ１００で受信された高周波信号は、第２内部接続スイッチ回路ＳＷ１０２を介して、受信回路１０２に伝達され、受信回路１０２において、増幅、復調などの必要な処理がなされる。

待ち受けポートには、待ち受け回路１０３が接続される。この送受信システムが待機状態になっている場合、送信回路１０１や受信回路１０２は電力をほとんど消費しない待ち受け状態になっている。この待ち受け状態で、アンテナ１００から高周波信号が入力された場合、この高周波信号は、第３内部接続スイッチ回路ＳＷ１０３を介して、待ち受け回路１０３で受信され、他の回路である送信回路１０１や受信回路１０２の動作を開始させる。

第１内部接続スイッチ回路ＳＷ１０１は、リアクタンス素子Ｌ１０１と、コンデンサＣ１０１、Ｃ１０２と、トランジスタＱ１０１、Ｑ１０２と、抵抗Ｒ１０１、Ｒ１０２とを備えて構成されている。本実施形態においては、トランジスタＱ１０１、Ｑ１０２は、デプレッション型ＭＥＳＦＥＴにより構成されている。

具体的には、アンテナポートと送信ポートとの間に、コンデンサＣ１０１とトランジスタＱ１０１、Ｑ１０２とが直列に接続されている。コンデンサＣ１０１とトランジスタＱ１０１と並列に、リアクタンス素子Ｌ１０１が接続されており、トランジスタＱ１０２と並列に、コンデンサＣ１０２が接続されている。トランジスタＱ１０１のゲートは、抵抗Ｒ１０１を介して、制御端子Ｔ１０２に接続されており、トランジスタＱ１０２のゲートは、抵抗Ｒ１０２を介して、制御端子Ｔ１０２に接続されている。この抵抗Ｒ１０１、Ｒ１０２は、それぞれ、比較的、高い抵抗値（例えば１０ｋΩ）を有している。本実施形態においては、制御端子Ｔ１０２には、制御回路１１０から、正電圧、又は、０Ｖが入力される。なお、図６における正電圧は、すべて同電圧（例えば５Ｖ）である。ここで、制御回路１１０から印加される０Ｖが本実施形態における第１電圧に相当し、正電圧が第２電圧に相当する。

第２内部接続スイッチ回路ＳＷ１０２は、リアクタンス素子Ｌ１０２と、コンデンサＣ１０３、Ｃ１０４と、トランジスタＱ１０３、Ｑ１０４と、抵抗Ｒ１０３、Ｒ１０４とを備えて構成されている。本実施形態においては、トランジスタＱ１０３、Ｑ１０４は、デプレッション型ＭＥＳＦＥＴにより構成されている。

第２内部接続スイッチ回路ＳＷ１０２におけるこれらの素子の具体的な接続関係は、上述した第１内部接続スイッチ回路ＳＷ１０１と同様である。また、本実施形態においても、制御端子Ｔ１０３には、制御回路１１０から、正電圧、又は、０Ｖが入力される。

第３内部接続スイッチ回路ＳＷ１０３は、トランジスタＱ１０５と抵抗Ｒ１０５とを備えて構成されている。本実施形態においては、トランジスタＱ１０５は、デプレッション型ＭＥＳＦＥＴにより構成されている。

具体的には、アンテナポートと待ち受けポートとの間に、トランジスタＱ１０５が設けられている。トランジスタＱ１０５のゲートは、抵抗Ｒ１０５を介して、グランドに接続されている。つまり、本実施形態においては、グランド電圧がトランジスタＱ１０５のゲートに固定的に入力される。この抵抗Ｒ１０５は、比較的、高い抵抗値(例えば１０ｋΩ)を有している。

アンテナポートは、抵抗Ｒ１０６を介して、制御端子Ｔ１０１に接続されている。この抵抗Ｒ１０６は、高周波信号ラインのインピーダンス(例えば５０Ω)に対して十分高い抵抗値(例えば１０ＫΩ)を有している。本実施形態においては、この制御端子Ｔ１０１にも、制御回路１１０から、正電圧、又は、０Ｖが入力される。

制御端子Ｔ１０２のゲートバイアス電圧が０Ｖの場合、トランジスタＱ１０１、Ｑ１０２はオン状態になり、第１内部接続スイッチ回路ＳＷ１０１は、リアクタンス素子Ｌ１０１とコンデンサＣ１０１とで構成される並列共振回路となり、高周波信号は遮断される。このため、送信回路１０１とアンテナポートが切り離される。

一方、制御端子Ｔ１０２のゲートバイアス電圧が逆バイアスの場合、トランジスタＱ１０１、Ｑ１０２はオフ状態になり、第１内部接続スイッチ回路ＳＷ１０１は、リアクタンス素子Ｌ１０１とコンデンサＣ１０２とで構成される直列共振回路となり、高周波信号が通過できる状態になる。このため、送信回路１０１とアンテナポートが接続された状態になる。

したがって、リアクタンス素子Ｌ１０１、Ｌ１０２や、コンデンサＣ１０１〜Ｃ１０４の値は、ＦＥＴのオフ容量などの浮遊成分も考慮して、使用する周波数で共振するような値に合わせる。このような高周波信号の遮断／通過の状態は、第２内部接続スイッチ回路ＳＷ１０２でも同様である。なお、本実施形態においては、リアクタンス素子Ｌ１０１、Ｌ１０２は、コイルにより構成されている。

次に、このスイッチ回路ＳＷ１００の具体的な動作について説明する。図６に示したように、送信回路１０１をアンテナポートに接続する場合には、制御回路１１０は、制御端子Ｔ１０１と制御端子Ｔ１０３に正電圧を入力し、制御端子Ｔ１０２に０Ｖを入力する。これにより、トランジスタＱ１０１、Ｑ１０２のゲートバイアス電圧が逆バイアスとなり、トランジスタＱ１０１、Ｑ１０２がオフ状態になる。このため、上述したように、第１内部接続スイッチ回路ＳＷ１０１が、リアクタンス素子Ｌ１０１とコンデンサＣ１０２から構成される直列共振回路となり、送信回路１０１からの高周波信号が、アンテナポートに伝達される状態になる。

このとき、トランジスタＱ１０３、Ｑ１０４のゲートバイアス電圧は０Ｖであるので、トランジスタＱ１０３、Ｑ１０４はオン状態となる。このため、上述したように、第２内部接続スイッチ回路ＳＷ１０２が、リアクタンス素子Ｌ１０２とコンデンサＣ１０３から構成される並列共振回路となり、アンテナポートからの高周波信号は、遮断された状態になる。また、トランジスタＱ１０５のゲートバイアス電圧も逆バイアスとなり、トランジスタＱ１０５はオフ状態となる。このため、待ち受け回路１０３は、アンテナポートから切り離される。

受信回路１０２をアンテナポートに接続する場合には、制御回路１１０は、制御端子Ｔ１０１と制御端子Ｔ１０２に正電圧を入力し、制御端子Ｔ１０３に０Ｖを入力する。これにより、上述したのと同様の動作により、受信回路１０２だけが、アンテナポートに接続されることとなる。

待ち受け回路１０３をアンテナポートに接続する場合には、制御回路１１０は、制御端子Ｔ１０１〜Ｔ１０３に０Ｖを入力する。これにより、すべてのトランジスタＱ１０１〜Ｑ１０３のゲートバイアス電圧は、０Ｖになり、このため、トランジスタＱ１０１〜Ｑ１０３はすべてオン状態となる。したがって、第１内部接続スイッチ回路ＳＷ１０１はリアクタンス素子Ｌ１０１とコンデンサＣ１０１とから構成される並列共振回路となり、高周波信号は遮断される。第２内部接続スイッチ回路ＳＷ１０２はリアクタンス素子Ｌ１０２とコンデンサＣ１０３とから構成される並列共振回路となり、高周波信号は遮断される。第３内部接続スイッチ回路ＳＷ１０３は、トランジスタＱ１０５がオン状態になり、低インピーダンス状態になるので、アンテナポートと待ち受けポートとが接続された状態になる。

以上のように、本実施形態に係るスイッチ回路では、制御端子Ｔ１０１〜Ｔ１０３を全て０Ｖにした時に、アンテナポートが待ち受けポートに接続されるため、待ち受け状態の際に、電力を極力消費しないようにすることができる。このため、電池で駆動するシステムの使用時間を長くすることができる。また、これら制御端子Ｔ１０１〜Ｔ１０３に印加する電圧を、正電圧又は０Ｖにすることできるため、負の制御電圧を必要とせず、この送受信システム全体の構成を簡単にすることができる。
〔第２実施形態〕
図７は、第２実施形態に係る送受信システムの内部構成を説明する図である。本実施形態においては、スイッチ回路ＳＷ２００の構成が、上述した第１実施形態と異なる。

この図７に示すように、本実施形態に係るスイッチ回路ＳＷ２００においては、第３内部接続スイッチ回路ＳＷ１０３のトランジスタＱ１０５と並列に、リアクタンス素子Ｌ２０３が追加接続されている。このリアクタンス素子Ｌ２０３は、このスイッチ回路が使用される周波数で、トランジスタＱ１０５のオフ容量と共振するインダクタンスを有している。なお、本実施形態においては、リアクタンス素子Ｌ２０３は、コイルにより構成されている。

これにより、トランジスタＱ１０５をオフ状態にしたときのアンテナポートと待ち受けポートとのアイソレーションを、リアクタンス素子Ｌ２０３が設けられていない場合と比べて、高くすることができる。すなわち、トランジスタＱ１０５のオフ容量と、リアクタンス素子Ｌ２０３とにより、並列共振回路が構成され、高周波信号をより確実に遮断することができるようになる。

なお、本実施形態におけるスイッチ回路の動作は、上述した第１実施形態と同様である。すなわち、図７のスイッチ回路を動作させるための真理値表は、図６と同様になる。

〔第３実施形態〕
図８は、本実施形態に係る送受信システムの構成を示す図である。この図８に示すように、本実施形態に係る送受信システムのスイッチ回路ＳＷ３００においては、第２実施形態における送信ポート、受信ポート、待ち受けポートのそれぞれに、シャント回路ＳＨ３０１、ＳＨ３０２、ＳＨ３０３が追加接続されている。すなわち、送信ポートとグランドとの間に、シャント回路ＳＨ３０１が接続されており、受信ポートとグランドとの間に、シャント回路ＳＨ３０２が接続されており、待ち受けポートとグランドとの間に、シャント回路ＳＨ３０３が接続されている。また、コンデンサＣ１０２と並列に抵抗Ｒ３０２が接続されており、コンデンサＣ１０４と並列に抵抗Ｒ３０４が接続されている。

シャント回路ＳＨ３０１は、トランジスタＱ３０１と、コンデンサＣ３０１と、抵抗Ｒ３０１を備えて構成されている。本実施形態では、トランジスタＱ３０１はデプレッション型のＭＥＳＦＥＴにより構成されている。トランジスタＱ３０１とコンデンサＣ３０１は、送信ポートとグランドとの間に直列に接続されている。トランジスタＱ３０１のゲートは、抵抗Ｒ３０１を介して、制御端子Ｔ１０２に接続されている。

シャント回路ＳＨ３０２は、トランジスタＱ３０２と、コンデンサＣ３０３と、抵抗Ｒ３０３を備えて構成されている。本実施形態では、トランジスタＱ３０２はデプレッション型のＭＥＳＦＥＴにより構成されている。トランジスタＱ３０２とコンデンサＣ３０２は、受信ポートとグランドとの間に直列に接続されている。トランジスタＱ３０２のゲートは、抵抗Ｒ３０３を介して、制御端子Ｔ１０３に接続されている。

シャント回路ＳＨ３０３は、リアクタンス素子Ｌ３０３と、コンデンサＣ３０３〜Ｃ３０５と、トランジスタＱ３０３、Ｑ３０４と、抵抗Ｒ３０５、Ｒ３０６とを備えて構成されている。待ち受けポートとグランドとの間には、順に、コンデンサＣ３０３、トランジスタＱ３０３、トランジスタＱ３０４、コンデンサＣ３０５が、直列に接続されている。コンデンサＣ３０３とトランジスタＱ３０３と並列に、リアクタンス素子Ｌ３０３が接続されている。トランジスタＱ３０４と並列に、コンデンサＣ３０４が接続されている。トランジスタＱ３０３のゲートは抵抗Ｒ３０５を介してグランドに接続されており、トランジスタＱ３０４のゲートは抵抗Ｒ３０６を介してグランドに接続されている。つまり、本実施形態においては、トランジスタＱ３０３、Ｑ３０４のゲートには、グランド電圧が固定的に入力される。なお、本実施形態においては、リアクタンス素子Ｌ３０３は、コイルにより構成されている。

本実施形態におけるスイッチ回路の動作は、上述した第１実施形態と同様である。すなわち、図８のスイッチ回路ＳＷ３００を動作させるための真理値表は、図６と同様になる。

送信ポートをアンテナポートに接続する場合には、制御端子Ｔ１０１、Ｔ１０３に正電圧を入力し、制御端子Ｔ１０２に０Ｖを入力する。この場合、第１実施形態で説明したように、送信回路１０１からの高周波信号がアンテナポートに伝達され、アンテナポートから受信回路１０２や待ち受け回路１０３への高周波信号が遮断される。

さらに、本実施形態においては、トランジスタＱ３０１のゲートバイアス電圧が逆バイアスになるので、トランジスタＱ３０１がオフ状態になる。すなわち、制御端子Ｔ１０１に入力された正電圧が、リアクタンス素子Ｌ１０１と抵抗Ｒ３０２を介して、トランジスタＱ３０１のドレインに印加される。制御端子Ｔ１０２は０Ｖであるので、トランジスタＱ３０１のゲートバイアス電圧は逆バイアスになり、トランジスタＱ３０１がオフ状態になる。トランジスタＱ３０１がオフ状態になると、送信ポートがグランドから切り離され、送信回路１０１から出力された高周波信号は、アンテナポートに伝達される。

このとき、シャント回路ＳＨ３０２では、制御端子Ｔ１０１、Ｔ１０３に正電圧が入力されるので、トランジスタＱ３０２のゲートバイアス電圧が０Ｖになり、トランジスタＱ３０２がオン状態となる。このため、受信ポートがグランドに接続され、アンテナポートから漏れてくる高周波信号が、グランドに落とされる。

シャント回路ＳＨ３０３では、制御端子Ｔ１０１の正電圧がリアクタンス素子Ｌ２０３、Ｌ３０３を介して、トランジスタＱ３０３のソースとトランジスタＱ３０４のドレインに印加される。このため、トランジスタＱ３０３、Ｑ３０４は逆バイアスとなりオフ状態となる。このため、シャント回路ＳＨ３０３はリアクタンス素子Ｌ３０３とコンデンサＣ３０４から構成された直列共振回路となり、高周波信号が通過できる状態となる。したがって、アンテナポートから漏れてくる高周波信号が、グランドに落とされる。

受信ポートをアンテナポートに接続する場合には、制御端子Ｔ１０１、Ｔ１０２に正電圧を入力し、制御端子Ｔ１０３に０Ｖを入力する。この場合、第１実施形態で説明したように、受信回路１０２がアンテナポートに接続され、送信回路１０１と待ち受け回路１０３はアンテナポートから切り離される。さらに、本実施形態においては、上述と同様の動作により、シャント回路ＳＨ３０１がオン状態になり、アンテナポートから漏れてくる高周波信号がグランドに落とされるようになり、シャント回路ＳＨ３０３もオン状態となり、アンテナポートから漏れてくる高周波信号がグランドに落とされるようになる。シャント回路ＳＨ３０２はオフ状態であるので、アンテナポートからの高周波信号は、受信回路１０２に伝達される。

待ち受けポートをアンテナポートに接続する場合には、制御端子Ｔ１０１、Ｔ１０２、Ｔ１０３のすべてに０Ｖを入力する。この場合、第１実施形態で説明したように、待ち受け回路１０３がアンテナポートに接続され、送信回路１０１と受信回路１０２はアンテナポートから切り離される。さらに、本実施形態においては、上述と同様の動作により、シャント回路ＳＨ３０１がオン状態になり、アンテナポートから漏れてくる高周波信号がグランドに落とされるようになり、シャント回路ＳＨ３０２もオン状態となり、アンテナポートから漏れてくる高周波信号がグランドに落とされるようになる。

シャント回路ＳＨ３０３におては、トランジスタＱ３０３、Ｑ３０４のゲートバイアス電圧が０Ｖになるので、トランジスタＱ３０３、Ｑ３０４がオン状態になり、コンデンサＣ３０３とリアクタンス素子Ｌ３０３から構成される並列共振回路となる。このため、シャント回路ＳＨ３０３では、アンテナポートからの高周波信号は遮断されることとなり、待ち受け回路１０３に伝達される。

以上のように、本実施形態に係るスイッチ回路によれば、送信ポート、受信ポート、待ち受けポートにシャント回路ＳＨ３０１〜ＳＨ３０３を設け、アンテナポートに接続されるポート以外は、グランドに接続するようにしたので、漏れてくる高周波信号をグランドに落とすことができる。

なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した各実施形態では、トランジスタを化合物半導体を用いて構成されたＭＥＳＦＥＴにより形成したが、化合物半導体を用いて構成されたＨＥＭＴ（High Electron Mobility Transistor）や、Ｊ−ＦＥＴ（Junction FET）により形成するようにしてもよい。

また、上述した実施形態では、スイッチ回路ＳＷ１００、ＳＷ２００、ＳＷ３００を１つの半導体チップで構成することとしたが、送信回路１０１、受信回路１０２、待ち受け回路１０３及び制御回路１１０を含めて、１つの半導体チップで構成してもよい。

従来のスイッチ回路の構成の一例を示す図。 図１のスイッチ回路の動作を説明する真理値表を示す図。 従来の別のスイッチ回路の構成の一例を示す図。 図３のスイッチ回路の動作を説明する真理値表を示す図。 第１実施形態に係る送受信システムの構成の一例を示す図。 図５の送受信システムにおけるスイッチ回路の動作を説明する真理値表を示す図。 第２実施形態に係る送受信システムの構成の一例を示す図。 第３実施形態に係る送受信システムの構成の一例を示す図。

符号の説明

１００ アンテナ
１０１ 送信回路
１０２ 受信回路
１０３ 待ち受け回路
１１０ 制御回路
ＳＷ１００ スイッチ回路
ＳＷ１０１ 第１内部接続スイッチ回路
ＳＷ１０２ 第２内部接続スイッチ回路
ＳＷ１０３ 第３内部接続スイッチ回路
Ｌ１０１、Ｌ１０２ リアクタンス素子
Ｃ１０１〜Ｃ１０４ コンデンサ
Ｑ１０１〜Ｑ１０５ トランジスタ
Ｒ１０１〜Ｒ１０６ 抵抗
Ｔ１０１〜Ｔ１０３ 制御端子

Claims (5)

1. 送信回路が接続される送信ポートと、
   前記送信ポートとアンテナポートとの間に接続された、第１内部接続スイッチ回路であって、デプレッション型の第１トランジスタとデプレッション型の第２トランジスタを有し、前記第１トランジスタと前記第２トランジスタとがオン状態になることにより、並列共振回路を構成し、前記第１トランジスタと前記第２トランジスタとがオフ状態になることにより、直列共振回路を構成する、第１内部接続スイッチ回路と、
   受信回路が接続される受信ポートと、
   前記受信ポートと前記アンテナポートとの間に接続された、第２内部接続スイッチ回路であって、デプレッション型の第３トランジスタとデプレッション型の第４トランジスタを有し、前記第３トランジスタと前記第４トランジスタとがオン状態になることにより、並列共振回路を構成し、前記第３トランジスタと前記第４トランジスタとがオフ状態になることにより、直列共振回路を構成する、第２内部接続スイッチ回路と、
   待ち受け回路が接続される待ち受けポートと、
   前記待ち受けポートと前記アンテナポートとの間に接続された、第３内部接続スイッチ回路であって、デプレッション型の第５トランジスタを有し、前記第５トランジスタがオン状態になることにより前記待ち受けポートを前記アンテナポートに接続し、前記第５トランジスタがオフ状態になることにより前記待ち受けポートを前記アンテナポートから切り離す、第３内部接続スイッチ回路と、
   前記アンテナポートに接続される、制御端子であって、前記待ち受けポートを前記アンテナポートに接続する場合には、当該制御端子に第１電圧が入力され、前記第１乃至前記第５トランジスタのゲートバイアス電圧が０Ｖになってオン状態になる、制御端子と、
   を備えることを特徴とするスイッチ回路。
2. 前記第１内部接続スイッチ回路は、
   前記アンテナポートと前記送信ポートとの間に直列に接続された第１リアクタンス素子及び第１コンデンサと、
   前記第１リアクタンス素子に並列に接続された第２コンデンサと、
   を備え、
   前記第１トランジスタは前記第１リアクタンス素子と並列に、且つ、前記２コンデンサと直列に接続され、
   前記第２トランジスタは、前記第１コンデンサと並列に接続されている、
   ことを特徴とする請求項１に記載のスイッチ回路。
3. 前記第２内部接続スイッチ回路は、
   前記アンテナポートと前記受信ポートとの間に直列に接続された第２リアクタンス素子及び第３コンデンサと、
   前記第２リアクタンス素子に並列に接続された第４コンデンサと、
   を備え、
   前記第３トランジスタは前記第２リアクタンス素子と並列に、且つ、前記４コンデンサと直列に接続され、
   前記第４トランジスタは、前記第３コンデンサと並列に接続されている、
   ことを特徴とする請求項２に記載のスイッチ回路。
4. 前記第３内部接続スイッチ回路は、前記第５トランジスタに並列に接続された第３リアクタンス素子を備えることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチ回路。
5. 前記第１乃至第５トランジスタは、ゲートバイアス電圧を逆バイアスにすると、ゲートからソース又はドレインに逆電流が流れるＦＥＴであることを特徴とする請求項１乃至請求項４のいずれかに記載のスイッチ回路。

Images