JP2000228420A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000228420A JP2000228420A JP11029032A JP2903299A JP2000228420A JP 2000228420 A JP2000228420 A JP 2000228420A JP 11029032 A JP11029032 A JP 11029032A JP 2903299 A JP2903299 A JP 2903299A JP 2000228420 A JP2000228420 A JP 2000228420A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- electrode
- plating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
性を向上させる。 【解決手段】メタルポスト9の上面よりも大きな上面の
面積を有する上部電極12をメタルポスト9の上面に設
置し、この上に半田ボール15を搭載する。これによ
り、半田ボール15とメタルポスト9との接触面積S
‘が従来例のSに比して大きくできる。このため、せん
断応力に対する強度を向上することができる。
Description
その製造方法に関する。さらに、詳しく言えば、チップ
サイズパッケージの信頼性を向上させる技術に関する。
チップサイズパッケージ(Chip Size Package)は、C
SPとも呼ばれ、チップサイズと同等か、わずかに大き
いパッケージの総称であり、高密度実装を目的としたパ
ッケージである。本発明は、チップサイズパッケージの
信頼性を向上させる技術に関する。
ll Grid Array)と呼ばれ、面状に配列された複数のハ
ンダボールを持つ構造、ファインピッチBGAと呼ば
れ、BGAのボールピッチをさらに狭ピッチにしてPK
G外形がチップサイズに近くなった構造等が知られてい
る。
ス」1998年8月号 44頁〜71頁に記載されたウ
エハーCSPがある。このウエハーCSPは、基本的に
は、チップのダイシング前に配線やアレイ状のパッドを
ウエハープロセス(前工程)で作り込むCSPである。
この技術によって、ウエハープロセスとパッケージ・プ
ロセス(後工程)が一体化され、パッケージ・コストが
大幅に低減できるようになることが期待されている。
再配線型がある。封止樹脂型は、従来のパッケージと同
様に表面を封止樹脂で覆った構造であり、チップ表面の
配線層上に柱状の端子(メタル・ポスト)を形成し、そ
の周囲を封止樹脂で固める構造である。パッケージをプ
リント基板に搭載すると、プリント基板との熱膨張差に
よって発生した応力がメタル・ポストに集中する。一般
に、このメタルポストを長くするほど応力が分散される
ことが知られている。
封止樹脂を使わず、再配線を形成した構造である。チッ
プ51の表面にAl電極52、配線層53、絶縁層54
が積層され、配線層53上にはメタル・ポスト55が形
成され、その上に半田バンプ56(半田ボールとも呼ば
れる)が形成されている。配線層53は、半田バンプ5
6をチップ上に所定のアレイ状に配置するための再配線
として用いられる。
m程度と長くし、これを封止樹脂で補強することによ
り、高い信頼性が得られる。しかしながら、封止樹脂を
形成するプロセスは、後工程において金型を用いて実施
する必要があり、プロセスが複雑になる。一方、再配線
型では、プロセスは比較的単純であり、しかも殆どの工
程をウエーハプロセスで実施できる利点がある。しか
し、なんらかの方法で応力を緩和し信頼性を高めること
が必要とされている。
なチップサイズパッケージ57をプリント基板上に実装
した場合の断面図を示している。半田ボール56は、プ
リント基板61上に配線された銅電極60上に当接され
る。しかしながら、プリント基板とチップサイズパッケ
ージ57の熱膨張係数に差があるために、実装状態で温
度サイクル試験を行うと、半田ボール56が破断するこ
とがある。特に、半田バンプ56とメタルポスト55の
界面には大きなせん断応力が生じることがわかってい
る。
のであり、チップサイズパッケージの応力耐性を向上
し、実装時の信頼性を高めることを目的としている。
半導体基板上に形成された金属電極パッドと、この金属
電極パッドに接続され前記半導体基板の表面に延在する
配線層と、この配線層を含む半導体基板表面を被覆する
絶縁層と、この絶縁層に形成された開口部と、この開口
部に形成され前記配線層と接続された柱状端子と、この
柱状端子の上面に設けられた上部電極と、この上部電極
上に搭載された半田ボールとを有し、前記上部電極の上
面の面積を前記柱状端子の上面の面積よりも大きくした
ことを特徴としている。
力に対する強度は、これらの接触面積に比例する。した
がって、この柱状端子に上面の面積の大きな上部電極を
設け、この上部電極上に半田ボールを搭載することによ
り、接触面積が増加でき、せん断応力に対する強度を向
上することができる。
は細くなる傾向にあるので、従来例のメタルポストで
は、柱状端子と半田ボールとの接触面積が減少してしま
うが、本発明によれば、メタルポスト自体は細くなって
も、上面の面積の大きな上部電極を具備しているので接
触面積を十分確保することができる。
て、図1乃至図10を参照しながら説明する。
2を有するLSIが形成された半導体基板1(ウエー
ハ)を準備し、半導体基板1の表面をSiN膜などのパ
ッシベーション膜3で被覆する。Al電極パッド2はL
SIの外部接続用のパッドである。
ポリイミド膜4を全面に形成する。そして、Al電極パ
ッド2上のパッシベーション膜3及びポリイミド膜4を
エッチングによって取り除く。
第1のメッキ用電極層5(シード層とも呼ばれる)をス
パッタにより形成する。
を形成する。この配線層は機械的強度を確保するために
5μm程度に厚く形成する必要があり、メッキ法を用い
て形成するのが適当である。図4に示すように、第1の
メッキ用電極層5上に第1のホトレジストパターン層6
を形成し、図5に示すように、電解メッキ法により、第
1のホトレジストパターン層6の形成されていない領域
にCu層から成る配線層7を形成する。この後、第1の
ホトレジストパターン層6は除去する。
タルポスト形成領域に開口部を有する第2のホトレジス
トパターン層8を形成する。そして、電解メッキ法によ
り、Cu層から成る柱状端子としてメタルポスト9をこ
の開口部に形成する。
ら成る第2のメッキ用電極層10を形成する。そして、
第2のメッキ用電極層10上に第3のホトレジストパタ
ーン層11を形成する。第3のホトレジストパターン1
1は、メタルポスト9上に開口部を有する。この開口部
は、メタルポスト9の上面部を囲み、それよりも広がっ
て開口されている。
にCu層から成る上部電極12を形成する。上部電極1
2の上面には、さらにNi層/Au層から成るバリア層
13が形成される。なお、このNi層/Au層から成る
バリア層10は、樹脂封止後、メタルポスト9の上面を
露出し、無電解メッキによって形成してもよい。
ホトレジストパターン8、11と第2のメッキ用電極層
10を、レジスト剥離液を用いて除去する。さらに、第
1のメッキ用電極層5について、例えば硝酸と酢酸の混
合液を用いて配線層7の下にある部分を除き除去する。
脂層から成る絶縁層14によって上記のように形成した
構造体を封止する。少なくとも上部電極12の上面につ
いては、絶縁層14を研磨するなどして露出されてお
り、この露出した面に半田ボール15を真空吸着法など
の公知の方法を用いて搭載、圧着する。
メタルポスト9の上面よりも大きな上面の面積を有する
上部電極12を有している。図10は、メタルポストと
半田ボールの部分を従来例と比較して示した斜視図であ
る。この図からも明らかなように、本発明では、半田ボ
ール15とメタルポスト9との接触面積S‘が従来例の
接触面積Sに比して大きくできる。このように、上部電
極12形成用のレジストマスクの寸法の選択により、せ
ん断応力に対する強度を適正化することができる。
との接触面積が増加でき、せん断応力に対する強度を向
上し、チップサイズパッケージの実装時における信頼性
を高めることができる。
化によってメタルポスト自体は細くなっても、上面の面
積の大きな上部電極を具備しているので接触面積を十分
確保することができる利点がある。
造方法を示す第1の断面図である。
造方法を示す第8の断面図である。
造方法を示す第3の断面図である。
造方法を示す第4の断面図である。
造方法を示す第5の断面図である。
造方法を示す第6の断面図である。
造方法を示す第7の断面図である。
造方法を示す第8の断面図である。
造方法を示す第9の断面図である。
示す斜視図である。
断面図である。
説明する断面図である。
Claims (3)
- 【請求項1】半導体基板上に形成された金属電極パッド
と、この金属電極パッドに接続され前記半導体基板の表
面に延在する配線層と、この配線層を含む半導体基板表
面を被覆する絶縁層と、この絶縁層に形成された開口部
と、この開口部に形成され前記配線層と接続された柱状
端子と、この柱状端子の上面に設けられた上部電極と、
この上部電極上に搭載された半田ボールとを有し、前記
上部電極の上面の面積を前記柱状端子の上面の面積より
も大きくしたことを特徴とする半導体装置。 - 【請求項2】半導体基板上にLSIの金属電極パッドを
形成する工程と、この金属電極パッドを被覆する第1の
絶縁層を形成する工程と、前記金属電極パッドを露出す
る工程と、前記半導体基板上の全面に第1のメッキ用電
極層を形成する工程と、前記第1のメッキ用電極上に第
1のホトレジストパターンを形成し電解メッキ法により
前記金属電極パッドと接続された配線層を形成する工程
と、前記第1のホトレジストパターンを除去する工程
と、前記配線層上に第2のホトレジストパターンを形成
し電解メッキにより柱状端子を形成する工程と、全面に
第2のメッキ用電極層を形成する工程と、この第2のメ
ッキ用電極層上に第3のホトレジストパターンを形成し
電解メッキ法により、前記柱状端子の上面の面積より大
きい上面の面積を有する上部電極を形成する工程と、前
記第2及び第3のホトレジストパターンと前記第2のメ
ッキ用電極層を除去する工程と、前記第1のメッキ用電
極の不要部分を除去する工程と、前記上部電極の上面に
半田ボールを搭載する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項3】前記半田ボールを搭載した後に、LSIの
スクライブラインに沿ってチップに分割する工程を有す
ることを特徴とする請求項2に記載の半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02903299A JP4131595B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02903299A JP4131595B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000228420A true JP2000228420A (ja) | 2000-08-15 |
JP4131595B2 JP4131595B2 (ja) | 2008-08-13 |
Family
ID=12265081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02903299A Expired - Fee Related JP4131595B2 (ja) | 1999-02-05 | 1999-02-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4131595B2 (ja) |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1239514A3 (en) * | 2001-03-05 | 2003-06-18 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US6674162B2 (en) * | 2000-03-30 | 2004-01-06 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2008060298A (ja) * | 2006-08-31 | 2008-03-13 | Casio Comput Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
US7960269B2 (en) | 2005-07-22 | 2011-06-14 | Megica Corporation | Method for forming a double embossing structure |
US7964973B2 (en) | 2004-08-12 | 2011-06-21 | Megica Corporation | Chip structure |
US7985653B2 (en) | 2005-05-18 | 2011-07-26 | Megica Corporation | Semiconductor chip with coil element over passivation layer |
US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
JP2012519374A (ja) * | 2009-02-27 | 2012-08-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8377816B2 (en) | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8569897B2 (en) | 2009-09-14 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for preventing UBM layer from chemical attack and oxidation |
US8569887B2 (en) | 2009-11-05 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post passivation interconnect with oxidation prevention layer |
US8581400B2 (en) | 2011-10-13 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US8609526B2 (en) | 2009-10-20 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Preventing UBM oxidation in bump formation processes |
US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8610285B2 (en) | 2011-05-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC packaging structures and methods with a metal pillar |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8664760B2 (en) | 2011-05-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector design for packaging integrated circuits |
US8716858B2 (en) | 2011-06-24 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure with barrier layer on post-passivation interconnect |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8847387B2 (en) | 2009-10-29 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust joint structure for flip-chip bonding |
US8922004B2 (en) | 2010-06-11 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper bump structures having sidewall protection layers |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US9024431B2 (en) | 2009-10-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US9190348B2 (en) | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9385076B2 (en) | 2011-12-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with bump structure on an interconncet structure |
US9472521B2 (en) | 2012-05-30 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US9607936B2 (en) | 2009-10-29 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper bump joint structures with improved crack resistance |
US9613914B2 (en) | 2011-12-07 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
-
1999
- 1999-02-05 JP JP02903299A patent/JP4131595B2/ja not_active Expired - Fee Related
Cited By (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6674162B2 (en) * | 2000-03-30 | 2004-01-06 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8072070B2 (en) | 2001-03-05 | 2011-12-06 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
EP1239514A3 (en) * | 2001-03-05 | 2003-06-18 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7863739B2 (en) | 2001-03-05 | 2011-01-04 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US7902679B2 (en) | 2001-03-05 | 2011-03-08 | Megica Corporation | Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump |
US8368213B2 (en) | 2001-03-05 | 2013-02-05 | Megica Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
US8158508B2 (en) | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
US8519552B2 (en) | 2004-07-09 | 2013-08-27 | Megica Corporation | Chip structure |
US8022544B2 (en) | 2004-07-09 | 2011-09-20 | Megica Corporation | Chip structure |
US8159074B2 (en) | 2004-08-12 | 2012-04-17 | Megica Corporation | Chip structure |
US7964973B2 (en) | 2004-08-12 | 2011-06-21 | Megica Corporation | Chip structure |
US7985653B2 (en) | 2005-05-18 | 2011-07-26 | Megica Corporation | Semiconductor chip with coil element over passivation layer |
US8362588B2 (en) | 2005-05-18 | 2013-01-29 | Megica Corporation | Semiconductor chip with coil element over passivation layer |
US7960269B2 (en) | 2005-07-22 | 2011-06-14 | Megica Corporation | Method for forming a double embossing structure |
JP2008060298A (ja) * | 2006-08-31 | 2008-03-13 | Casio Comput Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
JP2012519374A (ja) * | 2009-02-27 | 2012-08-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム |
US8377816B2 (en) | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US9214428B2 (en) | 2009-09-01 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8501616B2 (en) | 2009-09-01 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8623755B2 (en) | 2009-09-01 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8569897B2 (en) | 2009-09-14 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for preventing UBM layer from chemical attack and oxidation |
US8609526B2 (en) | 2009-10-20 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Preventing UBM oxidation in bump formation processes |
US11515272B2 (en) | 2009-10-29 | 2022-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US8847387B2 (en) | 2009-10-29 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust joint structure for flip-chip bonding |
US10163785B2 (en) | 2009-10-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US9607936B2 (en) | 2009-10-29 | 2017-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper bump joint structures with improved crack resistance |
US9024431B2 (en) | 2009-10-29 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US10847459B2 (en) | 2009-10-29 | 2020-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US9536811B2 (en) | 2009-10-29 | 2017-01-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor die contact structure and method |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US8569887B2 (en) | 2009-11-05 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post passivation interconnect with oxidation prevention layer |
US8952534B2 (en) | 2010-02-09 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US11257714B2 (en) | 2010-03-24 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a pillar structure having a non-metal sidewall protection structure and integrated circuit including the same |
US9136167B2 (en) | 2010-03-24 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a pillar structure having a non-metal sidewall protection structure |
US8823167B2 (en) | 2010-04-29 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper pillar bump with non-metal sidewall protection structure and method of making the same |
US9287171B2 (en) | 2010-04-29 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a conductive pillar bump with non-metal sidewall protection structure |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US10163837B2 (en) | 2010-05-18 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US9685372B2 (en) | 2010-06-02 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap |
US9093314B2 (en) | 2010-06-11 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper bump structures having sidewall protection layers |
US8922004B2 (en) | 2010-06-11 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper bump structures having sidewall protection layers |
US8581401B2 (en) | 2010-08-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US8664760B2 (en) | 2011-05-30 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector design for packaging integrated circuits |
US8610285B2 (en) | 2011-05-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC packaging structures and methods with a metal pillar |
US9508666B2 (en) | 2011-05-30 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging structures and methods with a metal pillar |
US8901735B2 (en) | 2011-05-30 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector design for packaging integrated circuits |
US8716858B2 (en) | 2011-06-24 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure with barrier layer on post-passivation interconnect |
US9006891B2 (en) | 2011-10-13 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a semiconductor device having a post-passivation interconnect structure |
US8581400B2 (en) | 2011-10-13 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US9613914B2 (en) | 2011-12-07 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US10121749B2 (en) | 2011-12-07 | 2018-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a post-passivation interconnect structure |
US10522481B2 (en) | 2011-12-07 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US9385076B2 (en) | 2011-12-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with bump structure on an interconncet structure |
US11417610B2 (en) | 2011-12-07 | 2022-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure |
US9190348B2 (en) | 2012-05-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US10504856B2 (en) | 2012-05-30 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US10985114B2 (en) | 2012-05-30 | 2021-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9472521B2 (en) | 2012-05-30 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
US9484317B2 (en) | 2012-05-30 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scheme for connector site spacing and resulting structures |
Also Published As
Publication number | Publication date |
---|---|
JP4131595B2 (ja) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4131595B2 (ja) | 半導体装置の製造方法 | |
JP3548082B2 (ja) | 半導体装置及びその製造方法 | |
US6924173B2 (en) | Semiconductor device and method for the fabrication thereof | |
US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
US7932601B2 (en) | Enhanced copper posts for wafer level chip scale packaging | |
US6844619B2 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
US6605525B2 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
JP3848080B2 (ja) | 半導体装置の製造方法 | |
US20080136004A1 (en) | Multi-chip package structure and method of forming the same | |
JP4522574B2 (ja) | 半導体装置の作製方法 | |
JPH0897217A (ja) | 半導体装置及びその製造方法 | |
JP2001035965A (ja) | 半導体パッケージ及びその製造方法 | |
JPH09330934A (ja) | 半導体装置及びその製造方法 | |
JP2003051580A (ja) | 半導体装置及びその製造方法 | |
JP2000228423A (ja) | 半導体装置及びその製造方法 | |
US7122748B2 (en) | Semiconductor device having packaging structure | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
US20110316157A1 (en) | Semiconductor device and a method for manufacturing the same | |
JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
US7045893B1 (en) | Semiconductor package and method for manufacturing the same | |
US20040089946A1 (en) | Chip size semiconductor package structure | |
US6876077B2 (en) | Semiconductor device and its manufacturing method | |
US20070281393A1 (en) | Method of forming a trace embedded package | |
US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |