JPH11144961A - 表面実装型平衡不平衡変換素子 - Google Patents

Abstract

(57)【要約】 【課題】 平衡伝送線路と不平衡伝送線路の相互変換の
ための非常に小型化された表面実装型平衡不平衡変換素
子を提供する。 【解決手段】 ガラスセラミックス等からなる第１誘電
体層３１の一面に形成される第１の１次ストリップライ
ン１１及び他面に形成される第１の２次ストリップライ
ン１２によって構成される第１の結合線路体１と、第２
誘電体層３２の一面に形成される第２の１次ストリップ
ライン２１及び他面に形成される第２の２次ストリップ
ライン２２によって構成される第２の結合線路体２と
を、第３誘電体層３３を介して素子の縦方向に積層し、
接合して表面実装型平衡不平衡変換素子を得る。各スト
リップラインは、直線状にすることもできるが、曲折さ
せ、或いは渦巻き状に形成することで小型化が容易にな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平衡伝送線路と不
平衡伝送線路の相互変換のための表面実装型平衡不平衡
変換素子に関する。本発明の表面実装型平衡不平衡変換
素子は、携帯用送受信機等の情報通信機器などに使用さ
れる。また、高周波伝送線路のインピーダンス変換器或
いは平衡伝送線路及び不平衡伝送線路の信号を相互に変
換するバルントランスなどとして用いることもできる。

【０００２】

【従来の技術】高周波領域において異なる平衡を有する
線路を接続するために、平衡不平衡変換素子が使用され
る。この平衡不平衡変換素子は１次コイルと、この１次
コイルと対をなす２次コイルとからなる結合器を備え
る。これら１次及び２次コイルとして、従来より、フェ
ライトコアに銅線を巻き付けたものが使用されている。
しかし、銅線を必ずしも均一に巻き付けることができな
いため、平衡出力のバランスが崩れるなど、特性が安定
しない要因となっている。また、コアに銅線を巻き付け
たコイルであるため、小型化には自ずと限界がある。

【０００３】特性が安定しない、或いは小型化に限界が
あるといった上記の問題を解決するため、コイルを用い
ず、ストリップライン間を１／４波長の同軸線で結合し
た変換器も提案されている。この変換器では、１／４波
長の長さを有する同軸線を引き回す必要がある。しか
し、通常、同軸線は数種類のインピーダンスを有するも
のしか提供されていないため、インピーダンス変換器と
して利用する場合に、任意の変換比が得られないという
問題がある。

【０００４】このような同軸線を用いた場合の問題を解
決するため、特開平８−１９１０１６号公報には、誘電
体基板の表面に特定の形状のストリップラインを用いた
１次コイルと２次コイルとを形成し、積層された誘電体
基板の内部に第１の結合線路体と第２の結合線路体とが
内臓された構造の変換器が提案されている。しかし、こ
の変換器では、第１及び第２の結合線路体が誘電体基板
の同一平面内に配置されているため、変換器の表面積が
大きくなり、携帯電話など、実装面積を小さくする必要
のある小型の通信機器に用いることができないとの問題
がある。

【０００５】

【発明が解決しようとする課題】本発明は上記の従来の
問題を解決するものであり、第１結合線路体と第２結合
線路体とを、従来のように同一平面内ではなく、誘電体
層を介して素子の厚さ方向に積層した構造の表面実装型
平衡不平衡変換素子を提供することを目的とする。この
ような構造とすることにより、本発明の表面実装型平衡
不平衡変換素子では、その平面における面積を小さくす
ることができ、携帯型の送受信機等、小型化の著しい通
信機器などにおいて有用である。

【０００６】

【課題を解決するための手段】第１発明の表面実装型平
衡不平衡変換素子は、（１）第１誘電体層、（２）該第
１誘電体層の一面に形成される第１の１次ストリップラ
インと他面に形成される第１の２次ストリップラインと
からなる第１結合線路体、並びに（３）第２誘電体層、
（４）該第２誘電体層の一面に形成される第２の１次ス
トリップラインと他面に形成される第２の２次ストリッ
プラインとからなる第２結合線路体、を備え、上記第１
の１次ストリップラインと上記第１の２次ストリップラ
イン、及び上記第２の１次ストリップラインと上記第２
の２次ストリップラインとは、それぞれ電磁結合されて
おり、且つ上記第１結合線路体と上記第２結合線路体と
が第３誘電体層を介して素子の縦方向に配置されている
ことを特徴とする。

【０００７】また、第２発明の表面実装型平衡不平衡変
換素子は、（１）第１誘電体層、（２）該第１誘電体層
の一面に形成される第１の１次ストリップラインと他面
に形成される第１の２次ストリップラインとからなる第
１結合線路体、並びに（３）一面が上記第１の２次スト
リップラインに積層され、他面に第１電磁シールド材層
が設けられている第４誘電体層、（４）第２誘電体層、
（５）該第２誘電体層の一面に形成される第２の１次ス
トリップラインと他面に形成される第２の２次ストリッ
プラインとからなる第２結合線路体、並びに（６）一面
が上記第２の２次ストリップラインに積層され、他面に
第２電磁シールド材層が設けられている第５誘電体層、
を備え、上記第１の１次ストリップラインと上記第１の
２次ストリップライン、及び上記第２の１次ストリップ
ラインと上記第２の２次ストリップラインとは、それぞ
れ電磁結合されており、且つ上記第１結合線路体と上記
第２結合線路体とが第３誘電体層を介して配置されてい
ることを特徴とする。

【０００８】第１及び第２発明において、第１結合線路
体と第２結合線路体とは、第３誘電体層を介して配置さ
れる。この第３誘電体層を２層又は３層の誘電体層によ
って構成し、それらの間に電磁シールド材層若しくは不
平衡伝送線路を素子の表面に設けられた入出力端子に接
続するための接続ラインのうちの少なくとも一方を形成
することができる。この電磁シールド材層を形成する電
磁シールド材としては、通常、銀ペースト及び銅ペース
トなどが使用される。また、上記の接続ラインも同様の
ペーストによって形成することができる。この電磁シー
ルド材層若しくは接続ラインは、誘電体材料からなるシ
ートの一表面に銀ペースト等を印刷するなどして形成す
ることができる。

【０００９】更に、第２発明において、第１の２次スト
リップラインと第１電磁シールド材層とは、第３発明の
ように、第２ビアホール部によって接続される。同様
に、第２の２次ストリップラインと第２電磁シールド材
層とは、第３ビアホール部によって接続される。第１及
び第２の２次ストリップラインと、第１及び第２電磁シ
ールド材層とは必ずしもビアホール部によって接続する
必要はなく、これらストリップラインの端部が他の手段
によって電磁シールド材層に接続されていてもよい。し
かし、特に、ストリップラインの渦巻き状の中心部の端
部を、電磁シールド材層の中心近傍においてビアホール
部によって接続すれば、小型化がより容易となる。尚、
ビアホール部とは、ビアホールと、その内部に充填され
た、或いはその壁面に塗着された導電材料とを意味す
る。

【００１０】更に、第１及び第２発明において、第１の
１次ストリップラインと第２の１次ストリップラインと
は、第４発明のように、第１ビアホール部によって接続
される。このようにビアホール部によって内部において
接続することによって、より容易に素子を小型化するこ
とができる。尚、この第１及び第２の１次ストリップラ
インも、必ずしもビアホール部によって接続する必要は
なく、これらのストリップラインのそれぞれ渦巻き状の
外側の端部が他の手段によって接続されていてもよい。

【００１１】また、第１及び第２の１次ストリップライ
ン及び第１及び第２の２次ストリップラインは直線状に
形成することができる。しかし、第５発明のように、こ
れらのストリップラインは、いずれも曲折して、或いは
渦巻き状に形成することが好ましい。そのようにすれ
ば、それぞれのストリップラインが一方向に特に長くは
ならない。そのため、素子を小型化することができ、携
帯型の送受信機等、小型の通信機器などにおいて有用で
ある。尚、ストリップラインは、素子の実際の形状或い
は設計によって適宜の形状とすることができる。

【００１２】尚、第１の１次ストリップライン、第２の
１次ストリップライン、第１の２次ストリップライン及
び第２の２次ストリップライン、をいずれも同じ長さに
形成すれば、理想的には、平衡伝送線路が接続される2
つの入出力端子間における信号の位相差が１８０度にな
る。しかし、実際には、その位相差が１８０度になるよ
うに高い精度で設計することは極めて困難である。その
ため、２つの入出力端子に接続される平衡伝送線路の２
つの信号線路におけるノイズが効率よく相殺されない。

【００１３】そこで、第１の１次ストリップラインと第
１の２次ストリップラインとを同じ長さに形成し、第２
の１次ストリップラインと第２の２次ストリップライン
とを同じ長さに形成し、第１の１次ストリップラインと
第２の１次ストリップラインとを異なった長さに形成す
ることによって位相特性を調整することもできる。この
ようにして平衡伝送線路が接続される第１の２次ストリ
ップライン及び第２の２次ストリップラインの間におけ
る信号の位相差が１８０度になるように設計することも
できる。それによって、第１の２次ストリップライン及
び第２の２次ストリップラインに接続される平衡伝送線
路の２つの信号線路におけるノイズを効率よく相殺する
ことができる。また、素子の設計の精度もそれほど高い
ものは要求されず、素子の製造が容易となり、生産性も
向上する。

【００１４】更に、本発明の表面実装型平衡不平衡変換
素子をバルントランスとして用いる場合は、第１及び第
２の１次ストリップラインに不平衡伝送線路が接続さ
れ、第１及び第２の２次ストリップラインに平衡伝送線
路の２つの信号線路が接続される。そして、この素子に
よって、不平衡伝送線路の信号を平衡伝送線路の２つの
信号線路間に取り出すことができ、或いは平衡伝送線路
の２つの信号線路間の信号を不平衡伝送線路に取り出す
ことができる。また、この素子では、誘電体基板の厚さ
を任意に設定することができ、その厚さを変えれば特性
インピーダンスが変化するため、特性インピーダンスの
自由度が大きい。

【００１５】尚、誘電体基板としては、樹脂或いはセラ
ミックスのいずれを用いてもよいが、セラミックスはガ
ラスエポキシ樹脂などに比べて誘電損失が小さく、放熱
作用も大きいため好ましい。セラミックスからなる誘電
体基板を用いれば、誘電損失を小さくすることができ、
素子をより小型化することができる。また、ストリップ
ライン及び入出力端子を、銅、銀等の導電率の高い材料
によって形成すれば、変換損失の小さい表面実装型平衡
不平衡変換素子を得ることができる。更に、この素子で
は、その表面に不平衡端子、平衡端子及び接地端子とな
る入出力端子が設けられており、プリント基板等に容易
に表面実装することができる。

【００１６】

【発明の実施の形態】以下、第２発明に対応する表面実
装型平衡不平衡変換素子を、その縦断面を模式的に表わ
す図１及び外観の斜視図である図２に基づいて詳細に説
明する。 （１）表面実装型平衡不平衡変換素子の製造 この製造方法においては、焼成後、誘電体層を構成する
こととなるグリーンシート（誘電体シート）の符号は、
便宜上、誘電体層と同一の符号とする。また、焼成前後
のストリップライン及びビアホール部及び電磁シールド
材層の符号も同一のものを用いる。

【００１７】スラリー状のガラスセラミックスの原料を
調製し、この原料を用いてドクターブレード法によって
厚さ０．１ｍｍ、０．２ｍｍ及び０．４ｍｍのグリーン
シートを作製した。先ず、所定平面寸法（以下、各誘電
体層を構成するグリーンシートの平面寸法は同一であ
る。）の厚さ０．１ｍｍのグリーンシートの上面のほぼ
全面に、厚膜回路に使用される市販の銀ペーストを印刷
し、第２電磁シールド材層５ｂが設けられた第７誘電体
シート３７を形成した。その後、中心部に第３ビアホー
ル部４ｃが設けられた厚さ０．４ｍｍのグリーンシート
の上面に、上記の銀ペーストを所要幅及び長さの渦巻き
状に印刷し、第２の２次ストリップライン２２が設けら
れた第５誘電体シート３５を形成した。次いで、厚さ
０．１ｍｍのグリーンシートの上面に銀ペーストを上記
と同じ幅、長さ及び形状に印刷し、第２の１次ストリッ
プライン２１が設けられた第２誘電体シート３２を形成
した。

【００１８】その後、第１ビアホール部４ａの一部が形
成された厚さ０．４ｍｍのグリーンシートの上面の、こ
の第１ビアホール部４ａの形成個所を除いたほぼ全面に
上記の銀ペーストを印刷し、第３電磁シールド材層５ｃ
が設けられた誘電体シートを形成した。次いで、上記
第１ビアホール部４ａの一部が形成された厚さ０．２ｍ
ｍのグリーンシートの上面の所要個所に銀ペーストを印
刷し、第１の１次ストリップライン１１と入出力端子８
ａとを接続するライン６が設けられた誘電体シートを
形成した。その後、上記第１ビアホール部４ａの一部及
び第４ビアホール部４ｄが形成された他の厚さ０．２ｍ
ｍのグリーンシートの上面に銀ペーストを第２の１次ス
トリップライン２１等と同じ幅、長さ及び形状に印刷
し、第１の１次ストリップライン１１が設けられた誘電
体シートを形成した。これらの誘電体シート、及
びによって第３誘電体シート３３が構成される。

【００１９】次いで、厚さ０．１ｍｍのグリーンシート
の上面に銀ペーストを上記と同じ幅、長さ及び形状に印
刷し、第１の２次ストリップライン１２が設けられた第
１誘電体シート３１を形成した。その後、中心部に第２
ビアホール部４ｂが設けられた厚さ０．４ｍｍのグリー
ンシートの片面のほぼ全面に、上記の銀ペーストを印刷
し、第１電磁シールド材層５ａが設けられた第４誘電体
シート３４を形成した。

【００２０】以上のようにして形成された上記第７、第
５、第２、第３、第１及び第４誘電体シートを、この順
に積層し、更に、第４誘電体シート３４の上に厚さ０．
１ｍｍのグリーンシート（第６誘電体シート３６）を積
層した後、加熱、加圧して一体化した。その後、この一
体となった積層物をさらに加熱してガラスセラミックス
原料中のバインダ等を分解、除去した後、焼成し、側面
に入出力端子７ａ、７ｂ、８ａ、８ｂ、９ａ及び９ｂを
形成して表面実装型平衡不平衡変換素子を得た。

【００２１】（２）表面実装型平衡不平衡変換素子の構
造 図１において、第１結合線路体１は、厚さ０．１ｍｍの
ガラスセラミックスからなる第１誘電体層３１の一面に
形成された第１の１次ストリップライン１１及び他面に
形成された第１の２次ストリップライン１２とによって
構成されている。また、第２結合線路体２は、同じく厚
さ０．１ｍｍのガラスセラミックスからなる第２誘電体
層３２の一面に形成された第２の１次ストリップライン
２１及び他面に形成された第２の２次ストリップライン
２２とによって構成されている。これらの各ストリップ
ラインはいずれも同一形状の渦巻き状に形成されてお
り、その長さも１／４波長であって同一である。

【００２２】そして、この第１結合線路体１と第２結合
線路体２は、それぞれ第３誘電体層３３の両面に相対向
して積層されている。第３誘電体層３３は、ガラスセラ
ミックスからなる厚さ０．４ｍｍの誘電体層と厚さ０．
２ｍｍの２層の誘電体層により構成される。そして、厚
さ０．４ｍｍの誘電体層と厚さ０．２ｍｍの誘電体層と
の間には、電磁シールド材として銀ペーストが印刷さ
れ、第３電磁シールド材層５ｃが形成されている。更
に、厚さ０．２ｍｍの２層の誘電体層の間には、同じく
銀ペーストが印刷され、接続ライン６が形成されてい
る。第１の１次ストリップライン１１と第２の１次スト
リップライン２１とは、それぞれ渦巻き状の外側の端部
において、第３誘電体層３３を貫通して設けられている
第１ビアホール部４ａによって直列的に接続されてい
る。また、接続ライン６の一端はビアホール部４ｄによ
って第１の１次ストリップライン１１の渦巻き状の中心
部の端部と接続されており、接続ライン６の他端は入出
力端子８ａに接続され、この端子が不平衡端子となる。

【００２３】尚、第１の２次ストリップライン１２の渦
巻き状の外側の端部は、素子の外周面に設けられた入出
力端子７ｂに接続され、この端子が平衡端子の１つにな
る。更に、第２の２次ストリップライン２２の渦巻き状
の外側の端部は、素子の外周面に設けられた入出力端子
９ｂに接続され、この端子が平衡端子の他の１つとな
る。第２の１次ストリップライン２１の中心部の端部は
開放状態となっている。

【００２４】更に、第１誘電体層３１の第１の２次スト
リップライン１２が形成された側の面には、厚さ０．４
ｍｍのガラスセラミックスからなる第４誘電体層３４が
設けられており、この第４誘電体層３４の他の面には、
電磁シールド材として銀ペーストが印刷され、第１電磁
シールド材層５ａが形成されている。一方、第２誘電体
層３２の第２の２次ストリップライン２２が形成された
側の面には、同じく厚さ０．４ｍｍのガラスセラミック
スからなる第５誘電体層３５が設けられており、この第
５誘電体層３５の他の面にも、電磁シールド材として銀
ペーストが印刷され、第２電磁シールド材層５ｂが形成
されている。そして、第１の２次ストリップライン１２
の渦巻き状の中心部の端部は、第２ビアホール部４ｂに
よって第１電磁シールド材層５ａに接続されており、第
２の２次ストリップライン２２の渦巻き状の中心部の端
部は、同様に第３ビアホール部４ｃによって第２電磁シ
ールド材層５ｂに接続されている。

【００２５】また、第４誘電体層３４の第１電磁シール
ド材層５ａが形成されている面には、厚さ０．１ｍｍの
ガラスセラミックスからなる第６誘電体層３６が積層さ
れており、同様に第５誘電体層３５の第２電磁シールド
材層５ｂが形成されている面には、厚さ０．１ｍｍのガ
ラスセラミックスからなる第７誘電体層３７が積層され
ている。これら第６誘電体層３６及び第７誘電体層３７
は、第１及び第２電磁シールド材層５ａ及び５ｂを保護
するとともに素子の外表面を構成する。尚、図１は素子
の縦断面であるため、入出力端子は両側の２個、７ａ及
び７ｂが図示されているが、実際には図２の斜視図のよ
うに素子の幅方向に等間隔に更に４個の入出力端子８
ａ、８ｂ、９ａ及び９ｂが設けられており、これらを接
地端子、不平衡端子及び２個の平衡端子として使用す
る。

【００２６】（３）表面実装型平衡不平衡変換素子の性
能評価 上記の表面実装型平衡不平衡変換素子を使用し、下記の
条件において不平衡端子反射損失、挿入損失及び位相差
を実測し、その性能を評価した。結果を表１に示す。 周波数；３１０ＭＨｚ、６２０ＭＨｚ及び９３０ＭＨｚ 不平衡端子入力インピーダンス；５０Ω 平衡端子間インピーダンス；１００Ω

【００２７】

【表１】

【００２８】表１の結果によれば、平衡伝送線路間の位
相差は、周波数が高くなるにつれてやや小さくなる傾向
にあるが、いずれの周波数においても略１８０度になっ
ている。従って、平衡伝送回路の２つの信号線路におけ
るノイズが効率よく相殺されることが推察される。ま
た、周波数が３１０ＭＨｚと最も低い場合であっても、
３．３×３．３×２．０ｍｍという非常に小型であっ
て、且つ十分に損失の少ない優れた性能の表面実装型平
衡不平衡変換素子が得られていることが分かる。

【００２９】

【発明の効果】第１及び第２発明によれば、表面実装型
平衡不平衡変換素子の結合に用いるストリップラインを
素子の厚さ方向に積層し、接合して配置することによ
り、従来の積層型の素子に比べて、より容易に小型化す
ることができ、携帯型の送受信器等、通信機器において
有用である。また、この表面実装型平衡不平衡変換素子
は、任意の変換比のインピーダンス変換回路においても
用いることができる。

【図面の簡単な説明】

【図１】第２発明に対応する表面実装型平衡不平衡変換
素子の縦断面を表わす模式図である。

【図２】第２発明に対応する表面実装型平衡不平衡変換
素子の外観を表わす斜視図である。

【符号の説明】

１；第１結合線路体、１１；第１の1次ストリップライ
ン、１２；第１の２次ストリップライン、２；第２結合
線路体、２１；第２の１次ストリップライン、２２；第
２の２次ストリップライン、３；誘電体基板、３１；第
１誘電体層、３２；第２誘電体層、３３；第３誘電体
層、３４；第４誘電体層、３５；第５誘電体層、３６；
第６誘電体層、３７；第７誘電体層、４ａ；第１ビアホ
ール部、４ｂ；第２ビアホール部、４ｃ；第３ビアホー
ル部、４ｄ；第４ビアホール部、５ａ；第１電磁シール
ド材層、５ｂ；第２電磁シールド材層、５ｃ；第３電磁
シールド材層、６；第１の１次ストリップライン１１と
入出力端子８ａとを接続するライン、７ａ、７ｂ、８
ａ、８ｂ、９ａ、９ｂ；入出力端子。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 （１）第１誘電体層、（２）該第１誘電
   体層の一面に形成される第１の１次ストリップラインと
   他面に形成される第１の２次ストリップラインとからな
   る第１結合線路体、並びに（３）第２誘電体層、（４）
   該第２誘電体層の一面に形成される第２の１次ストリッ
   プラインと他面に形成される第２の２次ストリップライ
   ンとからなる第２結合線路体、を備え、上記第１の１次
   ストリップラインと上記第１の２次ストリップライン、
   及び上記第２の１次ストリップラインと上記第２の２次
   ストリップラインとは、それぞれ電磁結合されており、
   且つ上記第１結合線路体と上記第２結合線路体とが第３
   誘電体層を介して素子の縦方向に配置されていることを
   特徴とする表面実装型平衡不平衡変換素子。
2. 【請求項２】 （１）第１誘電体層、（２）該第１誘電
   体層の一面に形成される第１の１次ストリップラインと
   他面に形成される第１の２次ストリップラインとからな
   る第１結合線路体、並びに（３）一面が上記第１の２次
   ストリップラインに積層され、他面に第１電磁シールド
   材層が設けられている第４誘電体層、（４）第２誘電体
   層、（５）該第２誘電体層の一面に形成される第２の１
   次ストリップラインと他面に形成される第２の２次スト
   リップラインとからなる第２結合線路体、並びに（６）
   一面が上記第２の２次ストリップラインに積層され、他
   面に第２電磁シールド材層が設けられている第５誘電体
   層、を備え、 上記第１の１次ストリップラインと上記第１の２次スト
   リップライン、及び上記第２の１次ストリップラインと
   上記第２の２次ストリップラインとは、それぞれ電磁結
   合されており、且つ上記第１結合線路体と上記第２結合
   線路体とが第３誘電体層を介して配置されていることを
   特徴とする表面実装型平衡不平衡変換素子。
3. 【請求項３】 上記第１の２次ストリップラインと上記
   第１電磁シールド材層とが、第２ビアホール部によって
   接続されており、上記第２の２次ストリップラインと上
   記第２電磁シールド材層とが、第３ビアホール部によっ
   て接続されている請求項２記載の表面実装型平衡不平衡
   変換素子。
4. 【請求項４】 上記第１の１次ストリップラインと上記
   第２の１次ストリップラインとが、第１ビアホール部に
   よって接続されている請求項１乃至３項のうちのいずれ
   か１項に記載の表面実装型平衡不平衡変換素子。
5. 【請求項５】 上記第１の１次ストリップライン、上記
   第１の２次ストリップライン、上記第２の１次ストリッ
   プライン及び上記第２の２次ストリップラインが曲折し
   て、又は渦巻き状に形成されている請求項１乃至４項の
   うちのいずれか１項に記載の表面実装型平衡不平衡変換
   素子。