JP4243443B2

JP4243443B2 - バラントランス

Info

Publication number: JP4243443B2
Application number: JP2001251977A
Authority: JP
Inventors: 健次田上
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-08-22
Filing date: 2001-08-22
Publication date: 2009-03-25
Anticipated expiration: 2021-08-22
Also published as: JP2003069360A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば携帯電話や無線ＬＡＮ等の無線通信機器その他の各種通信機器等において使用される高周波回路用のバラントランスに関するものである。
【０００２】
【従来の技術】
バラントランスとは、不平衡伝送線路を伝搬する不平衡信号と平衡伝送線路を伝搬する平衡信号とを相互に変換するためのバラン回路を用いた信号変換素子である。例えば、バラントランスの不平衡端子に不平衡信号を入力した場合、バラントランスの平衡端子には、互いに位相が180度異なり（逆相）、振幅が等しい２つの平衡信号が出力されることとなる。
【０００３】
高周波信号を伝送する不平衡伝送線路と平衡伝送線路とを接続するバラントランスとしては、分布定数によるものとして伝送線路により構成されるものがある。このような従来のバラントランスの例を図７および図８に回路図で示す。
【０００４】
図７および図８において、10は高周波信号の略１／４波長以下の長さを有する第１の伝送線路部、11は第１の伝送線路部10と同一平面上で平行もしくは３次元的に平行に配置されて電磁界的に結合した略１／４波長以下の長さを有する第２の伝送線路部、ＩＮは第１の伝送線路部10に設けた不平衡端子の一方による入力端子、ＯＵＴ１およびＯＵＴ２は第２の伝送線路部11に設けた平衡端子の両方による出力端子である。そして、図７に示す例では第２の伝送線路部11の中点を接地しており、図８に示す例では第２の伝送線路部11を接地していない。
【０００５】
従来の伝送線路により構成されたバラントランスは、これら図７および図８に示すように、一端を不平衡端子による入力端子ＩＮとし、他端を接地した第１の伝送線路部10と、両端を平衡端子による出力端子ＯＵＴ１・ＯＵＴ２とした第２の伝送線路部11とを用い、図７に示すように第２の伝送線路部11の中点を接地するか、あるいは図８に示すように第２の伝送線路部11に接地を設けないという、いずれかの構成となっていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来のバラントランスにおいては、バラントランスの不平衡端子による入力端子ＩＮに不平衡信号を入力した場合、図７および図８に示す例では、いずれも入力端子ＩＮと出力端子ＯＵＴ１の相対的な位置関係が近接しているため、入力端子ＩＮと出力端子ＯＵＴ１との間に容量的な結合が生じ、このため、いずれもバラントランスの平衡端子による出力端子ＯＵＴ１・ＯＵＴ２より取り出される２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差が高周波になるにつれて大きくなるという問題点があった。
【０００７】
本発明は、上記問題点に鑑みて案出されたものであり、その目的は、伝送線路により構成されたバラントランスにおいて、バラントランスの不平衡端子に不平衡信号を入力して平衡端子より２つの平衡信号を取り出す際の、２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差を低減することができる、高周波回路に好適なバラントランスを提供することにある。
【０００８】
また、本発明の目的は、伝送線路により構成されたバラントランスにおいて、伝送線路部の結合係数が小さい場合においても良好な挿入損失および反射損失を有する、高周波回路に好適なバラントランスを提供することにある。
【０００９】
さらに、本発明の目的は、伝送線路により構成されたバラントランスにおいて、バラントランスを外部回路と接続する際に生じる、２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差の変動を低減することができる、高周波回路に好適なバラントランスを提供することにある。
【００１０】
本発明のバラントランスは、誘電体基板に形成された、高周波信号の略１／４波長の長さを有する第１の伝送線路部ならびに前記第１の伝送線路部と平行にかつ一直線状に配置されそれぞれ前記第１の伝送線路部と電磁界的に結合した略１／８波長の長さを有する第２の伝送線路部および第３の伝送線路部から成り、前記第１の伝送線路部の一端を不平衡端子とし他端を接地するとともに、前記第２の伝送線路部および前記第３の伝送線路部の対向する一端同士をそれぞれ平衡端子とし他端をそれぞれ接地したバラントランスであって、前記第１の伝送線路部の前記不平衡端子と接地との間に第１の接地容量を、前記第２および第３の伝送線路部の前記平衡端子と接地との間に第２および第３の接地容量をそれぞれ接続するとともに、前記第２および第３の伝送線路部の前記平衡端子間に平衡端子間容量を接続し、前記第２の接地容量、前記第３の接地容量および前記平衡端子間容量を直列に接続し、前記第１の接地容量および前記平衡端子間容量は、前記誘電体基板に内蔵したコンデンサまたは前記誘電体基板上に実装したコンデンサから成り、前記第２および第３の接地容量は、前記誘電体基板に内蔵したコンデンサであって、前記誘電体基板の内部若しくは表面にそれぞれ設けられた接地導体と容量電極パターンとの間に形成される。
【００１１】
本発明のバラントランスによれば、入力端子ＩＮおよび出力端子ＯＵＴ１間、ならびに入力端子ＩＮおよび出力端子ＯＵＴ２間の相対的な位置関係を分離していることから、入力端子ＩＮおよび出力端子ＯＵＴ１間、ならびに入力端子ＩＮおよび出力端子ＯＵＴ２間に生じる容量的な結合を低減することができ、このため、不平衡端子に不平衡信号を入力して平衡端子より２つの平衡信号を取り出す際の、２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差を低減することができる。また、第１の伝送線路部の不平衡端子と接地との間に第１の接地容量を、第２および第３の伝送線路部の平衡端子と接地との間に第２および第３の接地容量を、第２および第３の伝送線路部の平衡端子間に平衡端子間容量をそれぞれ接続したことから、第１の伝送線路部と電磁界的に結合する第２の伝送線路部および第３の伝送線路部との結合係数が小さい場合でも、共振現象によって不平衡端子ならびに平衡端子での最適整合を図ることが可能となり、使用周波数帯域において良好な挿入損失ならびに反射損失をもつバラントランスを提供することができる。さらに、平衡端子間に平衡端子間容量を接続したことから、必要最小限の容量値で回路が構成でき、平衡端子間容量を外付けコンデンサ部品で構成する場合においても必要最小限の容量値でよいため、自己共振周波数の高いコンデンサ部品を使用することができる高周波化対応が可能なバラントランスを提供することができる。また、平衡端子間容量を誘電体基板の表面または内部に形成した容量電極パターンによる内蔵のコンデンサで構成する場合においても、容量電極パターンを小さくすることが可能となり、小型で高性能なバラントランスを提供することができる。
【００１２】
また、本発明のバラントランスは、上記構成において、好ましくは、前記誘電体基板が複数の誘電体層から成り、前記第１〜第３の伝送線路部が前記誘電体基板の表面または内部に形成されたマイクロストリップ線路またはストリップ線路またはコプレーナ線路から成り、前記第１〜第３の伝送線路部の前記各他端を前記誘電体基板の内部に形成した貫通導体および／または側面に形成した端子電極を介して接地する。
【００１３】
これにより、このバラントランスを用いる高周波回路の仕様に応じて、複数の誘電体層から成る誘電体基板の表面または内部に高周波信号の伝送特性に優れた伝送線路部を形成するとともに、第１〜第３の接地容量および平衡端子間容量を誘電体基板に内蔵した、または誘電体基板上に実装したコンデンサで構成できることから、設計自由度が向上するとともに、高周波回路とともに誘電体基板に一体化して構成することが可能な、小型で高性能なバラントランスを提供することができる。
【００１４】
【発明の実施の形態】
以下、本発明のバラントランスを図面を参照しつつ説明する。
【００１５】
図１は本発明のバラントランスの実施の形態の一例を示す回路図である。図１において、１は高周波信号の略１／４波長以下の長さを有する第１の伝送線路部、２および３は第１の伝送線路部１と同一平面上で平行にもしくは３次元的に平行にかつ一直線状に配置されそれぞれ第１の伝送線路部１と電磁界的に結合した略１／８波長以下の略等しい長さを有する第２の伝送線路部および第３の伝送線路部である。ＩＮは第１の伝送線路部１の一端に設けた不平衡端子であり、不平衡信号の入力端子となるものである。ＯＵＴ１およびＯＵＴ２は第２の伝送線路部２および第３の伝送線路部３の対向する一端同士にそれぞれ設けた平衡端子であり、平衡信号の出力端子となるものである。そして、第１の伝送線路部１は一端を不平衡端子ＩＮとし他端を接地するとともに、第２の伝送線路部２および第３の伝送線路部３は対向する一端同士をそれぞれ平衡端子ＯＵＴ１・ＯＵＴ２とし他端をそれぞれ接地し、さらに、第１の伝送線路部１の不平衡端子ＩＮと接地との間に第１の接地容量Ｃ１を、第２の伝送線路部２および第３の伝送線路部３の平衡端子ＯＵＴ１・ＯＵＴ２と接地との間に第２の接地容量Ｃ２および第３の接地容量Ｃ３を、第２の伝送線路部２および第３の伝送線路部３の平衡端子ＯＵＴ１・ＯＵＴ２間に平衡端子間容量Ｃ４をそれぞれ接続した構成となっている。なお、これら第１〜第３の伝送線路部１〜３は誘電体基板の表面または内部に形成されているが、図１においては誘電体基板についての図示は省略している。
【００１６】
このような構成の本発明のバラントランスは、誘電体基板として複数の誘電体層を積層して形成された誘電体多層基板を用い、第１〜第３の伝送線路部１〜３を複数の誘電体層を有する多層基板の表面または内部に形成されたマイクロストリップ線路またはストリップ線路またはコプレーナ線路で形成し、第１〜第３の伝送線路部１〜３の各他端を誘電体基板の内部に形成したスルーホール導体やビア導体等の貫通導体および／または誘電体基板の側面に形成したメタライズ導体層やいわゆるキャスタレーション導体等による端子電極を介して外部の接地と接続して接地するとともに、第１〜第３の接地容量Ｃ１〜Ｃ３および平衡端子間容量Ｃ４を誘電体基板に内蔵したコンデンサ（容量形成領域）、または誘電体基板上に実装したコンデンサで構成することにより、誘電体基板の表面または内部に小型で高周波信号の伝送特性に優れたバラントランスとして実現することができ、高周波回路と一体的に形成することができる、高周波回路に好適なバラントランスを提供することができる。
【００１７】
次に、図２〜図５は本発明のバラントランスの実施の形態の例を示した断面図であり、図１と同じ部位に対応するものは同一符号で示してある。図２〜図５において、20は誘電体基板、21は接地導体層、22は貫通導体、23〜25はそれぞれ内蔵したコンデンサ（容量発生領域）を構成する第１〜第３の容量電極パターン、26は誘電体基板20上に実装されたコンデンサ、27はコンデンサ26を実装するための部品実装パッドを示す。
【００１８】
図２は、第１〜第３の伝送線路部１〜３を誘電体基板20の内部に形成し、かつ、第１の接地容量Ｃ１ならびに平衡端子間容量Ｃ４を誘電体基板20の表面に形成された部品実装パッド27上に実装したコンデンサ26で構成し、第２および第３の接地容量Ｃ２・Ｃ３を誘電体基板20の表面に形成した部品実装パッド27および接地導体層21の間で形成したものである。
【００１９】
図３は、第１〜第３の伝送線路部１〜３を誘電体基板20の内部に形成し、かつ、平衡端子間容量Ｃ４を誘電体基板20の表面に形成された部品実装パッド27上に実装したコンデンサ26で構成し、第１の接地容量Ｃ１を誘電体基板20の表面または内部に形成した第１の容量電極パターン23および接地導体層21の間で形成し、第２および第３の接地容量Ｃ２・Ｃ３を誘電体基板20の表面に形成した部品実装パッド27および接地導体層21の間で形成したものである。
【００２０】
図４は、第１〜第３の伝送線路部１〜３を誘電体基板20の内部に形成し、かつ、第１の接地容量Ｃ１を誘電体基板20の表面に形成された部品実装パッド27上に実装したコンデンサ26で構成し、平衡端子間容量Ｃ４を誘電体基板20の表面または内部に形成した第２の容量電極パターン24および第３の容量電極パターン25の間で形成し、第２および第３の接地容量Ｃ２・Ｃ３をそれぞれ第２の容量電極パターン24および第３の容量電極パターン25と接地導体層21との間で形成したものである。
【００２１】
図５は、第１〜第３の伝送線路部１〜３を誘電体基板20の内部に形成し、かつ、第１の接地容量Ｃ１を誘電体基板20の表面または内部に形成した第１の容量電極パターン23および接地導体層21の間で形成し、平衡端子間容量Ｃ４を誘電体基板20の表面または内部に形成した第２の容量電極パターン24および第３の容量電極パターン25の間で形成し、第２および第３の接地容量Ｃ２・Ｃ３をそれぞれ第２の容量電極パターン24および第３の容量電極パターン25と接地導体層21との間で形成したものである。
【００２２】
これら図２〜図５に示す例のような構成とすることによって、第１〜第３の接地容量Ｃ１〜Ｃ３および平衡端子間容量Ｃ４を、誘電体基板20に内蔵した第１〜第３の容量電極パターン23〜25によるコンデンサ、または誘電体基板20の表面に形成された部品実装パッド27上に実装したコンデンサ26で構成できることから、このバラントランスを用いる高周波回路の仕様に応じて、第１〜第３の接地容量Ｃ１〜Ｃ３および平衡端子間容量Ｃ４を形成する最適な組合せを選択することが可能となり、設計自由度が向上するとともに、高周波回路とともに誘電体基板に一体化して構成することが可能な、小型で高性能なバラントランスを提供することができる。
【００２３】
本発明のバラントランスを形成するに当たり、このような複数の誘電体層を積層して形成された誘電体多層基板をはじめとする誘電体基板やマイクロストリップ線路・ストリップ線路・コプレーナ線路等による第１〜第３の伝送線路部１〜３、不平衡端子ＩＮ、平衡端子ＯＵＴ１・ＯＵＴ２、貫通導体、端子電極ならびに接地導体層21、貫通導体22、第１〜第３の容量電極パターン23〜25、部品実装パッド27は、周知の高周波用配線基板に使用される種々の材料・形態のものを使用することができる。
【００２４】
本発明のバラントランスに用いる誘電体基板としては、例えばアルミナセラミックス・ムライトセラミックス等のセラミックス材料やガラスセラミックス等の無機系材料、あるいは四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）・四ふっ化エチレン−エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）・四ふっ化エチレン−パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルテロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂やガラスエポキシ樹脂・ポリイミド等の樹脂系材料等が用いられる。これら誘電体基板の形状や寸法（厚みや幅・長さ）は、使用される周波数や用途等に応じて設定される。
【００２５】
本発明の第１〜第３の伝送線路部１〜３ならびに接地導体層21・貫通導体22・第１〜第３の容量電極パターン23〜25・部品実装パッド27は、高周波信号伝送用の金属材料の導体層、例えばＣｕ層・Ｍｏ−Ｍｎのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｗのメタライズ層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｃｒ−Ｃｕ合金層・Ｃｒ−Ｃｕ合金層上にＮｉメッキ層およびＡｕメッキ層を被着させたもの・Ｔａ₂Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ層を被着させたもの・Ｔｉ層上にＰｔ層およびＡｕメッキ層を被着させたもの、またはＮｉ−Ｃｒ合金層上にＰｔ層およびＡｕメッキ層を被着させたもの等を用いて、厚膜印刷法あるいは各種の薄膜形成方法やメッキ法等により形成される。その厚みや幅も、伝送される高周波信号の周波数や用途等に応じて設定される。
【００２６】
本発明のバラントランスに用いる誘電体基板の作製にあたっては、例えば誘電体基板がガラスセラミックスから成る場合であれば、まず誘電体基板となるガラスセラミックスのグリーンシートを準備し、これに所定の打ち抜き加工を施して貫通導体となる貫通孔を形成した後、スクリーン印刷法によりＣｕ等の導体ペーストを貫通孔に充填するとともに、所定の伝送線路パターンおよびその他の導体層のパターンを印刷塗布する。次に、850〜1000℃で焼成を行ない、最後に各導体層上にＮｉメッキおよびＡｕメッキを施す。
【００２７】
図６は、図１に示す構成の本発明のバラントランスと、図７に示す従来のバラントランスとにおいて、挿入損失と反射損失とをシミュレーションで比較した結果を示す各線図である。
【００２８】
このシミュレーションは、以下に示すパラメータを持つ結合線路を用いて、それぞれ図１および図７に示す構成となるシミュレーションモデルを作成し、比較検討を実施した。
Ｚｅ＝72.84Ω ：偶モードの特性インピーダンス
Ｚｏ＝13.84Ω ：奇モードの特性インピーダンス
εｅ＝5.6 ：偶モードの実効誘電率
εｏ＝5.6 ：奇モードの実効誘電率
Ｃ１＝1.6ｐＦ、Ｃ２＝Ｃ３＝0.2ｐＦ、Ｃ４＝1.5ｐＦ
後述するように、シミュレーションによって求めた計算結果は、測定値と良く一致している。
【００２９】
図６において、横軸は周波数（単位：ＧＨｚ）を、縦軸第１軸は挿入損失（単位：ｄＢ）を、縦軸第２軸は反射損失（単位：ｄＢ）を表わし、各特性曲線は、Ａが本発明のバラントランスにおける結果を、Ｂが図７に示す従来のバラントランスにおける結果を示している。
【００３０】
図６に示す結果から明らかなように、本発明のバラントランスによれば、バラントランスの不平衡端子に不平衡信号を入力して、バラントランスの平衡端子より２つの平衡信号を取り出す際の、挿入損失および反射損失を改善することができる。
【００３１】
例えば、2.45ＧＨｚにおける挿入損失および反射損失についてみると、
Ａ：挿入損失−0.1ｄＢ、反射損失−20.8ｄＢ
Ｂ：挿入損失−2.0ｄＢ、反射損失−4.3ｄＢ
であり、従来のバラントランスにおける結果（Ｂ）に比べて、本発明のバラントランスにおける結果（Ａ）は、挿入損失および反射損失を改善することができる。
【００３２】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
【００３３】
例えば、本発明のバラントランスを構成する第１〜第３の伝送線路部１〜３は、それぞれ必ずしも直線状の伝送線路により形成されるものに限られるものではなく、それぞれ角型状や円形状等に折り曲げた伝送線路や、コの字型・スパイラル形状・ミアンダライン形状の伝送線路等で形成したりすることができる。このような形状に形成することで、バラントランスを用いる高周波回路の仕様に応じて、複数の誘電体層から成る誘電体基板の表面または内部に、高周波信号の伝送特性に優れた伝送線路部により、高周波回路とともに誘電体基板に一体化して構成する際の設計自由度が向上するとともに、小型で高性能なバラントランスを提供することが可能となる。
【００３４】
また、第１〜第３の伝送線路部１〜３のそれぞれの線路幅、ならびに第１の伝送線路部１と第２の伝送線路部２・第３の伝送線路部３との間隔等についても、所望のバラントランス特性に応じて各々独立して任意に設定できることは言うまでもない。例えば、広帯域なバラントランス特性を実現する場合には、第１の伝送線路部１と第２の伝送線路部２・第３の伝送線路部３との間隔を狭くしてバラントランスの結合係数を大きくすることで広帯域化を図ることができる。
【００３５】
また、第１〜第３の伝送線路部１〜３は、それぞれ単一の線路導体で形成するものに限られるものではなく、それぞれ電磁気的に１つの伝送線路とみなせるような２個以上の導体で形成してもよい。
【００３６】
さらに、図２〜図５に示した例では、接地導体層21を誘電体基板20の最下面に１層のみ配した例を示しているが、必ずしもこの例のものに限られるものではなく、接地導体層21は誘電体基板20の表面あるいは内部に複数層を配して形成してもよい。
【００３７】
さらにまた、図２〜図５に示した例では、誘電体基板20の内部に第１〜第３の容量電極パターン23〜25を形成する場合として各々１個の容量電極パターンで形成した例を示しているが、必ずしもこの例のものに限られるものではなく、それぞれ電気的に１つの容量電極パターンとみなせるような２個以上の導体で形成してもよい。
【００３８】
【発明の効果】
本発明のバラントランスによれば、入力端子ＩＮおよび出力端子ＯＵＴ１間、ならびに入力端子ＩＮおよび出力端子ＯＵＴ２間の相対的な位置関係を分離していることから、入力端子ＩＮおよび出力端子ＯＵＴ１間、ならびに入力端子ＩＮおよび出力端子ＯＵＴ２間に生じる容量的な結合を低減することができ、このため、不平衡端子に不平衡信号を入力して平衡端子より２つの平衡信号を取り出す際の、２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差を低減することができる。また、第１の伝送線路部の不平衡端子と接地との間に第１の接地容量を、第２および第３の伝送線路部の平衡端子と接地との間に第２および第３の接地容量を、第２および第３の伝送線路部の平衡端子間に平衡端子間容量をそれぞれ接続したことから、第１の伝送線路部と電磁界的に結合する第２の伝送線路部および第３の伝送線路部との結合係数が小さい場合でも、共振現象によって不平衡端子ならびに平衡端子での最適整合を図ることが可能となり、使用周波数帯域において良好な挿入損失ならびに反射損失をもつバラントランスを提供することができる。さらに、平衡端子間に平衡端子間容量を接続したことから、必要最小限の容量値で回路が構成でき、平衡端子間容量を外付けコンデンサ部品で構成する場合においても必要最小限の容量値でよいため、自己共振周波数の高いコンデンサ部品を使用することができる高周波化対応が可能なバラントランスを提供することができる。また、平衡端子間容量を誘電体基板の表面または内部に形成した容量電極パターンによる内蔵のコンデンサで構成する場合においても、容量電極パターンを小さくすることが可能となり、小型で高性能なバラントランスを提供することができる。
【００３９】
また、本発明のバラントランスによれば、誘電体基板が複数の誘電体層から成り、第１〜第３の伝送線路部が誘電体基板の表面または内部に形成されたマイクロストリップ線路またはストリップ線路またはコプレーナ線路から成り、第１〜第３の伝送線路部の各他端を誘電体基板の内部に形成した貫通導体および／または側面に形成した端子電極を介して接地するとともに、第１〜第３の接地容量および平衡端子間容量が前記誘電体基板に内蔵した、または誘電体基板上に実装したコンデンサから成るものとすることにより、このバラントランスを用いる高周波回路の仕様に応じて、複数の誘電体層から成る誘電体基板の表面または内部に、高周波信号の伝送特性に優れた伝送線路部および第１〜第３の接地容量および平衡端子間容量により、高周波回路とともに誘電体基板に一体化して構成することが可能な、小型で高性能なバラントランスを提供することができる。
【００４０】
以上のように、本発明によれば、伝送線路により構成されたバラントランスにおいて、伝送線路部の結合係数が小さい場合においても良好な挿入損失および反射損失を有する、高周波回路に好適なバラントランスを提供することができた。
【００４１】
さらに、本発明によれば、伝送線路により構成されたバラントランスにおいて、バラントランスを外部回路と接続する際に生じる、２つの平衡信号間の逆相からの位相のずれおよび振幅レベルの差の変動を低減することができる、高周波回路に好適なバラントランスを提供することができた。
【００４２】
【図面の簡単な説明】
【図１】本発明のバラントランスの実施の形態の例を示す回路図である。
【図２】本発明のバラントランスの実施の形態の例を示す断面図である。
【図３】本発明のバラントランスの実施の形態の例を示す断面図である。
【図４】本発明のバラントランスの実施の形態の例を示す断面図である。
【図５】本発明のバラントランスの実施の形態の例を示す断面図である。
【図６】本発明のバラントランスおよび従来のバラントランスにおける挿入損失および反射損失を示す線図である。
【図７】従来のバラントランスの例を示す回路図である。
【図８】従来のバラントランスの例を示す回路図である。
【符号の説明】
１・・・・・・・・・・・第１の伝送線路部
２・・・・・・・・・・・第２の伝送線路部
３・・・・・・・・・・・第３の伝送線路部
20・・・・・・・・・・・誘電体基板
21・・・・・・・・・・・接地導体層
22・・・・・・・・・・・貫通導体
23・・・・・・・・・・・第１の容量電極パターン
24・・・・・・・・・・・第２の容量電極パターン
25・・・・・・・・・・・第３の容量電極パターン
26・・・・・・・・・・・コンデンサ
Ｃ１〜Ｃ３・・・・・・・第１〜第３の接地容量
Ｃ４・・・・・・・・・・平衡端子間容量
ＩＮ・・・・・・・・・・不平衡端子（入力端子）
ＯＵＴ１、ＯＵＴ２・・・平衡端子（出力端子）

Claims

誘電体基板に形成された、高周波信号の略１／４波長の長さを有する第１の伝送線路部ならびに前記第１の伝送線路部と平行にかつ一直線状に配置されそれぞれ前記第１の伝送線路部と電磁界的に結合した略１／８波長の長さを有する第２の伝送線路部および第３の伝送線路部から成り、前記第１の伝送線路部の一端を不平衡端子とし他端を接地するとともに、前記第２の伝送線路部および前記第３の伝送線路部の対向する一端同士をそれぞれ平衡端子とし他端をそれぞれ接地したバラントランスであって、前記第１の伝送線路部の前記不平衡端子と接地との間に第１の接地容量を、前記第２および第３の伝送線路部の前記平衡端子と接地との間に第２および第３の接地容量をそれぞれ接続するとともに、前記第２および第３の伝送線路部の前記平衡端子間に平衡端子間容量を接続し、前記第２の接地容量、前記第３の接地容量および前記平衡端子間容量を直列に接続し、
前記第１の接地容量および前記平衡端子間容量は、前記誘電体基板に内蔵したコンデンサまたは前記誘電体基板上に実装したコンデンサから成り、
前記第２および第３の接地容量は、前記誘電体基板に内蔵したコンデンサであって、前記誘電体基板の内部若しくは表面にそれぞれ設けられた接地導体と容量電極パターンとの間に形成されることを特徴とするバラントランス。
前記誘電体基板が複数の誘電体層から成り、前記第１〜第３の伝送線路部が前記誘電体基板の表面または内部に形成されたマイクロストリップ線路またはストリップ線路またはコプレーナ線路から成り、前記第１〜第３の伝送線路部の前記各他端を前記誘電体基板の内部に形成した貫通導体および／または側面に形成した端子電極を介して接地することを特徴とする請求項１記載のバラントランス。