JPH11102062A - マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 - Google Patents
マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体Info
- Publication number
- JPH11102062A JPH11102062A JP4836898A JP4836898A JPH11102062A JP H11102062 A JPH11102062 A JP H11102062A JP 4836898 A JP4836898 A JP 4836898A JP 4836898 A JP4836898 A JP 4836898A JP H11102062 A JPH11102062 A JP H11102062A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- correction
- corrected
- mask
- mask data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
て一連のプロセスを通したプロセス変換差を求め、光近
接効果を補正したマスクデータを作成できるマスクデー
タ生成方法を提供すること。 【解決手段】 設計パターンから補正対象のパターン種
類を抽出するに際して補正対象エッジを抽出し、各補正
対象エッジから垂直方向に光近接効果の及ぶ範囲の一次
元的配置を取出し、この配置をパターン配置の一種類と
してレイアウトに含まれるパターン配置種類を全て抽出
し、抽出したパターン配置について作成したテストマス
クを用い製造プロセスを通してウェハ上にパターンを形
成し、ウェハ上の各パターンについてプロセス変換差を
測定し、測定されたプロセス変換差若しくは該プロセス
変換差を元にして算出した値を、設計パターン中の対応
するパターンを補正する補正値として、この補正値を用
いて設計データを補正する。
Description
液晶パネル製造などにおける光及びX線リソグラフィ技
術に係わり、特に光近接効果補正のために設計データを
補正してマスクデータを作成するマスクデータ作成方法
と作成装置、更には、マスクデータの自動補正処理に関
する。
込む素子サイズが微小化するに伴い、リソグラフィ工程
におけるパターン転写の忠実度が問題になり始めてい
る。具体的には、設計上で90度のはずのコーナーが丸
くなる、ライン端が短くなる、ラインの幅が太る/細る
等の現象を生じる(光近接効果)。パターンの微細化に
伴い許容寸法誤差の絶対値が小さくなると、光近接効果
の影響で許容寸法誤差を越えてしまう場合も出てくる。
この光近接効果(Optical Proximity Effect: OPE)
は、本来は転写時の光による効果を意味していたが、最
近では光学的効果に加え、レジスト現像やエッチングな
どウェハプロセス全体を通じて生ずる様々な効果を含め
て用いられている。
光学的要因(隣合ったパターン間の透過光の干渉)、レ
ジストプロセス(ベーク温度・時間、現像時間他)、基
板の反射や凹凸、エッチングの影響等があげられる。具
体的には、転写においては光の回折、干渉等の光学的要
因に由来する効果、そしてレジスト現象におけるレジス
ト溶解速度のパターン依存性、またレジストをエッチン
グする際のマイクロローディング効果、エッチング速度
のパターン依存性の効果などがあげられる。
には、ウェハ上で設計パターンの所望の寸法及び形状を
実現する必要がある。そのためには、これらのプロセス
変換差を予めマスク上で補正する、光近接効果補正(Op
tical Proximity Correction:OPC)が必要であると
して、近年検討されている。
露光プロセスにおける変換差のみを補正する−光学像シ
ミュレーションに基づく、(2)露光及び現像における
変換差を補正する−現像まで含めたシミュレーションを
行ったり、光学像にガウス関数をコンボリューションす
ることで現像を模擬する、(3)露光からエッチングま
でを通しての変換差を補正する、という3種類に大別さ
れる。
般的な光学シミュレータを用いて予測をすることができ
る。このような光学シミュレータを使ったパターン形状
予測及び補正処理については、文献(エス ピー アイ
イー(SPIE)vol. 2440 192 ページ)に一例が記
載されている。また、(2)に関するレジスト現像の効
果の予測に関しても、レジスト溶解シミュレータ、簡易
現像シミュレータ等が開発されている。また、光学像に
対してガウシアン・コンボリューションを行うことによ
りレジスト現像を模擬する方法の一例としては、(Jpn.
J. Appl. Phys. vol. 35(1995) pp.6552-6559)に掲載
された(プラクティカル オプティカルプロキシミティ
エフェクト コレクション アドプティング プロセ
ス ラティチュード コンシダレーション)と題する論
文があげられる。
形状予測は、パターンのプロセス挙動予測や広いプロセ
スマージンを得るための露光条件出し、また最適バイア
ス値算出などに利用されている。シミュレータを用いる
ことの利点は、実際にパターンを製造する方法と比べて
遥かに速く、また人手をかけずに最適条件や最適バイア
ス値を求められることである。また、設計パターンを入
力してパターンレイアウト毎にエッジのバイアス値をシ
ミュレーションで求めることにより、自動的なOPCが
可能となり、予めOPC処理を行ったマスクを用いて出
来上がりのウェハ上の形成パターンの線幅のばらつきを
低減することができる。このように、計算機上で光学的
な効果、またレジスト現像における効果を算出し、最適
プロセス条件や最適バイアス値を求める方法は工期短縮
に非常に有効である。
製造現場で用いるプロセスを通してウェハ上に形成する
パターン形状を精度良く予測し、補正することは、実際
には難しい。これは、実際には光学的要因、レジスト現
像以外にも種々の要因が重なり合ってパターンが形成さ
れるからであり、これらの種々の要因による変換差をそ
れぞれシミュレータ等で予測し、補正することが困難な
のである。
しているプロセスの一つとして、エッチングがある。エ
ッチング中の現象は非常に複雑であり、簡易モデルを作
成することが困難である。例えばプラズマエッチングの
場合、エッチングに強く関与するパラメータは気体の種
類、分圧、流量、温度、プラズマ発生における電圧、パ
ターン密度、パターンレイアウト、レジスト形状など実
に多彩である。これらをモデル化し、精度良く予測する
ことは現状では非常に困難である。このため、エッチン
グ等の効果を精度良く取り入れるためには、シミュレー
タを用いるのは現実的ではなく、実験により効果を取り
入れる必要がある。
前記(3)に関する第1の従来技術が、(Optical/Lase
r Microlithography VII, Vol 2197、SPIE Symposium O
n Microlithography,1994,p278-293)における(Oberda
n W. Otto )らによる(Automated optical proximity
correction-a rule-based approach)と題する論文にお
いて述べられている。
積回路製品で使用するリソグラフィ条件及びエッチング
条件の下で実際にパターンを形成し、仕上がりパターン
を測長する。測長して得られた幾つかの離散的なデータ
をシミュレーションで得られた傾向で補間する(“anch
oring ”と呼ぶ)。
でライン幅を固定でスペースを変化させたような一連の
テストパターンを作成し実際のプロセス条件でエッチン
グまでを行う。エッチング後の仕上がり寸法を測長し、
スペースvs変換差の対応関係を作成する。実験で得ら
れるのはポイントデータであるから、光学像(或いは現
像までを含んだ)シミュレーションを行い、ポイント間
をシミュレーションで得られた傾向で補間する。得られ
たスペースvs変換差の関係に基づき実際の集積回路パ
ターンを補正する。
(Optical/Laser Microlithography VII, Vol 2197、SP
IE Symposium On Microlithography, 1994, p294-301)
における(John P. Stirniman )らによる(Fast proxi
mity correction with zone sampling)と題する論文に
おいて述べられている。
積回路製品で使用するリソグラフィ条件及びエッチング
条件の下で実際にパターンを形成し、仕上がりパターン
を測長する。測長して得られたデータを用いてビヘービ
アモデル(Behavior model)を構築する。ビヘービアモ
デルは変換差を多項式で表したものであり、多項式の変
数はレイアウトに対応している。測長データを用いて多
項式の係数を決定する。そして、一旦このビヘービアモ
デルを構築してしまえば、任意のレイアウト中の任意の
点での変換差を求めることが可能である。
ップを通したモデリングを行う為に、各プロセス条件に
おいてわずかな改良や変更があった場合に、新たにモデ
ルを作成するのに全てのプロセスを通じての再測定が必
要となり、煩雑であるだけでなく多大な時間を要する。
レジスト現像など狭い範囲(〜数μm)のパターン配置
に依存する現象と、エッチングなど広い範囲(〜数m
m)のパターン密度に依存する現象をひとつのビヘイビ
アーモデルに採り込むが、広い範囲のシミュレーション
は長時間を要するため、現実的に補正を行うには狭い範
囲のパターン配置のみを考慮して補正することとになっ
てしまう。
oc. SPIE-Int. Soc. Opt. Eng. (USA) vol. 2322: p.22
9-238(1994))における、(Optical Proximity Correcti
on,a First Look at Manufacturability )と題する論
文においては、ライン・アンド・スペースのテストマス
クを実際の製造プロセスを通じてウェハ上にパターンを
形成し、エッジから最近接図形との距離に依存した補正
ルールを予め作成しておく。この補正ルールには、マス
ク、リソグラフイ、エッチング等の全プロセスを通した
変換差が採り込まれている。そしてDRAMのゲート層
において、活性領域上のゲートのエッジを抽出し、抽出
した各エッジから最近接図形までの距離に対応した補正
値を取出し、エッジ全体を補正値分動かすことにより補
正を行うOPC方法について論じられている。
のみに基いて補正を行うために、補正対象エッジの隣接
図形がエッジから見て途中で切れていたり曲折していた
り、またエッジに対して斜めに配置されている場合に正
確な補正をすることが出来ない。さらに、隣接図形の大
きさの大小に関わらず同じ距離に配置されていれば同じ
補正を施すため、隣接図形の大小に応じた正確な補正を
することが出来ない。
によりプロセス変換差を測定し、補正を行う方法の一例
として、ある設計パターンについて、代表的なパターン
をテストパターンとして抜き出してテストマスクを作成
し、これら代表的なパターンについて一連のプロセスを
通した変換差を測定して補正を行う方法がある。この方
法の例としては、(Jpn. J. Appl. Phys. vol. 34(199
5) pp.6557-6551)に掲載された、(シンプル メソッ
ド オブ コレクティング オプティカル プロキシミ
ティ エフェクト フォア 0.35 ミクロン ロジ
ック エルエスアイ サーキッツ)と題する論文が挙げ
られる。
した。即ち、設計パターンに含まれる代表的なパター
ン、若しくは解像の困難と考えられるパターンとしてラ
イン・アンド・スペースや孤立ライン、メモリセルなど
のパターンを模したテストパターンを作成する(S
2)。テストパターンの一例を、図32に示す。このパ
ターンについてマスクを作成し(S3)、一連のプロセ
スを通し(S4〜S6)、寸法測定を行いテストパター
ンに関するプロセス変換差を算出する(S7〜S8)。
このテストパターンに関する変換差を設計パターンの特
定領域又は全域に渡る変換差の代表として用いる(S
9)。
寸法を測定するには、図33に示すように走査型電子顕
微鏡(SEM)を用いる方法や、図34に示すような電
気特性測定用パッドにパターンを組込んで電圧・電流の
測定により算出する方法が一般的である。前者の方法に
よれば、SEM像より線幅Lを測定できるほか、近傍に
目盛りに相当するパターンを配置しておけば、パターン
エッジの所望位置からのズレ量を直接知ることができ
る。また、後者の方法は、ウェハ上の電気測定端子I、
Vの位置を予めプログラミングしておくことにより、線
幅Eを短時間で自動的に測定できるために、扱いやすい
方法といえる。
いて、プロセス変換差の予測・補正を難しくしている要
因としては、エッチング等プロセスのモデリングの困難
さに加えて、効果の及ぶ範囲が各プロセス毎に異なるこ
とがあげられる。光学的効果及びレジスト現像による効
果は、レンズの歪みやレジスト膜厚の不均一性などを除
けば、注目点を起点として周囲数μm程度の狭い領域に
存在するパターンレイアウトに依存する。このため、光
学的効果及びレジスト現像による効果を測定・補正する
ためのテストパターンは小さな領域を模したパターンを
用意し、これをプロセスを通して測定し、変換差を設計
に適用すればよい。
mの狭い領域のパターン形状にも依存するが、場合によ
ってはさらに数十μm程度の広い領域のパターン密度に
も依存する。このため、エッチングによる効果を測定・
補正するためには、数μmの狭い領域のレイアウトのみ
でなく、数十μm程度のレイアウトをも模したテストパ
ターンを作成する必要がある。
換差を予測・補正しようとした場合、エッチング等モデ
リングが困難なプロセスについての効果を予測・補正す
ることができない。このために、プロセスに関する変換
差を露光・転写実験により得て、これに基づいて実デバ
イスを補正しようとする場合、設計パターンに含まれる
代表的なライン・アンド・スペース、孤立ライン、メモ
リセルアレイなどのパターンを模したテストパターンを
作成してプロセス変換差を測定し、この変換差を用いて
パターン全域を補正する方法は、これらのいずれにも該
当しないライン・アンド・スペース端部、一本のライン
において途中まで孤立で途中から周囲にパターンが配置
されている場合、メモリセル領域内の周辺部などのパタ
ーンに対しては適切な変換差を適用できないため、補正
に含まれる誤差が大きい。
定の部分の変換差をもって全域やある特定の領域の変換
差に対応させるという補正方法では、適用する変換差は
一律若しくは僅か数種類となり、種々のパターンを含む
設計パターンについては、小領域を取出して見たときの
種々のパターン形状に依存する光学的要因や現像の効果
の補正をしきれない。
ターンを用いる方法では設計パターンの全パターンを模
しきれないことを補うために、全域をウェハ上に作成
し、全域を測長し、各パターンの変換差をもって全域を
補正する、という方法は、図形数と測長点数が多くなり
すぎてしまい、現実に行うことは困難である。
果はシミュレータを用いてかなり高精度の予測ができる
ため自動光近接効果補正に取込むことができるが、エッ
チング等の予測困難なプロセスは実験を用いて測定し、
プロセス効果を取込むため、リソグラフィとエッチング
の効果を合わせた自動補正が現状では困難である。
パターンに対し、できるだけ短時間で補正の必要な全て
のパターンについて一連のプロセスを通したプロセス変
換差を求めることができ、光近接効果を補正したマスク
データを短時間で作成できるマスクデータ生成方法を提
供することにある。
タを用いて予測した光学像やレジスト現像の効果と、計
算機上では予測不能なエッチング等の効果を合わせて効
率良く補正することのできるマスクデータ生成方法を提
供することにある。
を通して測定した変換差を効率良く補正に取り込める補
正システムを構築することにある。
解決するために次のような手段を講じた。
してウェハ上で所望の寸法を得るために、マスク上で適
切な寸法補正を行う処理に際して、補正を要する図形群
全てに対してプロセスを通した変換差を求め、また補正
を行うために必要なツールを供給するものである。
方法は、設計パターンから補正対象のパターン種類を抽
出するに際して補正対象エッジを抽出する工程と、各補
正対象エッジから垂直方向に光近接効果の及ぶ範囲(距
離Aとする)の一次元的配置を取出する工程と、この配
置をパターン配置の一種類としてカウントし、レイアウ
トに含まれるパターン配置種類を全て抽出する工程と、
抽出したパターン配置についてテストマスクを作成する
工程と、このテストマスクを用い製造プロセスを通して
ウェハ上にパターンを形成する工程と、ウェハ上の各パ
ターンについてプロセス変換差を測定する工程と、測定
されたプロセス変換差若しくは該プロセス変換差を元に
して算出した値を、設計パターン中の対応するパターン
を補正する補正値とする工程と、この補正値を用いて設
計データを補正する工程とを備えたことを特徴とする。
作成方法は、設計パターンから補正対象のパターン種類
を抽出するに際して補正対象ラインを抽出する工程と、
各補正対象ラインの側辺に相当する両エッジから垂直方
向に光近接効果の及ぶ範囲(距離Aとする)の一次元的
配置を取出する工程と、この配置をパターン配置の一種
類としてカウントし、レイアウトに含まれるパターン配
置種類を全て抽出する工程と、抽出したパターン配置に
ついてテストマスクを作成する工程と、このテストマス
クを用い製造プロセスを通してウェハ上にパターンを形
成する工程と、ウェハ上の各パターンについてプロセス
変換差を測定する工程と、測定されたプロセス変換差若
しくは該プロセス変換差を元にして算出した値を、設計
パターン中の対応するパターンを補正する補正値とする
工程と、この補正値を用いて設計データを補正する工程
とを備えたことを特徴とする。
態様としては次のものがあげられる。
するために、補正対象パターンを抽出し、各補正対象パ
ターンから上下左右に光近接効果の及ぶ範囲(距離Aと
する)の二次元的配置を取出し、この配置をパターン配
置の一種類としてカウントし、レイアウトに含まれるパ
ターン配置を全て抽出すること。
するために、補正対象エッジを抽出し、各補正対象エッ
ジから垂直方向に光近接効果の及ぶ範囲(距離Aとす
る)の一次元的配置を取出し、さらに各補正対象エッジ
から上下左右若しくは各補正対象エッジから垂直方向に
パターン密度の効果の及ぶ範囲(距離Bとする)のパタ
ーン密度を算出し、この配置と密度の組合せをパターン
配置の一種類としてカウントし、レイアウトに含まれる
パターン配置を全て抽出すること。
するために、補正対象エッジを抽出し、各補正対象エッ
ジから垂直方向に光近接効果の及ぶ範囲(距離Aとす
る)の一次元的配置を取出し、距離Aの範囲内に他のエ
ッジ若しくは他のパターンが存在しない場合、近接パタ
ーンの有無の効果の及ぶ範囲(距離Cとする)において
近接パターンエッジとの距離を取出し、この距離A内の
配置及び距離A内に他のパターンが無い場合には距離C
内での隣接パターンエッジとの距離をパターン配置の一
種類としてカウントし、レイアウトに含まれるパターン
配置を全て抽出すること。
以上の場合に、類似のパターン種類の複数個を一つにま
とめ、該複数個のうちの一つを代表パターンとするか、
若しくは改めて該複数個を代表する代表パターンを生成
すること。
プロセスシミュレータにかけ、パターンの所望位置から
のずれ量が同じでしかも補正対象エッジからある範囲内
(距離A以下とする)の領域中の配置が等しい、若しく
はある範囲内(距離B以下とする)の領域中のパターン
密度が等しいパターン配置群を一つにまとめ、該パター
ン配置群中のパターンを代表させる一パターン配置をも
って該パターン配置群内パターン配置を代表させるこ
と。
装置は、設計レイアウトに含まれる被補正パターンを抽
出する手段と、抽出された被補正パターンについてテス
トマスクを作成する手段と、前記テストマスクを用いリ
ソグラフィ及びエッチングのプロセスを通してウェハ上
にパターンを形成し、このウェハ上に形成されたパター
ンを測定することにより、設計パターンとの変換差を求
めて補正テーブルに取込む手段と、前記補正テーブルを
参照して設計データを補正してマスクデータとして出力
する手段とを備えたことを特徴とする。
ッチング等影響を及ぼす範囲の異なる数種類の効果につ
いて、それぞれ補正ルールテーブルを作成し、それぞれ
の効果を加算若しくは重み付けて加算して複合した効果
を算出し、補正を行う。
的に設計パターンにおける光近接効果の及ぶ範囲のパタ
ーン全種類を取出してトレーニングパターンとし、全ト
レーニングパターンについてプロセスを通して変換差を
求めることができ、これを補正テーブルとして設計パタ
ーンを補正することができるため、測定が必要な全パタ
ーンかつ最小限のパターンについて製造プロセスを通し
た変換差を求め、補正することができる。
行うパターンの数をさらに少なく抑えて必要な補正値を
得ることができる。さらに、より容易な寸法測定方法で
ある電気特性測定により測定した値を効率良く補正テー
ブルに取り入れ、補正に用いることができる。また、プ
ロセスシミュレータを用いて求めた補正値と実験により
求めた補正値を効率よく組合せ、補正を行うことができ
る。
方法は、設計パターンから複数のプロセスステップA
1、A2、A3、…Anをへてウェハ上にパターンを作
成する際に、各プロセスステップ毎に生ずる変換差△A
1、△A2、△A3、…△Anについて、各プロセスス
テップ毎に補正を行う工程と、前記各プロセスステップ
毎の補正結果に基づいて、ウェハ上で所望のパターンを
得られるようなマスクパターンを作成する工程とを備え
たことを特徴とする。ここで、前記補正工程は、前記変
換差△A1、△A2、△A3、…△Anについて、各プ
ロセスステップ毎に△An、△An−1、…△A2、△
A1の順に変換差の補正を行う工程を含むことが好まし
い。
において、所望設計パターンに対する、ウェハ上に形成
されるパターンの忠実度を向上するために、設計パター
ンを補正してマスクデータとして用いる(以下光近接効
果補正と称する)方法として、設計パターンから各プロ
セスステップA1、A2、A3、…Anをへてウェハ上
にパターンを作成する時、各プロセスステップ毎に生ず
る変換差△A1、△A2、△A3、…△Anについて、
各プロセスステップ毎に補正を行い、ウェハ上で所望の
パターンを得られるマスクパターンを作成する。これに
より、各プロセス条件においてわずかな改良や変更があ
った場合、変更のあったプロセスステップに関係する補
正ルールを再生成するだけで済む。
スステップの測定結果や補正ルールをデータベースとし
て保持し、他のプロセスステップとの組合せとして流用
することができる。さらに、狭い範囲(〜数μm)のパ
ターン配置に依存するプロセスステップ現象は狭い範囲
を考慮して、また広い範囲(〜数mm)のパターン密度
に依存する現象は広い範囲の配置を考慮した補正ルール
を用いる事ができ、計算時間を短縮して適切な補正を施
すことが出来る。また、特定のプロセスでの誤差・ばら
つきが大きい場合にも、そのプロセスに関する補正ルー
ルを再生成するだけで済む。
正を行うことにより、精度の良い補正を行うことが出来
る。
補正方法は、設計パターンに対し、エッチングプロセス
相当の変換差を補正する第1の補正工程と、リソグラフ
ィプロセス相当の変換差を補正する第2の補正工程と、
マスクプロセス相当の変換差を補正する第3の補正工程
とを備えたことを特徴とする。設計データからエッチン
グプロセス相当の変換差を補正し、次にリソグラフィプ
ロセス相当の変換差を補正し、次にマスクプロセス相当
の変換差を補正してマスクデータを得る。これにより、
各プロセスの挙動に適した補正を無駄なく行い、精度の
よい補正が可能となる。また、エッチングプロセスおよ
びマスクプロセスの補正部分に実験から得た補正ルール
を用い、リソグラフィプロセスの補正部分にシミュレー
ションを用いることができるため、リソグラフィプロセ
ス部分について精密な二次元的形状の補正を施すことが
可能となる。
好ましい実施態様は以下の通りである。
ターンに関して、被補正パターン周辺のパターン密度に
依存する補正ルールを適用して補正する工程を含むこ
と。エッチング結果がパターン密度に依存する、エッチ
ングプロセスに関して精度よく補正を施すことが出来
る。
ターンと被補正パターンに隣接するパターンとの距離に
依存する補正ルールを適用して補正する工程を含むこ
と。エッチング結果がパターン間距離に依存するエッチ
ングプロセスに関して精度よく補正を施すことが出来
る。
より、エッチング結果がパターン間距離およびパターン
密度に依存するエッチングプロセスに関して精度よく補
正を施すことが出来る。
ターン近傍のレイアウトのリソグラフィプロセス後の像
を入力として、これにエッチングモデルに相当する計算
を行い、この計算結果より補正値を算出して補正する工
程を含むこと。エッチングプロセスを精度よく模したモ
デルを用いることにより、エッチングプロセスに関して
精度よくしかも迅速に補正を施すことが出釆る。
ターン近傍のレイアウトに関してエッチングシミュレー
タを用いてエッチング結果を予測し、この計算結果をも
とに補正値を算出して補正に適用する工程を含むこと。
エッチングプロセスを精度よく模したエッチングシミュ
レータを用いることにより、エッチングプロセスに関し
て精度よく補正を施すことが出来る。
ターンに関して、被補正パターン周辺のパターン密度に
依存する補正ルールを適用する工程を含むこと。マスク
プロセス結果がパターン密度に依存するマスクプロセス
に関して精度よく補正を施すことが出来る。
ターンと被補正パターンに隣接するパターンとの距離に
依存する補正ルールを適用して補正する工程を含むこ
と。マスクプロセス結果がパターン間距離に依存する、
マスクプロセスに関して精度よく補正を施すことが出来
る。
より、マスクプロセス結果がパターン間距離およびパタ
ーン密度に依存するマスクプロセスに関して精度よく補
正を施すことが出来る。
ターン近傍のレイアウトを入力として、これにマスクプ
ロセスモデルに相当する計算を行い、この計算結果より
補正値を算出して補正する工程を含むこと。マスクプロ
セスを精度よく模したモデルを用いることによりマスク
プロセスに関して精度よくしかも迅速に補正を施すこと
ができる。
パターン近傍のレイアウトに関してマスクプロセスシミ
ュレータを用いてマスクプロセス結果を予測し、この計
算結果をもとに補正値を算出して補正に適用する工程を
含むこと。マスクプロセスを精度よく模したマスクプロ
セスシミュレータを用いることにより、マスクプロセス
に関して精度よく補正を施すことが出来る。
装置は、設計パターンから各プロセスステップ毎に補正
を行う手段と、マスクデータを補正するためのプログラ
ムされたコンピュータとを備えたことを特徴とする。各
プロセスステップ毎に各プロセスに適した方式の補正を
行うことが出来る。
タ読み取り可能な記録媒体は、コンピュータが設計パタ
ーンから各プロセスステップ毎の変換差を各プロセスス
テップ毎に補正を行うように機能するためのプログラム
を備えたことを特徴とする。種々のコンピュータを用い
てプロセスに適した補正を遂行することが出来る。
半導体製造プロセスの各段階に対応した補正を精度よく
行うことが出来、さらに本第2局面の光近接効果補正マ
スクを用いて所望の形状や寸法に近い半導体の製造を行
うことが出来る。このため、半導体の製造の歩留まりが
向上し、生産コストを低減させることが可能となる。
態を説明する。
態を説明する。
ンの一次元方向の補正に適用した実施形態として、本発
明者らにより提案された一次元大フィールドOPC(S.
Miyama et al, Digestof Papers Micro Process '96
(1996) p. 100 )を組み合わせた例を、図1の模式図及
び図2のフローチャートを用いて説明する。
ターンの一部を拡大した例、図1(b)は図1(a)に
おけるEに対応するトレーニングパターンの例、図1
(c)は抽出した配置テーブルの例、図1(d)はマス
ク上に作成するトレーニングパターンの例、図1(e)
は作成した補正テーブルの例を示している。
ーンがランダムに種々の配置をとるデバイスのポリシリ
コンレイヤーの補正を仮定している。一次元大フィール
ドOPCにおいては、プロセス的(リソグラフィ及びエ
ッチング)な近接効果の影響が及ぶ範囲内のパターン配
置を考慮して補正をする。
力し(A1)、設計パターンから補正対象エッジを抽出
し(A2)、補正対象エッジから一被補正エッジを選択
する(A3)。図1(a)に示すように、該エッジから
プロセス的な近接効果の影響が及ぶ範囲A(通常光学的
効果及びレジスト現像による効果は〜5μm、エッチン
グの効果は〜100μm程度)までのパターン配置を抽
出し、この配置を図1(c)に示す配置テーブルに参照
する(A4)。この例では、配置テーブル中で一次元方
向のパターン配置をビットマップで記しており、「1」
はパターンを表し、「0」はスペースを表す。テーブル
に関しては、注目するエッジと他エッジとの距離に基づ
いた形式で作成してもよい。
には次のエッジを選択し、テーブルに載っていなかった
場合には、図1(b)に示すような該配置を模したトレ
ーニングパターンを作成し(A5)、さらに該配置を配
置テーブルに追加する(A6)。全てのエッジを参照し
ているかを判定し(A7)、全てのエッジを参照するま
でステップA3〜A6を繰り返す。全ての補正対象エッ
ジについてテーブル参照が終了すると、設計パターンに
含まれる全ての補正対象エッジについて、光近接効果の
及ぶ範囲内の一次元方向の配置の全種類がテーブルに記
載され、また全種類についてトレーニングパターンが作
成されている。
図1(d)に示すようにマスクレイアウト上に配置する
(A8)。このとき、エッジ位置のずれを測定するため
に、近傍に目盛りに相当するパターンを配置しておく。
そして、実際にテストマスクを作成する(A9)。この
テストマスクを用いプロセスを通してウェハ上にパター
ン作成後(A10〜A12)、SEM等を用いて各トレ
ーニングパターンについて、補正注目エッジの所望位置
からのずれ量を測定する(A13)。このずれ量を対応
する配置テーブルに付け加え、図1(e)に示すような
補正テーブルとする(A14)。
照し、設計パターンを補正するしてマスクパターンデー
タを作成する(A16)。そして、このマスクパターン
データに基づいて、本来のウェハ形成のために使用する
マスクを作成する。
の実施形態を説明するための模式図であり、図1と同様
に、図3(a)は設計パターンの一部を拡大した例、図
3(b)は図3(a)におけるEに対応するトレーニン
グパターンの例、図3(c)は配置テーブルの例、図3
(d)はマスク上に作成するトレーニングパターンの
例、図3(e)は作成した補正テーブルの例を示してい
る。
ランダムに種々の配置をとるデバイスのポリシリコンレ
イヤーの補正を仮定している。一次元大フィールドOP
Cにおいては、プロセス的(リソグラフィ及びエッチン
グ)な近接効果の影響が及ぶ範囲内のパターン配置を考
慮して補正をする。
象ラインを抽出し、一被補正ラインを選択する(図3
(a))。該ラインからプロセス的な近接効果の影響が
及ぶ範囲A(通常光学的効果及びレジスト現像による効
果は〜5μm、エッチングの効果は〜100μm程度)
までのパターン配置を抽出し、この配置を図3(c)の
配置テーブルに参照して、テーブルに載っていた場合に
は次のラインを選択し、テーブルに載っていなかった場
合には、該配置を模した図3(b)のトレーニングパタ
ーンを作成し、さらに該配置を配置テーブルに追加す
る。
照が終了すると、設計パターンに含まれる全ての補正対
象ラインについて、光近接効果の及ぶ範囲内の一次元方
向の配置の全種類がテーブルに記載され、また全種類に
ついてトレーニングパターンが作成されている。これら
のトレーニングパターンについて、マスクレイアウト上
に図3(d)のように配置するか、若しくはトレーニン
グパターンを電気特性測定パターンに組込んで配置し、
プロセスを通してウェハ上にパターン作成後、SEMや
電気測定等により各トレーニングパターンについて、補
正対象ラインの所望位置からの太さのずれを測定する。
このずれ量を対応する配置テーブルに付け加え、補正テ
ーブルとする(図3(e))。
いて設計パターンを補正する。補正は、例えば太さのず
れ量の二分の一ずつを補正対象ラインの両エッジを動か
すことによって行う。なお、本実施形態におけるフロー
チャートを、図4に示すが、主要部分については、図2
と同じであるので、説明は省略する。
の実施形態を説明するための模式図である。この実施形
態は、微小なゲートパターンがランダムに種々の配置を
とるデバイスのポリシリコンレイヤーの補正を仮定して
いる。図5(a)は設計パターンの一部を拡大した例、
図5(b)は図5(a)より抽出した被補正領域の例、
図5(c)はマスク上に作成するトレーニングパターン
の例、図5(d)は被補正領域内パターンとSEM測定
位置及び補正パターンの例、図5(e)は補正テーブル
の例を示している。
から補正対象パターンとして補正対象図形を含んだセル
を抽出し、さらに該セル境界からプロセス的な近接効果
の影響が及ぶ範囲A(通常光学的効果及びレジスト現像
による効果は〜5μm、エッチングの効果は〜100μ
m程度)までを含んだ領域Qのパターン配置を抽出し
(b−i〜iv…)、この配置を配置テーブル図5(e)
のUに参照する。
反転したパターンについては同一のテーブルとして参照
する。テーブルに載っていた場合には、次のセル領域
(セル境界周辺にプロセス的な近接効果の影響が及ぶ範
囲の配置を含む)を選択し、テーブルに載っていなかっ
た場合には、セル領域についてトレーニングパターンを
作成し、さらに該配置を配置テーブルに追加する。全て
の補正対象セルについてテーブル参照が終了すると、設
計パターンに含まれる全ての補正対象セルについて、光
近接効果の及ぶ範囲内パターン配置の全種類がテーブル
に記載され、また全種類についてトレーニングパターン
が作成されている。
マスクレイアウト上に配置し(26C)、プロセスを通
してウェハ上にパターン作成後、SEMなどにより各ト
レーニングパターンについて、補正対象パターン各エッ
ジの所望位置からのずれを測定する。ずれ量を測定する
エッジの位置の例を、図5(d)に示した。この各エッ
ジの所望値からのずれ量を補正したセルを対応する配置
テーブルに付け加え、補正テーブルとする(図5
(e))。このようにして作成した補正テーブルを用い
て設計パターンを補正する。
の実施形態を説明するための模式図であり、図6(a)
は設計パターンの一部を拡大した例、図6(b)は図6
(a)におけるEに対応するトレーニングパターンの
例、図6(c)はマスク上に作成するトレーニングパタ
ーンの例、図6(d)は作成した補正テーブルの例を示
している。
ランダムに種々の配置をとるデバイスのポリシリコンレ
イヤーの補正を仮定している。一次元大フィールドOP
Cにおいては、プロセス的(リソグラフィ及びエッチン
グ)な近接効果の影響が及ぶ範囲内のパターン配置を考
慮して補正をする。
象エッジを抽出し、一被補正エッジを選択する(図6
(a))。該エッジから狭範囲的な配置によるプロセス
近接効果の影響が及ぶ範囲A(通常光学的効果及びレジ
スト現像による効果は〜5μm程度)までの一次元的な
パターン配置を抽出し、この配置を配置テーブルに参照
する。さらに、該エッジから広範囲的な密度による近接
効果の及ぶ範囲B内におけるパターン密度を算出し、数
段階に分類する。本実施形態では、0〜20%、20〜
40%、40〜60%、60〜80%、80〜100%
の5段階に分類している。一次元的配置と、分類したパ
ターン密度を一つのテーブルとする。
ブルに参照し、配置の記載がない場合には該配置を模し
た図6(b)のトレーニングパターンを作成し、また該
エッジから範囲B内のパターン密度を測定して配置と密
度の組合せをテーブルに追加する。配置が記載されてい
る場合にはパターン密度を計算し、該配置におけるパタ
ーン密度をテーブルに参照する。該配置におけるパター
ン密度がテーブルに載っていた場合には次のエッジを選
択し、テーブルに載っていなかった場合には、該当する
密度のみテーブルに追加する。後に補正に用いるために
各エッジにはエッジの置かれた密度の情報を持たせてお
く。
照が終了すると、設計パターンに含まれる全ての補正対
象エッジについて、狭範囲のプロセス近接効果の及ぶ範
囲内の一次元方向の配置及び各配置が置かれている密度
の全種類がテーブルに記載され、エッジの置かれた密度
の情報がエッジに付加され、また全種類についてトレー
ニングパターンが作成されている。
図6(c)に示すようにマスクレイアウト上に配置す
る。図6(c)には、各配置と配置の置かれた密度の環
境を模するための密度パターンDを示し、またエッジの
ずれ量を見積るための目盛りパターンを近傍に配置した
様子を示した。Dについては、ここでは0%パターン密
度を模したパターンとしてはパターンを含まない領域、
また20%、40%、60%、80%のパターン密度を
模したパターンとして、それぞれラインとスペースの比
が0.2μm:0.8μm、0.4μm:0.8μm、
0.6μm:0.4μm、0.8μm:0.2μmであ
るライン・アンド・スペースパターンを用いた。
てウェハ上にパターン作成後、SEM等を用いて各トレ
ーニングパターンについて、補正注目エッジの所望位置
からのずれを測定する。このずれ量を対応する配置テー
ブルに付け加え、補正テーブルとする(図6(d))。
この例では、配置テーブル中で一次元方向のパターン配
置をビットマップで記しており、「1」はパターンを表
し、「0」はスペースを表す。テーブルは、注目するエ
ッジと他エッジとの距離に基づいた形式で作成してもよ
い。このようにして作成した補正テーブルを用いて設計
パターンを補正する。
図7に示す。図7(a)はウェハ上に配置するトレーニ
ングパターンの例、図7(b)は図7(a)における補
正テーブルの例である。
正対象エッジを選択し、該補正対象エッジを含むパター
ンについて、狭範囲プロセス効果の及ぶ範囲内Aに他の
パターンがある場合には第1の実施形態と同様に図7
(a)のトレーニングパターンを作成する。また、狭範
囲プロセス効果の及ぶ範囲内に他のパターンが無い場合
に、隣接パターンの有無の効果の及ぶ範囲内Cについて
隣接パターンとの距離を測定する。測定した隣接パター
ンとの距離は、テーブルに記載する際に数段階に分類し
てもよい。
分類を5μm単位とした。この分類に基づいて、隣接パ
ターンとの距離の位置に適当な太さのラインを配置し、
隣接パターンとの距離を模したトレーニングパターンと
するものである。本例における補正テーブルの例を図7
(b)に示した。
の実施形態を説明するための模式図である。
いて、それぞれ対応するトレーニングパターンをプロセ
スシミュレータにかけ、配置リストにずれ量を付け加え
る。次に所望位置からのパターンのずれ量を第一キーと
してソートする。ここで、ずれ量は描画グリッドまで四
捨五入により丸めた値を用いてもよい。
(a)のようなビットマップとして、これをabcde
fg…の順に並べ直し、これを第二キーとして配置リス
トをソートする。このようにしてソートした結果、ずれ
量が等しく、注目エッジからの配置が類似したトレーニ
ングパターンが近接して並んだリストができる(図8
(b))。このリストについて、補正注目位置からの配
置が補正注目位置から光近接効果の及ぶ範囲Aよりも狭
いある範囲内までで等しいなどのしきい値を設けてトレ
ーニングパターン群に分割し、各群を各群に含まれる1
トレーニングパターンを持って代表させる。代表パター
ンは各群に既存のトレーニングパターンではなく、新た
に代表トレーニングパターンを生成してもよい。
たテストマスク(図8(c))を作成する。このテスト
マスクを用いて製造工程で用いるプロセスを通してウェ
ハを作成し、ウェハ上に形成したトレーニングパターン
の注目エッジの所望位置からのずれ量または注目ライン
の所望線幅からのずれ量を測定する。このずれ量を、対
応する配置リストに付け加え、補正テーブル(図8
(d))とする。この補正テーブルを用いて、補正処理
を行う。
の実施形態を説明するためのフローチャートである。
テーブルをシミュレータを用いて作成し、エッチング効
果補正テーブルを実験を用いて作成するものとする。ま
た、本実施形態においてはエッチングの効果がパターン
密度に依存するエッチングプロセスを用いるとする。図
9の(i)のフローによりリソグラフィプロセスに関す
る補正テーブルIを作成する。また、(ii)のフローに
よりエッチング等のプロセスに関する補正テーブルIIを
作成する。
ンに対して補正対象図形を抽出し、抽出された補正対象
図形に対してテーブルIを用いて対象図形を補正し、さ
らにテーブルIを用いて補正された図形に対してテーブ
ルIIを用いて補正を行う。補正は補正対象図形を抽出
し、テーブルIを参照して対応する補正値C1を得、テ
ーブルIIを参照して対応する補正値C2を得、二つの補
正値を加算(C1+C2)、若しくは重み付け加算(a
C1+bC2、a、bは予め設定した定数)した値をも
って補正を行ってもよい。もしくは、テーブルIIを参
照して、エッチングに起因するプロセス変換差を補正し
た後、テーブルIを参照してリソグラフィに起因する変
換差を補正しても良い。
7の実施形態に係わるマスクデータ作成装置を示すブロ
ック図である。
部10、表示部21、入力部22、出力部23、パター
ンデータ格納部24、補正テーブル25等から構成され
ている。特に制御部10は、パターンデータ格納部24
からパターンを抽出する被補正パターン抽出手段11、
補正テーブル25を参照する補正テーブル参照手段1
2、補正テーブル追加手段13、テストマスク生成手段
14、プロセスシミュレーションにより補正値を取得す
る補正値取得手段(I)15、設計データ補正処理手段
56からなる。なお、制御部10の補正値取得手段
(I)15とは別に、転写実験により補正値を取得する
補正値取得手段(II)30を用いても良い。
の動作を説明する。まず、図中の実線矢印に示すように
して、補正テーブルを作成する。
り入力し、パターンデータ格納部24に格納する。次い
で、被補正パターン抽出手段11を用いて補正すべきエ
ッジ、ライン、パターンのいずれかを抽出する。抽出パ
ターンの一つを選択し、参照手段52により補正テーブ
ル25を参照する。補正テーブル25にパターンが載っ
ていなければ、テーブル追加手段13により新たに該パ
ターンを補正テーブル25に追加する。抽出したパター
ンを全て補正テーブル25に載せた後、該テーブル25
を基にテストマスク生成手段14によりテストマスクを
生成する。このとき、テストパターン数を削減してもよ
い。
りシミュレーションし、又は補正値取得手段(II)30
により実際に転写実験を行って、必要な補正値を取得す
る。得られた補正値は対応する補正テーブル25に格納
する。
正テーブル25に従って補正処理手段56により補正処
理を行う。
て、設計データから補正テーブルを作成し、補正処理を
行うことができる。
セスを通じた補正を行う場合について説明した。このよ
うに、全てのプロセスステップを通したモデリングを行
う為に、一部のプロセスのみが変更された場合にもすべ
てのプロセスステップを通したモデリングをやり直す必
要がある。以下の実施形態においては、このような点を
改良したプロセス毎に補正を行う場合の実施形態を説明
する。
態を説明するための半導体製造プロセスを示すフローチ
ャートであり、図12は本発明の第8の実施形態に係る
マスクデータ補正方法を示すフローチャートである。こ
のフローチャートに従って、変換差と補正ルールの算
出、および補正方法を説明する。
タ(D1)からマスクプロセスPmを経て、マスクを作
成し(D2)、露光・現像(リソグラフィ)プロセスP
lを経てレジスト像が作成され(D3)、最終的にエッ
チングプロセスPeを経てウェハ上パターンが作成され
る(D4)。
めに、マスクプロセスPmにおける変換差と補正ルール
を得る。そのために、マスクデータに基づいてマスクを
描画し、マスクプロセスPmを用いてマスクを作成す
る。ここで、テストパターンとしては、例えば図13の
ようにデューティサイクル(ピッチ)を種々に変えたラ
イン・アンド・スペースを用いてもよい。図13ではマ
スクプロセス後の仕上がり寸法のパターン密度依存性も
合わせて観測するために、パターンの周りのパターン密
度をそれぞれ0%、50%、100%の三種類に変化さ
せて用意した図を示す。
トパターンの仕上がり寸法を測定し、マスクプロセスP
mにおける変換差を読み取る。
14(a)の変換差のグラフが得られた場合には、密度
0%、50%、100%の各グラフの線は平行ではな
く、ピッチに依存する変換差と密度に依存する変換差は
線形に足しあわせて求めることは出来ない。このためパ
ターンピッチと密度の組合せに対応して補正値を算出し
て、図14(b)の補正ルールを得る。図14(b)中
の表の中の値は補正値である。補正値の算出に関して
は、変換差と同じ値で変換差の分を変換差と逆方向に補
正するか、または変換差に適切な係数を乗じて補正値と
する。
5(a)の変換差のグラフが得られた場合には、密度0
%、50%、100%の各グラフの線は平行移動となっ
ており、変換差はピッチに依存する変換差と密度に依存
する変換差は線形に足しあわせて得られるため、補正ル
ールは図15(b)の様に密度に関するルールとピッチ
に関するルールを用意して補正時に加算して用いる。補
正値の算出に関しては、図14(b)に記した方法と同
じく、変換差そのものもしくは変換差に適切な係数を乗
じたものを補正値とする。このようにしてマスクプロセ
スPmにおける変換差と補正値を得る。
変換差と補正ルールを得る。Plにおける変換差を得る
ためには、(1)精度の良いリソグラフィシミュレーシ
ョンを用いる、または(2)変換差の生じないマスクプ
ロセスを通じて作成したマスクを用いて露光をする、も
しくは(3)プロセスP1後に得られた変換差からマス
クプロセスPmにより生じた分の変換差を差し引いて得
る、などの方法を用いる。それそれの方法について図1
6〜図18に示す。
ミュレーションに含まれる光学像シミュレーションとレ
ジスト現像シミュレーションのうち、光学像シミュレー
ションにおいて、波長、開口数、照明形状等の光学条件
を露光機で使用している条件に合わせ、またレジスト現
象シミュレーションのパラメータを実験値と合わせるこ
とにより、精度の良いシミュレータを用いることによ
り、図16(a)に示すとおりP1における変換差を
、、のように二次元的に各位置で求めることが出
来る。また、図16(b)に示すとおり、所望の寸法に
仕上げるための補正値を、計算機上でシミュレーション
を繰り返して求めることができる。
マスクプロセスを用いて露光・現像を行うことにより、
リソグラフィプロセスPlに由来する分の変換差および
補正値を得ることができる。変換差のでないマスクプロ
セスを求める方法としては、例えは図17(a)に示す
ようなL/S比を1:1、1:2・・・等、様々に変え
たテストパターンを用意し、次にパターンのピッチは変
えすにラインをある値だけ一律に太らせたパターンと細
らせたパターンを用意する。この時、細らせる値または
太らせる値は数段階用意してもよい。次にこれらのテス
トパターンについてマスクプロセスを通じてマスクを作
成し、マスク上のパターンの寸法を測定して各L/S比
毎に所望寸法通りに仕上がっている太らせ又は細らせ量
のパターンを探す。そのパターンについてリソグラフィ
後の寸法を測定し、リソグラフィプロセス分の変換差を
得る。例えば図17(a)のパターンをマスクプロセス
を通じてマスクに仕上げた時、所望寸法通りに仕上がっ
ているパターンが、L/S比1:1のパターンでは25
nm太め、1:2では標準、1:5では25nm細めの
パターン(線で囲んだパターン)であるものとする。こ
れらのパターンについてリソグラフィ後の変換差を測定
することにより、リソグラフィプロセス分の変換差を得
られる。寸法通りのマスクパターン部分についてリソグ
ラフィ後の寸法を測定し、図17(b)の様なグラフが
得られた場合、リソグラフィ後の寸法と所望線幅からの
差がリソグラフィプロセス変換差となる。テストパター
ンは図13の様に、パターン周囲の密度を変化させて用
意してもよい。その場合、密度も含めて補正値を用意す
ることができ、補正ルールの例は図17(c)の様にな
る。
からPm後の変換差を差し引くことにより、Plのみに
より生ずる変換差が得られる。
換差と補正ルールを得る。Peにおける変換差を得るた
めには、(1)プロセスPe後に得られた変換差からリ
ソグラフィプロセスP1後に得られる変換差を差し引い
て得る、または(2)設計データをマスクの変換差デー
タに基づいて変形し、変形したマスクデータを精度の良
いリソグラフィシミュレーションを用いてリソ後パター
ンを得、実際のプロセスで得たエッチングプロセス後の
線幅と比較してプロセスPe分の変換差を得る、などの
方法を用いる。それそれの方法について、図19〜図2
0を使って説明する。
示すように、リソグラフィ後に測定した寸法とエッチン
グ後に測定した寸法の差をエッチングプロセスにより生
じた変換差とし、、本変換差もしくは変換差に適切な係
数を乗じた値を補正値とする。
示すように、設計データaに関して、図13に示す方法
で求めたマスク変換差データ図15(b)に準じて実際
のマスクプロセスで生じるべき変換差をCAD処理等で
加え、マスク変換差変換マスクデータ(図20(b))
を作成する。本マスクデータ(図20(b))に関して
リソグラフィシミュレーションを行い、マスク変換差考
慮マスクのリソグラフイ後の像(図20(c))を得
る。本リソグラフィ像(図20(c))に関する計算機
上で寸法測定を行い、寸法SEM等で得たエッチングプ
ロセス後の寸法と比較して、エッチングプロセス分の寸
法変換差を得る。この変換差もしくは変換差に適切な係
数を乗じた値を補正値とする。
追って説明するための図である。図21を用いて補正方
法を説明する。
て、エッチングプロセス分変換差を補正ルール(図21
(e))を用いて補正をし、エッチングプロセス分補正
データ(図21(b))を得る。次に(図21(b))
に関してリソグラフィプロセス変換差分の補正を行う。
補正は、補正計算(図21(f))もしくは補正ルール
(図21(g))によって行い、エッチング・リソグラ
フィプロセス分補正データ(図21(c))を得る。そ
して最後にマスクプロセス変換差分補正ルールhを用い
てマスクプロセス変換差分を補正し、全てのプロセス分
を補正したデータ(図21(d))を得る。(図21
(d))のデータよりマスクプロセス、リソグラフィプ
ロセス、エッチングプロセスを通すことにより最終的に
所望のパターンがウェハ上に得られる。
の実施形態は、異なるパターン変換差を有するような複
数の装置を使用する際のマスクを設計する場合に非常に
有効である。第10の実施形態では、具体的に、これら
のマスクの設計について、第8及び第9の実施形態を適
用した場合について説明する。
て、マスク、露光、現像、エッチングの各プロセスにお
いて使用する装置が、図22に示すとおりとする。本実
施形態においては、3台のマスク描画装置(A1〜A
3)、2台のステッパ(B1、B2)、1台のデベロッ
パ(C1)、4台のエッチャ(D1〜D4)が、半導体
の製造プロセスにおいて使用されているものとする。
ば、各装置のパターン変換差に対する性質を検討する。
各装置におけるパターン変換差の性質を検討した結果、
図23に示すとおりマスク描画機は、a1、a2、ステ
ッパはb1、b2、デベロッパはc1、エッチャはd
1、d2にそれぞれ分類できることとする。
合に、半導体製造に必要なマスクの種類は、最大で図2
4に示すように、マスク1〜8の8通りの組み合わせが
最大の組み合わせ数となる。
に、第8及び第9の実施形態に基づいて、マスクデータ
を補正する。
補正に先立って、マスク描画機a1/a2、ステッパb
1/b2、デベロッパc1、エッチャd1/d2のそれ
ぞれに対応するプロセス変換差補正ルールを算出してお
く。ここでは、前記装置の種類に対応する補正ルールを
それぞれα1/α2、β1/β2、γ1、Δ1/Δ2と
する。本実施形態では、デベロッパが1種類なので、ス
テッパとデベロッパのプロセスを1段階にまとめて補正
値ルールを用意しても良い。
合の補正方法を説明する。
ッチャd1用エッチング変換差分補正ルールΔ1に従っ
て補正する。次に、エッチング変換差分補正データ(図
25(b))を、デベロッパc1、ステッパb1用リソ
グラフィ変換差分補正ルールγ1、β1に従って、補正
する。最後に、エッチング・リソグラフィ変換差分補正
データ(図25(c))を、描画機a1用マスクプロセ
ス変換差分補正ルールα1に従って補正し、目的の補正
済マスク1を得る(図25(d))。マスク2を作成す
る場合は、マスク1を作成する場合と同様に、エッチャ
d2用エッチング変換差分補正ルールΔ2、デベロッパ
c1、ステッパb1用リソグラフィ変換差分補正ルール
γ1、β1、描画機a1用マスクプロセス変換差分補正
ルールα1用の補正ルールを用いて同様の補正処理をす
れば良い。
を有する複数の装置を用いる場合にも、マスクのマスク
データを上記の実施形態を用いて作成することができ
る。
形態におけるマスクデータ補正方法のエッチングプロセ
ス相当の変換差を補正する方法を以下に説明する。
周辺のパターン密度に依存する補正ルールを適用するマ
スクデータ補正方法について、図26に示す。図26
(a)に示す様に被測定パターン周辺のパターン密度を
変えたテストパターンを用意し、エッチング前後の変換
差を測定し、変換差を元に補正ルールを算出する。補正
ルールの例を図26(b)に示す。補正に際しては、図
26(c)に示すように、被補正パターン周辺(数μm
〜数百μm)の密度を算出し、補正ルール図26(b)
を参照してパターンを補正する。もしくは図26(d)
に示すように、予めレイアウトをいくつかに分割して各
分割領域中の密度5%、10%、20%、…の様に計算
しておき、各領域中に含まれるパターンを、それそれの
領域密度に応じて補正ルールを参照し補正する。
るパターンとの距離に依存する補正ルールを適用するマ
スクデータ補正方法について、図27に示す。図27
(a)に示す様に被測定パターンと隣接パターンの距離
を変えたテストパターンを用意し、エッチング前後の変
換差を測定し、変換差を元に補正ルールを算出する。補
正ルールの例を図27(b)に示す。補正に関しては、
被補正パターンと最近接パターンとの距離を求め、補正
ルール図27(b)を参照して補正値を求め、補正す
る。
るパターンとの距離および、被補正パターンの周辺のパ
ターン密度に依存する補正ルールを適用するマスクデー
タ補正方法について、図28に示す。図28(a)に示
す様に、被測定パターンと隣接パターンの距離を変えた
テストパターンを用意し、更に該テストパターンの周辺
のパターン密度を変えたテストパターンを用意し、エッ
チング前後の変換差を測定し、変換差を元に補正ルール
を算出する。補正ルールの例を図28(b)に示す。
ラフィプロセス後の像とエッチングをモデリングする関
数f(x、y)との畳み込み積分を行って、この計算結
果をもとに補正値を算出して補正に適用するマスクデー
タ補正方法について、図29を用いて説明する。図29
(a)のテストパターンを用いて、被補正パターン周辺
のパターンのマスクプロセスおよびリソグラフィプロセ
ス後のレジスト像(図29(b))もしくはマスクプロ
セスシミュレーション及びリソグラフィシミュレーショ
ン像(図29(c))との畳込み積分が、エッチング後
のウェハ上の像と一致するように関数f(x、y)を定
義する。畳込み積分結果がウェハ上の像とよく合うまで
最適化して得た関数f(x、y)を用いてエッチングシ
ミュレーションを行うことができる。補正に関しては、
被補正パターン周辺のレジスト像もしくはリソグラフィ
シミュレーション像を関数f(x、y)で畳み込み積分
することを繰返して補正値を得る(図29(d))。
エッチングシミュレータを用いてエッチング結果を予測
し、この計算結果をもとに補正値を算出して補正に適用
するマスクデータ補正方法としては、エッチングの精度
の良いシミュレーションを行い、シミュレーションを繰
返して補正値を得る。
値の算出方法は、以上のエッチングプロセスに関する補
正値の算出方法に準ずる。
ータ設計装置の構成を示すブロック図である。本装置
は、例えば磁気ディスク等の記録媒体に記録されたプロ
グラムを読込み、このプログラムによって動作か制御さ
れるコンピュータによって実現される。
ハ上、レジスト上のパターン測定データおよびシミュレ
ーション像の測定データを格納し、制御部80により測
定データ参照手段81によって測定データを参照し、こ
れに基づいて補正ルールを算出(補正ルール算出手段8
2)し、該ルールを補正テーブル75に格納する。補正
処理に当っては、パターンデータ格納部74より制御部
80にパターンデータを読込み、補正対象図形抽出手段
83によって補正の対象となる図形を抽出する。次にエ
ッチング、リソグラフイ、マスクプロセスの順に補正テ
ーブルを参照(補正テーブル参照手段84)して補正値
を取得し、該補正値に従って図形処理手段85によって
補正図形処理を行う。処理の進行状況は表示部71に表
示される。
手法は、コンピュータに実行させることの出来るプログ
ラムとして、たとえは磁気ディスク(フロッピーディス
ク、ハードティスク等)、光ディスク(CD−ROM、
DVD等)、半導体メモリ等の記録媒体に書き込んで各
種装置に適用したり、通信媒体により伝送して各種装置
に適用することも可能である。本装置を実現するコンピ
ュータは、記録媒体に記録されたプログラムを読込み、
このフログラムによって動作が制御されることにより、
上述した処理を実行する。
されるものではなく、本発明の要旨を変更しない範囲で
種々変形して実施できるのは勿論である。
る。
おける光近接効果の及ぶ範囲のパターン全種類を取出し
てトレーニングパターンとし、全トレーニングパターン
についてプロセスを通して変換差を求めることができ、
これを補正テーブルとして設計パターンを補正すること
ができるため、測定が必要な全パターンかつ最小限のパ
ターンについて製造プロセスを通した変換差を求め、補
正することができる。
なく抑えて必要な補正値を得ることができる。さらに、
より容易な寸法測定方法である電気特性測定により測定
した値を効率良く補正テーブルに取り入れ、補正に用い
ることができる。また、プロセスシミュレータを用いて
求めた補正値と実験により求めた補正値を効率よく組合
せ、補正を行うことができる。
スの各段階に対応した補正を精度よく行うことが出来、
さらに本発明の光近接効果補正マスクを用いて所望の形
状や寸法に近い半導体の製造を行うことが出来る。この
ため、半導体の製造の歩留まりが向上し、生産コストを
低減させることが可能となる。
ト。
ート。
ク図。
ーを示す図。
法の処理フローを示す図。
す図。
差および補正ルールを示す図。
差および補正ルールを示す図。
ス変換差および補正値算出の処理例を示す図。
ソグラフィプロセス変換差及び補正ルールを示す図。
ス変換差及び補正ルールを示す図。
変換差及び補正ルールを示す図。
変換差及び補正値処理例を示す図。
図。
スにおいて使用する各装置の一覧を示す図。
変換差の種類を示す図。
図。
明するための図。
する補正ルールを適用するマスクデータ補正方法につい
て説明するための図。
るパターンとの距離に依存する補正ルールを適用するマ
スクデータ補正方法について説明するための図。
るパターンとの距離および、被補正パターンの周辺のパ
ターン密度に依存する補正ルールを適用するマスクデー
タ補正方法について説明するための図。
ラフィプロセス後の放とエッチングをモデリングする関
数f(x、y)との畳み込み積分を行って、この計算結
果をもとに補正値を算出して補正に適用するマスクデー
タ補正方法について説明するための図。
装置を示す図
ン作成法を示すフローチャート。
るテストパターンの例を示す図。
測定する方法を示す図。
法を測定する方法を示す図。
Claims (21)
- 【請求項1】設計パターンから補正対象のパターン種類
を抽出するに際して補正対象エッジを抽出する工程と、 各補正対象エッジから垂直方向に光近接効果の及ぶ範囲
(距離Aとする)の一次元的配置を取出する工程と、 この配置をパターン配置の一種類としてカウントし、レ
イアウトに含まれるパターン配置種類を全て抽出する工
程と、 抽出したパターン配置についてテストマスクを作成する
工程と、 このテストマスクを用い製造プロセスを通してウェハ上
にパターンを形成する工程と、 ウェハ上の各パターンについてプロセス変換差を測定す
る工程と、 測定されたプロセス変換差若しくは該プロセス変換差を
元にして算出した値を、設計パターン中の対応するパタ
ーンを補正する補正値とする工程と、 この補正値を用いて設計データを補正する工程とを備え
たことを特徴とするマスクデータ作成方法。 - 【請求項2】設計パターンから補正対象のパターン種類
を抽出するに際して補正対象ラインを抽出する工程と、 各補正対象ラインの側辺に相当する両エッジから垂直方
向に光近接効果の及ぶ範囲(距離Aとする)の一次元的
配置を取出する工程と、 この配置をパターン配置の一種類としてカウントし、レ
イアウトに含まれるパターン配置種類を全て抽出する工
程と、 抽出したパターン配置についてテストマスクを作成する
工程と、 このテストマスクを用い製造プロセスを通してウェハ上
にパターンを形成する工程と、 ウェハ上の各パターンについてプロセス変換差を測定す
る工程と、 測定されたプロセス変換差若しくは該プロセス変換差を
元にして算出した値を、設計パターン中の対応するパタ
ーンを補正する補正値とする工程と、 この補正値を用いて設計データを補正する工程とを備え
たことを特徴とするマスクデータ作成方法。 - 【請求項3】 請求項1又は請求項2記載のマスクデー
タ作成方法において、前記補正対象のパターン種類を抽
出するために、補正対象パターンを抽出し、各補正対象
パターンから上下左右に光近接効果の及ぶ範囲(距離A
とする)の二次元的配置を取出し、この配置をパターン
配置の一種類としてカウントし、レイアウトに含まれる
パターン配置を全て抽出することを特徴とするマスクデ
ータ作成方法。 - 【請求項4】 請求項1又は請求項2記載のマスクデー
タ作成方法において、前記補正対象のパターン種類を抽
出するために、補正対象エッジを抽出し、各補正対象エ
ッジから垂直方向に光近接効果の及ぶ範囲(距離Aとす
る)の一次元的配置を取出し、さらに各補正対象エッジ
から上下左右若しくは各補正対象エッジから垂直方向に
パターン密度の効果の及ぶ範囲(距離Bとする)のパタ
ーン密度を算出し、この配置と密度の組合せをパターン
配置の一種類としてカウントし、レイアウトに含まれる
パターン配置を全て抽出することを特徴とするマスクデ
ータ作成方法。 - 【請求項5】 請求項1又は請求項2記載のマスクデー
タ作成方法において、前記補正対象のパターン種類を抽
出するために、補正対象エッジを抽出し、各補正対象エ
ッジから垂直方向に光近接効果の及ぶ範囲(距離Aとす
る)の一次元的配置を取出し、距離Aの範囲内に他のエ
ッジ若しくは他のパターンが存在しない場合、近接パタ
ーンの有無の効果の及ぶ範囲(距離Cとする)において
近接パターンエッジとの距離を取出し、この距離A内の
配置及び距離A内に他のパターンが無い場合には距離C
内での隣接パターンエッジとの距離をパターン配置の一
種類としてカウントし、レイアウトに含まれるパターン
配置を全て抽出することを特徴とするマスクデータ作成
方法。 - 【請求項6】 請求項3から請求項5のいずれかに記載
のマスクデータ作成方法において、前記抽出したパター
ン種類が所定数以上の場合に、類似のパターン種類の複
数個を一つにまとめ、該複数個のうちの一つを代表パタ
ーンとするか、若しくは改めて該複数個を代表する代表
パターンを生成することを特徴とするマスクデータ作成
方法。 - 【請求項7】 請求項6記載のマスクデータ作成方法に
おいて、抽出したパターン種類群をそれぞれプロセスシ
ミュレータにかけ、パターンの所望位置からのずれ量が
同じでしかも補正対象エッジからある範囲内(距離A以
下とする)の領域中の配置が等しい、若しくはある範囲
内(距離B以下とする)の領域中のパターン密度が等し
いパターン配置群を一つにまとめ、該パターン配置群中
のパターンを代表させる一パターン配置をもって該パタ
ーン配置群内パターン配置を代表させることを特徴とす
るマスクデータ作成方法。 - 【請求項8】 設計レイアウトに含まれる被補正パター
ンを抽出する手段と、 抽出された被補正パターンについてテストマスクを作成
する手段と、 前記テストマスクを用いリソグラフィ及びエッチングの
プロセスを通してウェハ上にパターンを形成し、このウ
ェハ上に形成されたパターンを測定することにより、設
計パターンとの変換差を求めて補正テーブルに取込む手
段と、 前記補正テーブルを参照して設計データを補正してマス
クデータとして出力する手段とを備えたことを特徴とす
るマスクデータ作成装置。 - 【請求項9】 設計パターンから複数のプロセスステッ
プA1、A2、A3、…Anをへてウェハ上にパターン
を作成する際に、各プロセスステップ毎に生ずる変換差
△A1、△A2、△A3、…△Anについて、各プロセ
スステップ毎に補正を行う工程と、 前記各プロセスステップ毎の補正結果に基づいて、ウェ
ハ上で所望のパターンを得られるようなマスクパターン
を作成する工程とを備えたことを特徴とするマスクデー
タ補正方法。 - 【請求項10】 請求項9のマスクデータ補正方法にお
いて、前記補正工程は、前記変換差△A1、△A2、△
A3、…△Anについて、各プロセスステップ毎に△A
n、△An−1、…△A2、△A1の順に変換差の補正
を行う工程を含むことを特徴とするマスクデータ補正方
法。 - 【請求項11】 設計パターンに対し、エッチングプロ
セス相当の変換差を補正する第1の補正工程と、 リソグラフィプロセス相当の変換差を補正する第2の補
正工程と、 マスクプロセス相当の変換差を補正する第3の補正工程
とを備えたことを特徴とするマスクデータ補正方法。 - 【請求項12】 請求項11のマスクデータ補正方法に
おいて、前記第1の補正工程は、被補正パターンに関し
て、被補正パターン周辺のパターン密度に依存する補正
ルールを適用して補正する工程を含むことを特徴とする
マスクデータ補正方法。 - 【請求項13】 請求項11のマスクデータ補正方法に
おいて、前記第1の補正工程は、被補正パターンと被補
正パターンに隣接するパターンとの距離に依存する補正
ルールを適用して補正する工程を含むことを特徴とする
マスクデータ補正方法。 - 【請求項14】 請求項11のマスクデータ補正方法に
おいて、前記第1の補正工程は、被補正パターン近傍の
レイアウトのリソグラフィプロセス後の像を入力とし
て、これにエッチングモデルに相当する計算を行い、こ
の計算結果より補正値を算出して補正する工程を含むこ
とを特徴とするマスクデータ補正方法。 - 【請求項15】 請求項11のマスクデータ補正方法に
おいて、前記第1の補正工程は、被補正パターン近傍の
レイアウトに関してエッチングシミュレータを用いてエ
ッチング結果を予測し、この計算結果をもとに補正値を
算出して補正に適用する工程を含むことを特徴とするマ
スクデータ補正方法。 - 【請求項16】 請求項11のマスクデータ補正方法に
おいて、前記第3の補正工程は、被補正パターンに関し
て、被補正パターン周辺のパターン密度に依存する補正
ルールを適用する工程を含むことを特徴とするマスクデ
ータ補正方法。 - 【請求項17】 請求項11のマスクデータ補正方法に
おいて、前記第3の補正工程は、被補正パターンと被補
正パターンに隣接するパターンとの距離に依存する補正
ルールを適用して補正する工程を含むことを特徴とする
マスクデータ補正方法。 - 【請求項18】 請求項11のマスクデータ補正方法に
おいて、前記第3の補正工程は、被補正パターン近傍の
レイアウトを入力として、これにマスクプロセスモデル
に相当する計算を行い、この計算結果より補正値を算出
して補正する工程を含むことを特徴とするマスクデータ
補正方法。 - 【請求項19】 請求項11のマスクデータ補正方法に
おいて、前記第3の補正工程は、被補正パターン近傍の
レイアウトに関してマスクプロセスシミュレータを用い
てマスクプロセス結果を予測し、この計算結果をもとに
補正値を算出して補正に適用する工程を含むことを特徴
とするマスクデータ補正方法。 - 【請求項20】 設計パターンから各プロセスステップ
毎に補正を行う手段と、 マスクデータを補正するためのプログラムされたコンピ
ュータとを備えたことを特徴とするマスクデータ補正装
置。 - 【請求項21】 コンピュータが設計パターンから各プ
ロセスステップ毎の変換差を各プロセスステップ毎に補
正を行うように機能するためのプログラムを備えたこと
を特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04836898A JP4131880B2 (ja) | 1997-07-31 | 1998-02-27 | マスクデータ作成方法及びマスクデータ作成装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20671997 | 1997-07-31 | ||
JP9-206719 | 1997-07-31 | ||
JP04836898A JP4131880B2 (ja) | 1997-07-31 | 1998-02-27 | マスクデータ作成方法及びマスクデータ作成装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007333282A Division JP4343245B2 (ja) | 1997-07-31 | 2007-12-25 | パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11102062A true JPH11102062A (ja) | 1999-04-13 |
JP4131880B2 JP4131880B2 (ja) | 2008-08-13 |
Family
ID=26388615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04836898A Expired - Lifetime JP4131880B2 (ja) | 1997-07-31 | 1998-02-27 | マスクデータ作成方法及びマスクデータ作成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4131880B2 (ja) |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002099073A (ja) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
JP2002328459A (ja) * | 2001-04-26 | 2002-11-15 | Dainippon Printing Co Ltd | ウエーハ転写検証方法 |
JP2002328460A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | パターン形成方法、露光用マスクの形成方法及び露光用マスク |
JP2003015272A (ja) * | 2001-07-05 | 2003-01-15 | Sony Corp | マスクパターン生成方法およびフォトマスク |
JP2003503837A (ja) * | 1999-06-30 | 2003-01-28 | エテック システムズ インコーポレイテッド | 近接レジスト加熱の実時間予測およびラスタ走査電子ビームリソグラフィの補正 |
JP2003525529A (ja) * | 2000-02-29 | 2003-08-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 光学像シミュレータを用いてレチクル像を評価する方法 |
WO2004013696A1 (ja) * | 2002-07-31 | 2004-02-12 | Fujitsu Limited | パターン寸法補正装置及びパターン寸法補正方法 |
JP2004226965A (ja) * | 2002-12-20 | 2004-08-12 | Lsi Logic Corp | 光近接効果補正のために集積回路を分類する方法及びシステム |
JP2004279950A (ja) * | 2003-03-18 | 2004-10-07 | Toppan Printing Co Ltd | フォトマスクとその製造方法および半導体集積回路とその製造方法 |
US6853743B2 (en) | 1999-12-28 | 2005-02-08 | Kabushiki Kaisha Toshiba | Mask pattern correction method, mask pattern creation system using the correction method, and computer-readable recording medium |
JP2005513548A (ja) * | 2001-12-10 | 2005-05-12 | マイクロニック レーザー システムズ アクチボラゲット | 画像形成方法および装置 |
JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
JP2006189750A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | フォトマスクデータベースパターンの不良検査方法 |
JP2006210821A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 配線パターン形成方法および、この方法に用いられるマスク |
JP2006220771A (ja) * | 2005-02-08 | 2006-08-24 | Toshiba Corp | 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム |
JP2006235327A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法 |
JP2006259157A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | マスクデータ生成方法 |
JP2007225924A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | シミュレーション方法及び半導体装置の製造方法 |
US7269470B2 (en) | 2002-08-09 | 2007-09-11 | Kabushiki Kaisha Toshiba | Aligner evaluation system, aligner evaluation method, a computer program product, and a method for manufacturing a semiconductor device |
JP2008010862A (ja) * | 2006-06-19 | 2008-01-17 | Asml Netherlands Bv | 較正方法 |
US7337426B2 (en) | 2004-04-28 | 2008-02-26 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein |
JP2008078553A (ja) * | 2006-09-25 | 2008-04-03 | Toppan Printing Co Ltd | 現像ローディング測定方法および現像ローディング測定基板 |
US7399557B2 (en) | 2003-06-05 | 2008-07-15 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
KR100870333B1 (ko) | 2002-07-31 | 2008-11-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 시험용 포토마스크, 플레어 평가 방법, 및 플레어 보정 방법 |
US7473495B2 (en) | 2003-08-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product |
JP2009116124A (ja) * | 2007-11-07 | 2009-05-28 | Sharp Corp | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 |
US7560197B2 (en) | 2004-02-23 | 2009-07-14 | Kabushiki Kaisha Toshiba | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method |
JP2009180824A (ja) * | 2008-01-29 | 2009-08-13 | Toshiba Corp | フォトマスクの評価方法及び半導体装置の製造方法 |
JP2009210635A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム |
JP2010039192A (ja) * | 2008-08-05 | 2010-02-18 | Oki Semiconductor Co Ltd | フォトマスク、及びフォトレジストパターンの形成方法 |
US7666554B2 (en) | 2002-11-12 | 2010-02-23 | Asml Masktools, B.V. | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
US7716628B2 (en) | 2004-12-13 | 2010-05-11 | Kabushiki Kaisha Toshiba | System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects |
JP2017026880A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社Screenホールディングス | データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010164849A (ja) | 2009-01-16 | 2010-07-29 | Toshiba Corp | パターンデータ作成方法およびパターンデータ作成プログラム |
EP2952964A1 (en) * | 2014-06-03 | 2015-12-09 | Aselta Nanographics | Method for determining the parameters of an ic manufacturing process by a differential procedure |
-
1998
- 1998-02-27 JP JP04836898A patent/JP4131880B2/ja not_active Expired - Lifetime
Cited By (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003503837A (ja) * | 1999-06-30 | 2003-01-28 | エテック システムズ インコーポレイテッド | 近接レジスト加熱の実時間予測およびラスタ走査電子ビームリソグラフィの補正 |
US6853743B2 (en) | 1999-12-28 | 2005-02-08 | Kabushiki Kaisha Toshiba | Mask pattern correction method, mask pattern creation system using the correction method, and computer-readable recording medium |
JP2003525529A (ja) * | 2000-02-29 | 2003-08-26 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 光学像シミュレータを用いてレチクル像を評価する方法 |
JP4580529B2 (ja) * | 2000-09-26 | 2010-11-17 | 大日本印刷株式会社 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
JP2002099073A (ja) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
JP2002328459A (ja) * | 2001-04-26 | 2002-11-15 | Dainippon Printing Co Ltd | ウエーハ転写検証方法 |
JP2002328460A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | パターン形成方法、露光用マスクの形成方法及び露光用マスク |
JP2003015272A (ja) * | 2001-07-05 | 2003-01-15 | Sony Corp | マスクパターン生成方法およびフォトマスク |
JP4691840B2 (ja) * | 2001-07-05 | 2011-06-01 | ソニー株式会社 | マスクパターン生成方法およびフォトマスク |
JP2005513548A (ja) * | 2001-12-10 | 2005-05-12 | マイクロニック レーザー システムズ アクチボラゲット | 画像形成方法および装置 |
KR100870333B1 (ko) | 2002-07-31 | 2008-11-25 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 시험용 포토마스크, 플레어 평가 방법, 및 플레어 보정 방법 |
US7240307B2 (en) | 2002-07-31 | 2007-07-03 | Fujitsu Limited | Pattern size correcting device and pattern size correcting method |
WO2004013696A1 (ja) * | 2002-07-31 | 2004-02-12 | Fujitsu Limited | パターン寸法補正装置及びパターン寸法補正方法 |
US7546178B2 (en) | 2002-08-09 | 2009-06-09 | Kabushiki Kaisha Toshiba | Aligner evaluation system, aligner evaluation method, a computer program product, and a method for manufacturing a semiconductor device |
US7269470B2 (en) | 2002-08-09 | 2007-09-11 | Kabushiki Kaisha Toshiba | Aligner evaluation system, aligner evaluation method, a computer program product, and a method for manufacturing a semiconductor device |
US7666554B2 (en) | 2002-11-12 | 2010-02-23 | Asml Masktools, B.V. | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
US7985515B2 (en) | 2002-11-12 | 2011-07-26 | Asml Masktools B.V. | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
JP2004226965A (ja) * | 2002-12-20 | 2004-08-12 | Lsi Logic Corp | 光近接効果補正のために集積回路を分類する方法及びシステム |
JP4543614B2 (ja) * | 2003-03-18 | 2010-09-15 | 凸版印刷株式会社 | フォトマスクの製造方法および半導体集積回路の製造方法 |
JP2004279950A (ja) * | 2003-03-18 | 2004-10-07 | Toppan Printing Co Ltd | フォトマスクとその製造方法および半導体集積回路とその製造方法 |
US7670755B2 (en) | 2003-06-05 | 2010-03-02 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
US7399557B2 (en) | 2003-06-05 | 2008-07-15 | Kabushiki Kaisha Toshiba | Photomask correcting method and manufacturing method of semiconductor device |
US7473495B2 (en) | 2003-08-28 | 2009-01-06 | Kabushiki Kaisha Toshiba | Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product |
US7560197B2 (en) | 2004-02-23 | 2009-07-14 | Kabushiki Kaisha Toshiba | Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method |
US7337426B2 (en) | 2004-04-28 | 2008-02-26 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein |
US7716628B2 (en) | 2004-12-13 | 2010-05-11 | Kabushiki Kaisha Toshiba | System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects |
JP4628832B2 (ja) * | 2004-12-29 | 2011-02-09 | 株式会社ハイニックスセミコンダクター | フォトマスクデータベースパターンの不良検査方法 |
JP2006189750A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | フォトマスクデータベースパターンの不良検査方法 |
JP2006189724A (ja) * | 2005-01-07 | 2006-07-20 | Toshiba Corp | パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム |
JP2006210821A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 配線パターン形成方法および、この方法に用いられるマスク |
JP2006220771A (ja) * | 2005-02-08 | 2006-08-24 | Toshiba Corp | 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム |
JP4592438B2 (ja) * | 2005-02-08 | 2010-12-01 | 株式会社東芝 | 半導体集積回路のレイアウト方法、製造方法及びレイアウトプログラム |
JP2006235327A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | マスクパターンデータ・マスク検査データ作成方法、及びフォトマスクの製造・検査方法 |
JP4713188B2 (ja) * | 2005-03-16 | 2011-06-29 | パナソニック株式会社 | マスクデータ生成方法 |
JP2006259157A (ja) * | 2005-03-16 | 2006-09-28 | Matsushita Electric Ind Co Ltd | マスクデータ生成方法 |
JP2007225924A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | シミュレーション方法及び半導体装置の製造方法 |
JP4669857B2 (ja) * | 2006-06-19 | 2011-04-13 | エーエスエムエル ネザーランズ ビー.ブイ. | 較正方法 |
JP2008010862A (ja) * | 2006-06-19 | 2008-01-17 | Asml Netherlands Bv | 較正方法 |
JP2008078553A (ja) * | 2006-09-25 | 2008-04-03 | Toppan Printing Co Ltd | 現像ローディング測定方法および現像ローディング測定基板 |
JP4511582B2 (ja) * | 2007-11-07 | 2010-07-28 | シャープ株式会社 | マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法 |
JP2009116124A (ja) * | 2007-11-07 | 2009-05-28 | Sharp Corp | マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置 |
JP2009180824A (ja) * | 2008-01-29 | 2009-08-13 | Toshiba Corp | フォトマスクの評価方法及び半導体装置の製造方法 |
US7901853B2 (en) | 2008-02-29 | 2011-03-08 | Kabushiki Kaisha Toshiba | Pattern prediction method, pattern correction method, semiconductor device, and recording medium |
JP2009210635A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | パターン予測方法、パターン補正方法、半導体装置の製造方法、及びプログラム |
JP2010039192A (ja) * | 2008-08-05 | 2010-02-18 | Oki Semiconductor Co Ltd | フォトマスク、及びフォトレジストパターンの形成方法 |
JP2017026880A (ja) * | 2015-07-24 | 2017-02-02 | 株式会社Screenホールディングス | データ補正装置、描画装置、検査装置、データ補正方法、描画方法、検査方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4131880B2 (ja) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11102062A (ja) | マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体 | |
US5682323A (en) | System and method for performing optical proximity correction on macrocell libraries | |
JP3331822B2 (ja) | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 | |
US7627837B2 (en) | Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction | |
US7886262B2 (en) | System and method of maximizing integrated circuit manufacturing yield with fabrication process simulation driven layout optimization | |
US7120882B2 (en) | Method of setting process parameter and method of setting process parameter and/or design rule | |
US20070100591A1 (en) | Parameter extracting device and parameter extracting method in simulation, photomask created from parameter extracting method, and semiconductor device | |
JP2007080965A (ja) | 半導体装置の製造方法、これに用いられるライブラリ、記録媒体および半導体製造装置 | |
JP2008033277A (ja) | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 | |
US6649309B2 (en) | Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask | |
JPH08248614A (ja) | マスクパターンの補正方法および補正装置 | |
KR20010024117A (ko) | 디자인 룰 체킹 시스템 및 방법 | |
JP2005099765A (ja) | プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム | |
US7080349B1 (en) | Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing | |
JP2002148779A (ja) | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
KR20010024116A (ko) | 데이터 계층 레이아웃 교정 및 검증 방법과, 그 장치들 | |
TW202235999A (zh) | 用於遮罩合成之隨機感知微影模型 | |
CN115470741B (zh) | 用于光源掩模协同优化的方法、电子设备和存储介质 | |
JP2003107665A (ja) | フォトマスク製造時に現像段階で生じる線幅変化を補正して露光する方法及びそのためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP5071785B2 (ja) | マスクパターン形成方法 | |
JP3508306B2 (ja) | マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置 | |
JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
JP3543430B2 (ja) | マスクパターンの補正方法および補正装置 | |
CN114556210A (zh) | 在校正光刻掩模中使用掩模制造模型 | |
JP4343245B2 (ja) | パターンデータ生成方法、パターンデータ生成装置、及びパターンデータ生成プログラムを格納した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080529 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |