JPH1098475A - 共通バッファメモリ管理方式 - Google Patents

Abstract

(57)【要約】 【課題】共通バッファ方式のＡＴＭ伝送装置または交換
装置における、共通バッファメモリ管理方式に関し、こ
の場合に、最低通話帯域保証を実現する。 【解決手段】セルを格納する共通バッファ１に対して、
セルの格納位置を管理するポインタメモリ６を設けて、
ポインタメモリ６内に、セルの共通バッファアドレス
と、時間的に一つ前に入力されたセルのポインタメモリ
アドレスを示す前ポインタと、一つ後に入力されたセル
のポインタメモリアドレスを示す後ポインタとからなる
ポインタ組みをセルの入力順に配列したポインタ組みの
連鎖を入力方路ごとに形成して、共通バッファ１のあふ
れ時には、いずれかの入力方路に関するポインタ組みの
連鎖の最後のポインタ組みを削除して、このポインタ組
みに対応する共通バッファアドレスに入力セルを書き込
むとともに、このセルの入力方路に関するポインタ組み
の連鎖の最後にこの入力セルに関するポインタ組みを追
加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共通バッファ方式
のＡＴＭ伝送装置または交換装置における、共通バッフ
ァメモリ管理方式に関し、特に最低通話帯域保証を実現
する方法に関するものである。

【０００２】ＡＴＭ伝送装置または交換装置においてユ
ーザ−ユーザ間の通信を行う場合には、複数のユーザか
らの信号を、共通バッファを使用して、一つの、ある一
定通信帯域に集線してから、各ユーザに配信する方式が
とられる。

【０００３】このような、共通バッファ方式を採用した
ＡＴＭ伝送装置または交換装置においては、最低通話帯
域保証を実現できるようにすることによって、例えば大
災害時等、電話の一局集中による輻輳が生じても、各ユ
ーザに対して最低限の通信を保証できるようにすること
が要望されている。

【０００４】

【従来の技術】ＡＴＭ方式における通信では、家庭−家
庭間通信における帯域を、自由に設定できる特徴があ
る。例えば、画像の送受信を行うときは６Mbpsで通信を
行ない、音声だけの電話では６４kbpsで通信を行ない、
ＣＡＴＶを楽しむときは複数のチャネルの通信が必要な
ので１００Mbpsで通信を行ったりする。

【０００５】ＡＴＭ伝送装置または交換装置において
は、複数の家庭からの信号を、一つの、ある一定通信帯
域に集線する。このとき、一つの家庭から前述の一定帯
域（集線後の帯域）と同じ通信帯域分の通信が行われて
いると、他の家庭の通信を行うことが不可能になる。

【０００６】図１８は、従来技術における個別バッファ
方式を示したものであって、複数の入力方路＃１〜＃４
に対して、それぞれ対応する入力バッファ＃１〜＃４を
備えるとともに、それぞれの入力バッファからの出力を
多重する多重部（ＭＵＸ）１１を備えることが示されて
いる。

【０００７】個別バッファ方式（入力バッファ方式）の
場合は、図１８に示されるように、各入力方路ごと（ま
たは各ＶＰＩ／ＶＣＩごと）にバッファを持ち、各入力
ごとに一旦、それぞれ個別のバッファに蓄積し、出力側
で各バッファをポーリングして出力方路に出力する。

【０００８】従って、各入力バッファへのポーリング
を、適当に分散して行うことによって、最低帯域分を出
力方路に出力することができ、最低帯域保証を実現する
ことができる。しかしながら、個別バッファ方式は、全
体としてみた場合に、バッファ量（メモリ量）が著しく
大きくなる。

【０００９】図１９は、従来技術における共通バッファ
方式を示したものであって、複数の入力方路（またはＶ
ＰＩ／ＶＣＩ）＃１〜＃４からのセルを多重部（ＭＵ
Ｘ）１１において集線して、共通バッファ１２に入力時
間的順序で書き込んで、書き込まれた順に、一つの出力
方路から出力することが示されている。

【００１０】共通バッファ方式では、個別バッファ方式
の場合と比較すると、バッファの使用効率がよく、全体
としてみた場合のバッファ量を少なくすることができ
る。しかしながら、出力方路が一つなので、個別バッフ
ァ方式の場合のように、ポーリングによって、各入力方
路を選択して出力することができない。そのため、入力
方路ごとの最低帯域保証を行うことはできない。

【００１１】

【発明が解決しようとする課題】このように、ＡＴＭ伝
送装置または交換装置において、各入力方路の信号を蓄
積するバッファに、共通バッファ方式を採用した場合に
は、バッファ量を少なくすることができるが最低帯域保
証を実現することができない。一方、個別バッファ方式
を採用した場合には、最低帯域保証を実現することがで
きるが、バッファ量が著しく多くなるという問題があっ
た。

【００１２】本発明は、このような従来技術の課題を解
決しようとするものであって、ＡＴＭ伝送装置または交
換装置において、各入力方路の信号を蓄積するバッファ
に、共通バッファ方式を採用した場合でも、最低帯域保
証を実現することが可能な、共通バッファメモリ管理方
式を提供することを目的としている。

【００１３】

【課題を解決するための手段】図１，図２は、本発明の
原理的構成(1) を示す図(1),(2) であって、図１は共通
バッファあふれ前の状態を示し、図２は共通バッファあ
ふれ状態を示している。原理的構成(1) においては、セ
ル情報を蓄積する共通バッファと、それを管理するポイ
ンタメモリとを持っている。

【００１４】図１，図２において、１はセル情報を蓄積
する共通バッファである。２は第１の入力方路に関する
ポインタ組みの連鎖であって、共通バッファ１内におけ
る広帯域のセルのポインタ情報を示す。３は第２の入力
方路に関するポインタ組みの連鎖であって、共通バッフ
ァ１内における狭帯域のセルのポインタ情報を示す。４
は第１の入力方路に関する連鎖の最前と最後を指すポイ
ンタ組みであって、広帯域側の連鎖の最前と最後を指
す。５は第２の入力方路に関する連鎖の最前と最後を指
すポインタ組みであって、狭帯域側の連鎖の最前と最後
を指す。これら各ポインタ組みおよびポインタ組みの連
鎖は、図示されないポインタメモリ内に形成される。

【００１５】図１，図２においては、入力方路として、
広帯域のセル情報が入力する第１の入力方路と、狭帯域
のセル情報が入力する第２の入力方路との２つの方路を
持つ場合であって、ポインタメモリが広帯域側と狭帯域
側に分かれている場合を記載しているが、実際は、ポイ
ンタメモリは一つであってもよい。

【００１６】共通バッファあふれ前において、図１に示
すように、共通バッファ１には、図示の上から下への時
間的順序によってセルが蓄積されたものとし、広帯域の
セル１，２，３と、狭帯域のセル４，広帯域のセル５，
狭帯域のセル６が蓄積されているものとする。

【００１７】このとき、広帯域側の入力方路に対して、
ポインタメモリ内に、広帯域のセル１，セル２，セル
３，セル５の共通バッファアドレスを格納したポインタ
組みができあがる。各ポインタ組みには、セルが共通バ
ッファ１に格納された順序によって前後のポインタ組み
を参照するための、前ポインタと後ポインタが格納され
ている。

【００１８】例えば、共通バッファアドレス＝２のポイ
ンタ組みの前ポインタは、共通バッファ１に対して時間
的に一つ前に入力されたセル（広帯域のセル１）に対応
する、共通バッファアドレス＝１のポインタ組みを指し
示している。また、共通バッファアドレス＝２のポイン
タ組みの後ポインタは、共通バッファ１に対して時間的
に一つ後に入力されたセル（広帯域のセル３）に対応す
る、共通バッファアドレス＝３のポインタ組みを指し示
している。

【００１９】広帯域のセル５に対応するポインタ組みの
前ポインタは、入力方路ごとにポインタ組みの連鎖を実
行するので、共通バッファアドレス＝４を指し示すので
はなく、広帯域のセルに関して、時間的に一つ前に共通
バッファに入力されたセルである、広帯域のセル３に対
応する、共通バッファアドレス＝３が格納されているポ
インタ組みを指し示す。

【００２０】共通バッファアドレス＝３のポインタ組み
の後ポインタも、同様に、共通バッファアドレス＝５が
格納されているポインタ組みを指し示す。

【００２１】また狭帯域側の入力方路に関しても、同様
に、ポインタメモリ内に、狭帯域のセル４，セル６の共
通バッファアドレスを格納したポインタ組みができあが
る。

【００２２】図１の状態で、狭帯域側の入力方路からの
セルが入力した場合には、従来の方式では、入力したこ
の狭帯域のセルは、廃棄されていた。本発明方式では、
以下の方法によって、より多くの帯域を占有して、共通
バッファの領域をより多く使用している広帯域のセル
を、共通バッファから必要最低限、排除して、狭帯域の
セルに対して、最低通信帯域を保証しようとするもので
ある。

【００２３】共通バッファあふれ時には、図２に示すよ
うに、まず、入力方路ごとのポインタ組みの連鎖の最前
と最後を指し示すポインタ組み内に格納されている、共
通バッファの書込量を検索して、その書込量がある一定
の閾値を超えている入力方路を見いだす。または、共通
バッファの書込量を検索して、その書込量が最大の入力
方路を見いだす。

【００２４】見いだされた入力方路の連鎖の最前と最後
を指すポインタ組みの、最後ポインタを参照して、その
最後ポインタが指し示しているポインタ組みを、ポイン
タ組みの両方向連鎖から切り離す。図２においては、広
帯域セルの入力方路に関するポインタ組みの連鎖から、
共通バッファアドレス＝５のポインタ組みを切り離して
いる。

【００２５】これによって、共通バッファ１の共通バッ
ファアドレス＝５のメモリ領域は空きの状態になり、新
しいセルの入力が可能な状態になるので、入力した狭帯
域のセルを、空きの状態になっている、共通バッファ１
の共通バッファアドレス＝５の位置に格納し、共通バッ
ファアドレス＝５のポインタ組みを、新たに狭帯域セル
の入力方路に関するポインタ組みの連鎖に追加する。こ
の動作を繰り返すことによって、共通バッファ方式の場
合における最低帯域保証を実現することができる。

【００２６】図３，図４は、本発明の原理的構成(2) を
示す図(1),(2) であって、図３は共通バッファあふれ前
の状態を示し、図４は共通バッファあふれ状態を示して
いる。図中、図１，図２の場合と同じものを同じ番号で
示す。

【００２７】原理的構成(2) においては、複数のセルに
データ単位が跨がるパケットに対して、共通バッファあ
ふれ時に共通バッファを多く占有しているセルを、パケ
ット単位で削除し、狭帯域のセルの通信帯域を確保する
ようにする。

【００２８】共通バッファあふれ前において、図３に示
すように、共通バッファ１には、図示の上から下への時
間的順序によってセルが蓄積されたものとする。説明の
都合上、パケット１−セル１，セル２，セル３、パケッ
ト２−セル１，セル２，セル３というように、パケット
に番号を付けたが、実際のＡＴＭ伝送では、セル情報の
中には、パケット番号は表示されていず、パケットの最
終セルであることを、ペイロードタイプによって明示さ
れているだけである。原理的構成(2) の場合は、そのペ
イロードタイプを識別して、ポインタ組みの中に、パケ
ット識別のための、パケット単位に順番に増加してゆく
番号を付加する。

【００２９】このとき、パケット１のセルを指し示すポ
インタ組みのパケット識別番号に、すべて１を付加する
のではなく、パケット１のセルのうち、時間的に最初に
入力されたセルを指し示すポインタ組みのパケット識別
番号には、パケット単位で一つ若いパケット識別番号を
付加する。残りのパケット１を指し示すポインタ組みの
パケット識別番号は１を付加する。

【００３０】これと同様に、図３における広帯域のパケ
ット１−セル３に、パケットの最終セルであることを示
すペイロードタイプが存在しているが、そのとき、広帯
域のパケット２−セル１を指し示すポインタ組みのパケ
ット識別番号には、時間的に前のパケットに付加した１
を付加する。

【００３１】共通バッファあふれ時（図４においては、
広帯域のセルによって共通バッファが一杯になっている
状態で、狭帯域のセルが入力されたことによって、共通
バッファあふれ状態になった場合を示している。）に
は、各入力方路の連鎖の最前と最後を指し示すポインタ
組みの共通バッファ書込量を検索して、最大の、または
所定の閾値を超えている入力方路の共通バッファ書込量
を持ったポインタ組みの連鎖に対して次の動作を行う。
（図４の場合は、広帯域セルが入力する入力方路のポイ
ンタ組みに対して行う。）

【００３２】まず、広帯域セルの入力方路のポインタ組
みの連鎖の最前と最後を指し示すポインタ組み内にある
最後ポインタを参照し、最後ポインタが指し示すポイン
タ組みｆを見いだして、ポインタ組みｆのパケット識別
番号と、ポインタ組みｆの前ポインタが指し示すポイン
タ組みｅのパケット識別番号を比較する。

【００３３】図４の場合、同じ２なので、もう一つ前を
調べる。ポインタ組みｅのパケット識別番号と、ポイン
タ組みｅの前ポインタを参照して、ポインタ組みｄのパ
ケット識別番号を比較する。図４の場合、ポインタ組み
ｅとポインタ組みｄのパケット識別番号は２と１であ
り、パケット識別番号が違っているので、ポインタ組み
ｆ，ポインタ組みｅ，ポインタ組みｄの三つのポインタ
組みを、広帯域セルが入力する入力方路のポインタ組み
の連鎖から切り離す。

【００３４】この動作によって、ポインタ組みｃの情報
（すなわち削除したいパケット以外（時間的に入力が一
つ前のパケット等）の情報）を使用することなく、パケ
ット単位の削除が可能となる。

【００３５】連鎖から切り離されたことによって、共通
バッファ１のアドレス４４，４５，４６のメモリ領域は
空きの状態になり、狭帯域セルが共通バッファに入力で
きるようになったので、この状態で、共通バッファのア
ドレス４４，４５，４６の位置に、狭帯域セルを入力し
て、狭帯域セルが入力する入力方路のポインタ組みの連
鎖を形成する。

【００３６】図５，図６は、本発明の原理的構成(3) を
示す図(1),(2) であって、図５は共通バッファあふれ前
の状態を示し、図６は共通バッファあふれ状態を示して
いる。図中、図１，図２の場合と同じものを同じ番号で
示す。

【００３７】原理的構成(3) においては、複数のセルに
データ単位が跨がるパケットに対して、共通バッファあ
ふれ時に共通バッファを多く占有しているセルを、パケ
ット単位で削除し、狭帯域のセルの通信帯域を確保する
ようにする。

【００３８】共通バッファあふれ前において、図５に示
すように、共通バッファ１には、図示の上から下への時
間的順序によってセルが蓄積されたものとする。説明の
都合上、パケット１−セル１，セル２，セル３、パケッ
ト２−セル１，セル２，セル３というように、パケット
に番号を付けたが、実際のＡＴＭ通信では、セル情報の
中には、パケット番号は表示されていず、パケットの最
終セルであることを、ペイロードタイプによって明示さ
れているだけである。

【００３９】原理的構成(3) においては、そのペイロー
ドタイプ（パケットごとに時間的に最後に入力されたセ
ルのみが“１”であって、他のセルはすべて“０”が表
示されている）を識別して、ポインタ組みの中に、各パ
ケットのセルのうち、時間的に最初に入力されたセルが
“１”であって、残りのセルが“０”であるフラグ（パ
ケット識別フラグ）を、パケット単位に付加する。

【００４０】共通バッファあふれ時（図６においては、
広帯域のセルによって共通バッファが一杯になっている
状態で、狭帯域のセルが入力されたことによって、共通
バッファあふれ状態になった場合を示している。）に
は、各入力方路の連鎖の最前と最後を指し示すポインタ
組みの共通バッファ書込量を検索して、最大または閾値
を超えている入力方路の共通バッファ書込量を持ったポ
インタ組みの連鎖に対して次の動作を行う。（図６の場
合は、広帯域セルが入力する入力方路のポインタ組みに
対して行う。）

【００４１】まず、広帯域セルの入力方路のポインタ組
みの連鎖の最前と最後を指し示すポインタ組み内にある
最後ポインタを参照し、最後ポインタが指し示すポイン
タ組みｆを見いだして、ポインタ組みｆのパケット識別
フラグと、ポインタ組みｆの前ポインタが指し示すポイ
ンタ組みｅのパケット識別フラグを比較する。

【００４２】図６の場合、同じ０なので、もう一つ前を
調べる。ポインタ組みｅのパケット識別フラグと、ポイ
ンタ組みｅの前ポインタを参照して、ポインタ組みｄの
パケット識別フラグを比較する。図６の場合、ポインタ
組みｅとポインタ組みｄのパケット識別フラグは０と１
であり、パケット識別フラグが違っているので、ポイン
タ組みｆ，ポインタ組みｅ，ポインタ組みｄの三つのポ
インタ組みを、広帯域セルが入力する入力方路のポイン
タ組みの連鎖から切り離す。

【００４３】この動作によって、ポインタ組みｃの情報
（すなわち削除したいパケット以外（時間的に入力が一
つ前のパケット等）の情報）を使用することなく、パケ
ット単位の削除が可能となる。

【００４４】連鎖から切り離されたことによって、共通
バッファ１のアドレス４４，４５，４６のメモリ領域は
空きの状態になり、狭帯域セルが共通バッファに入力で
きるようになったので、この状態で、共通バッファのア
ドレス４４，４５，４６の位置に、狭帯域セルを入力し
て、狭帯域セルが入力する入力方路のポインタ組みの連
鎖を形成する。

【００４５】以下、本発明の課題を解決するための具体
的手段と作用とを記述する。

【００４６】(1) セルを格納する共通バッファ１に対し
て、共通バッファ内のセルの格納位置を管理するポイン
タメモリ６を設けて、ポインタメモリ６内に、共通バッ
ファ１内に格納されているセルの共通バッファアドレス
と、このセルより時間的に一つ前に入力されたセルのポ
インタメモリアドレスを示す前ポインタと、このセルよ
り一つ後に入力されたセルのポインタメモリアドレスを
示す後ポインタとからなるポインタ組みをセルの入力順
に配列したポインタ組みの連鎖２，３を入力方路ごとに
形成する

【００４７】そして、共通バッファ１がセルによって満
たされた状態においてさらにセルが入力されたバッファ
あふれ時には、いずれかの入力方路に関するポインタ組
みの連鎖の最後のポインタ組みを削除して、このポイン
タ組みに対応する共通バッファアドレスに入力セルを書
き込むとともに、このセルの入力方路に関するポインタ
組みの連鎖の最後にこの入力セルに関するポインタ組み
を追加する。

【００４８】(2) (1) の場合に、ポインタメモリ６内
に、セルの空き位置に対する共通バッファアドレスと、
空き位置の一つ前の空き位置のポインタメモリアドレス
を示す前ポインタと、空き位置の一つ後の空き位置のポ
インタメモリアドレスを示す後ポインタとからなるポイ
ンタ組みを順次配列したバッファ空きに関するポインタ
組みの連鎖８を形成する。

【００４９】そして、セル量が共通バッファ１の容量を
超えないバッファ非あふれ時には、いずれかの入力方路
のセルの書き込みまたは読み出しに応じて、この入力方
路に関するポインタ組みの連鎖７の最前のポインタ組み
を追加しまたは最後のポインタ組みを削除するととも
に、バッファ空きに関するポインタ組みの連鎖８の最後
のポインタ組みを削除しまたは追加する。

【００５０】従って本発明によれば、共通バッファによ
って、複数の入力方路からのセルを集線して伝送する場
合に、各入力方路に対して、最低通信帯域保証を実現す
ることができる。

【００５１】(3) (1) または(2) の場合に、バッファあ
ふれ時、共通バッファ１への書込量が所定の閾値を超え
た入力方路に関するポインタ組みの連鎖の最後のポイン
タ組みを削除して、このポインタ組みに対応する共通バ
ッファアドレスに入力セルを書き込むとともに、このセ
ルの入力方路に関するポインタ組みの連鎖の最後に、こ
の入力セルに関するポインタ組みを追加する。

【００５２】(4) (1) または(2) の場合に、バッファあ
ふれ時、共通バッファ１への書込量が最大である入力方
路に関するポインタ組みの連鎖の最後のポインタ組みを
削除して、このポインタ組みに対応する共通バッファア
ドレスに入力セルを書き込むとともに、このセルの入力
方路に関するポインタ組みの連鎖の最後に、この入力セ
ルに関するポインタ組みを追加する。

【００５３】(5) (2) 〜(4) の場合に、一部または全部
の入力方路において複数のセルによってパケットを構成
しているとき、バッファ非あふれ時には、いずれかの入
力方路におけるパケットごとのセルの書き込みまたは読
み出しに応じて、この入力方路に関するポインタ組みの
連鎖の最前のポインタ組みをパケット単位に追加しまた
は最後のポインタ組みをパケット単位に削除するととも
に、バッファ空きに関するポインタ組みの連鎖の最後の
ポインタ組みをパケット単位に削除しまたは追加する。

【００５４】また、バッファあふれ時において、いずれ
かの入力方路にパケット単位でセルが入力されたとき
は、同数のセルからなるパケットを入力とする他の入力
方路に関するポインタ組みの連鎖の最後のパケット単位
のポインタ組みを削除して、このポインタ組みに対応す
る共通バッファアドレスに入力パケットを構成するセル
をそれぞれ書き込むとともに、このパケットの入力方路
に関するポインタ組みの連鎖の最後に、このパケット単
位のポインタ組みを追加する。

【００５５】さらに、バッファあふれ時において、いず
れかの入力方路にセルが入力されたときは、パケットを
入力とする他の入力方路に関するポインタ組みの連鎖の
最後のパケット単位のポインタ組みを削除して、このパ
ケットの最前のポインタ組みに対応する共通バッファア
ドレスに入力セルを書き込むとともに、このセルの入力
方路に関するポインタ組みの連鎖の最後に、この入力セ
ルに関するポインタ組みを追加し、バッファ空きに関す
るポインタ組みの連鎖の最後に、残りのセルに関するポ
インタ組みを追加する。

【００５６】従って本発明によれば、共通バッファによ
って、複数のセルからなるパケットを集線して伝送する
場合にも、各入力方路に対して、最低通信帯域保証を実
現することができる。

【００５７】(6) (5) の場合に、パケットを構成する最
前のセルと次のセルとにおいて変化しながらパケットご
とに順次増大しまたは減少するパケット識別番号を各セ
ルに付与し、共通バッファあふれ発生時、パケットを削
除すべき入力方路に関するポインタ組みの連鎖を最後か
ら前に向かって検索して、パケット識別番号が変化した
とき、パケット識別番号が変化したセルを含むパケット
単位のポインタ組みを連鎖から削除する。

【００５８】(7) (5) の場合に、パケットを構成する最
前のセルとパケットを構成する残りのセルとに対して異
なるパケット識別フラグを付加し、共通バッファあふれ
発生時、パケットを削除すべき入力方路に関するポイン
タ組みの連鎖を最後から前に向かって検索して、パケッ
ト識別フラグの値が変化したとき、パケット識別フラグ
が変化したセルを含むパケット単位のポインタ組みを連
鎖から削除する。

【００５９】(8) (1) 〜(7) の場合に、入力方路による
区分に代えてＶＰＩまたはＶＣＩによる区分を用いる。

【００６０】従って、本発明は、ＡＴＭ伝送におけるＶ
ＰＩまたはＶＣＩの、セルへの組み立てにも適用するこ
とができる。

【００６１】

【発明の実施の形態】図７〜図９は、本発明の実施形態
(1) を示す図(1) 〜(3) であって、原理的構成(1) に対
応している。図７は、実施形態(1) における共通バッフ
ァとポインタメモリの内容を示したものであって、図
中、１はセル情報を格納しておく共通バッファを示し、
６は共通バッファ１内におけるセルの格納位置を管理す
るポインタメモリである。

【００６２】ポインタメモリ６において、ポインタ組み
Ｋは、バッファ空きの連鎖の最前と最後を指すポインタ
組み、ポインタ組みＬは、ＶＰＩ＃１の連鎖の最前と最
後を指すポインタ組み、ポインタ組みＭは、ＶＰＩ＃２
の連鎖の最前と最後を指すポインタ組み、ポインタ組み
Ｎは、ＶＰＩ＃１のＮｏ．１セルを指すポインタ組み、
ポインタ組みＰは、ＶＰＩ＃１のＮｏ．２セルを指すポ
インタ組み、ポインタ組みＱは、ＶＰＩ＃のＮｏ．３セ
ルを指すポインタ組みを、それぞれ示す。

【００６３】ポインタメモリ６には、各ＶＰＩごと（ま
たは各入力方路ごと）に、ポインタ組みの連鎖を形成す
る。本発明においては、バッファ空きの部分も、一つの
入力方路からの入力と同様に、ポインタ組みの連鎖を形
成する。ポインタメモリ６において、ポインタ組みＬと
ポインタ組みＭは、それぞれＶＰＩ＃１とＶＰＩ＃２の
連鎖の最前と最後を指すポインタ組みである。ポインタ
組みＫは、バッファ空きの連鎖の最前と最後を指すポイ
ンタ組みである。

【００６４】連鎖の最前と最後を指すポインタ組みは、
ポインタメモリ６の所定のアドレスに固定しておくこと
によって、バッファあふれ時等の場合に、ポインタ組み
の中の共通バッファ書き込み量の検索が容易になる。

【００６５】以下、ポインタ組みの連鎖の様子を、図７
におけるＶＰＩ＃１について説明する。ポインタ組みＬ
が、ＶＰＩ＃１についての連鎖の最前と最後を指すポイ
ンタ組みである。

【００６６】いま、共通バッファ１に、ＶＰＩ＃１のセ
ルとして、格納された時間順に、ＶＰＩ＃１，Ｎｏ．１
セル，ＶＰＩ＃１，Ｎｏ．２セル，ＶＰＩ＃１，Ｎｏ．
３セルの三つが格納されているものとする。ポインタ組
みＮが、ＶＰＩ＃１について最初に共通バッファに入力
された、ＶＰＩ＃１，Ｎｏ．１セルを指すポインタ組み
である。

【００６７】そこで、ポインタ組みＬの中のＶＰＩ＃１
の最前ポインタには、ポインタ組みＮのポインタメモリ
アドレス０１０８ｈが格納されている。ポインタ組みＮ
の後ポインタには、２番目に共通バッファに入力したＶ
ＰＩ＃１，Ｎｏ．２セルを指すポインタ組みＰを指し示
すため、ポインタ組みＰのポインタメモリアドレスであ
る、０５０８ｈが格納されている。

【００６８】逆に、ポインタ組みＰの前ポインタには、
ＶＰＩ＃１で１番目に共通バッファに入力されたＶＰＩ
＃１，Ｎｏ．１セルを指すポインタ組みＮを指し示して
いるため、ポインタ組みＮのポインタメモリアドレスで
ある、０１０８ｈが格納されている。

【００６９】図８は、実施形態(1) における共通バッフ
ァ書き込み時のポインタ組みの連鎖の操作を示したもの
であって、バッファあふれでない場合を示している。７
はある入力方路に関するポインタ組みの連鎖、８はバッ
ファ空きに関するポインタ組みの連鎖、９はある入力方
路に関する連鎖の最前と最後を指すポインタ組み、１０
はバッファ空きに関する連鎖の最前と最後を指すポイン
タ組みを、それぞれ示す。

【００７０】図８においては、ある入力方路のセルが、
４セル分、共通バッファに溜まっている状態から、その
入力方路のセルが１セル分、入力された状態のポインタ
組みの連鎖を示している。入力される前は、４セル分の
ポインタ組み（ポインタ組みＲ，Ｓ，Ｔ，Ｕ）が、連鎖
を形成している。

【００７１】この状態で、同一の入力方路のセルが入力
されたとき、バッファ空きに関する連鎖の最前と最後を
指すポインタ組みの、最後ポインタが指すポインタ組み
Ｙの共通バッファアドレスを得る。共通バッファの、こ
のアドレス位置にセルを書き込む。セルを書き込んだ
ら、ポインタ組みＹを、バッファ空きに関するポインタ
組みの連鎖から削除し、この入力方路に関するポインタ
組みの連鎖に追加する。

【００７２】図８の場合の削除とは、バッファ空きに関
する連鎖の最前と最後を指すポインタ組み内の最後ポイ
ンタを、ポインタ組みＸを指すように書き換え、ポイン
タ組みＷの前ポインタを、ポインタ組みＸを指すように
変え、ポインタ組みＸの後ポインタを、ポインタ組みＷ
を指すように変えることを示す。

【００７３】図８の場合の追加とは、ある入力方路に関
する連鎖の最前と最後を指すポインタ組み内の最後ポイ
ンタを、ポインタ組みＵからポインタ組みＶを指すよう
に変え、ポインタＵの後ポインタを、ポインタ組みＶを
指すようにし、ポインタ組みＶの前ポインタを、ポイン
タ組みＵを指すように変更し、かつ、ポインタ組みＲの
前ポインタをポインタ組みＶを指すように変え、ポイン
タ組みＶの後ポインタが、ポインタ組みＲを指すように
する動作を示す。

【００７４】図９は、実施形態(1) における共通バッフ
ァ読み出し時のポインタ組みの連鎖の操作を示したもの
であって、バッファあふれでない場合を示す。図中、図
８の場合と同じものを同じ番号で示し、あるＶＰＩのセ
ルが５セル分、共通バッファに溜まっている状態から、
そのＶＰＩのセルが１セル分、読み出された状態の、ポ
インタ組みの連鎖を示している。

【００７５】共通バッファからセルが読み出されたとき
には、その入力方路に関する連鎖の最前と最後を指すポ
インタ組み内の、最前ポインタが指し示すポインタ組み
Ｒを、連鎖から削除する。この削除したポインタ組みＲ
内の共通バッファアドレスが示す共通バッファのアドレ
スは、いま読み出されたセルが格納されていたものであ
る。その削除したポインタ組みＲは、前ポインタと後ポ
インタが書き換えられ、バッファ空きに関するポインタ
組みの連鎖に追加される。

【００７６】共通バッファに対する、このような管理を
行うことによって、少ないメモリ容量で、狭帯域から広
帯域まで扱えるという、共通バッファ方式の特徴を損な
うことなく、各入力方路ごと（またはＶＰＩ／ＶＣＩご
と）の削除等の制御を行うことが可能になる。

【００７７】図１０，図１１は、本発明の実施形態(2)
を示す図(1),(2) であって、原理的構成(1) に対応し、
図７の場合と同じものを同じ番号で示している。図１０
は、実施形態(2) における共通バッファあふれ前を示
す。図１１は、実施形態(2) における共通バッファあふ
れ時を示し、ＶＰＩ＃２のＮｏ．２セルが入力して、バ
ッファあふれが起こったときを表している。

【００７８】図１０において、ポインタ組み１は、バッ
ファ空きの連鎖の最前と最後を指すポインタ組み、ポイ
ンタ組み２は、ＶＰＩ＃１の連鎖の最前と最後を指すポ
インタ組み、ポインタ組み３は、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み、ポインタ組み４は、ＶＰ
Ｉ＃１のＮｏ．１セルを指すポインタ組み、ポインタ組
み５は、ＶＰＩ＃１のＮｏ．２セルを指すポインタ組
み、ポインタ組み６は、ＶＰＩ＃１のＮｏ．３セルを指
すポインタ組み、ポインタ組み７は、ＶＰＩ＃１のＮ
ｏ．４セルを指すポインタ組み、ポインタ組み８は、Ｖ
ＰＩ＃２のＮｏ．１セルを指すポインタ組みを、それぞ
れ示す。

【００７９】共通バッファ１において、ＶＰＩ＃１のセ
ルは４セル、ＶＰＩ＃２のセルは１セル、ＶＰＩ＃３の
セルは３セル、その他のＶＰＩのセルは１セルずつ溜ま
っている。バッファ空きの連鎖の最前と最後を指すポイ
ンタ組み１の、バッファ空きの量を参照すると０になっ
ているので、これ以上、共通バッファにセルが入力する
と、バッファあふれを起こすことがわかる。

【００８０】このとき、共通バッファ１にセルが入力す
る前に、ＶＰＩ番号を事前に判断し、それが保証すべき
保証帯域以下のＶＰＩ番号のセルなのか、保証帯域以上
のＶＰＩ番号のセルなのかを、この入力ＶＰＩ番号の連
鎖の最前と最後を指すポインタ組みの、共通バッファ書
き込み量を参照することによって知る。

【００８１】以下、説明の都合上の設定として、仮に、
最低保証帯域の閾値を３セルとする。図１０の場合は、
ＶＰＩ＃２のセルが入力したが、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み３内のＶＰＩ＃２の共通バ
ッファ書き込み量が１セルを示しているので、最低帯域
保証すべき帯域未満の使用帯域であり、従って入力され
たＶＰＩ＃２，Ｎｏ．２のセルは、共通バッファ１に格
納すべきセルである。しかしながら、共通バッファ１
は、すべての領域に書き込まれているので、最低保証帯
域以上に共通バッファを占有しているＶＰＩ番号のセル
を排除する。

【００８２】実施形態(2) においては、共通バッファを
占有しているセル数が、事前に定められている閾値以上
であることを条件として、削除すべきＶＰＩ番号を特定
する。図１０において、３セル以上、共通バッファを占
有しているのは、ＶＰＩ＃１と、ＶＰＩ＃３である。こ
こでは、ＶＰＩ＃１を削除するものとする。

【００８３】保証帯域以下のＶＰＩのセルである、ＶＰ
Ｉ＃２，Ｎｏ．２セルが入力すると、図１１に示すよう
に、ＶＰＩ＃１の連鎖の最前と最後を指すポインタ組み
２内の最後ポインタが指す、ポインタ組み７を、ＶＰＩ
＃１に関するポインタ組みの連鎖から切り離し、ＶＰＩ
＃２に関するポインタ組みの連鎖に追加する。

【００８４】この追加したポインタ組み内の共通バッフ
ァアドレス２００ｂが示すところ、すなわち、共通バッ
ファのアドレス２００ｂ番地に、ＶＰＩ＃２，Ｎｏ．２
セルを書き込む。このような手順を繰り返すことによっ
て、共通バッファ１における、最低帯域保証を行うこと
が可能となる。

【００８５】図１２，図１３は、本発明の実施形態(3)
を示す図(1),(2) であって、原理的構成(1) に対応し、
図７の場合と同じものを同じ番号で示している。図１２
は、実施形態(3) における共通バッファあふれ前を示
し、図１３は、実施形態(3) における共通バッファあふ
れ時を示し、ＶＰＩ＃２のＮｏ．２セルが入力して、バ
ッファあふれが起こったときを表している。

【００８６】図１２において、ポインタ組み１は、バッ
ファ空きの連鎖の最前と最後を指すポインタ組み、ポイ
ンタ組み２は、ＶＰＩ＃１の連鎖の最前と最後を指すポ
インタ組み、ポインタ組み３は、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み、ポインタ組み４は、ＶＰ
Ｉ＃１のＮｏ．１セルを指すポインタ組み、ポインタ組
み５は、ＶＰＩ＃１のＮｏ．２セルを指すポインタ組
み、ポインタ組み６は、ＶＰＩ＃１のＮｏ．３セルを指
すポインタ組み、ポインタ組み７は、ＶＰＩ＃１のＮ
ｏ．４セルを指すポインタ組み、ポインタ組み８は、Ｖ
ＰＩ＃２のＮｏ．１セルを指すポインタ組みを、それぞ
れ示す。

【００８７】共通バッファ１において、ＶＰＩ＃１のセ
ルは４セル、ＶＰＩ＃２のセルは１セル、ＶＰＩ＃３の
セルは３セル、その他のＶＰＩのセルは１セルずつ溜ま
っている。バッファ空きの連鎖の最前と最後を指すポイ
ンタ組み１の、バッファ空きの量を参照すると０になっ
ているので、これ以上、共通バッファにセルが入力する
と、バッファあふれを起こすことがわかる。

【００８８】このとき、共通バッファ１にセルが入力す
る前に、ＶＰＩ番号を事前に判断し、それが保証すべき
保証帯域以下のＶＰＩ番号のセルなのか、保証帯域以上
のＶＰＩ番号のセルなのかを、この入力ＶＰＩ番号の連
鎖の最前と最後を指すポインタ組みの、共通バッファ書
き込み量を参照することによって知る。

【００８９】以下、説明の都合上の設定として、仮に、
最低保証帯域の閾値を３セルとする。図１２の場合は、
ＶＰＩ＃２のセルが入力したが、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み３内のＶＰＩ＃２の共通バ
ッファ書き込み量が１セルを示しているので、最低帯域
保証すべき帯域未満の使用帯域であり、従って入力され
たＶＰＩ＃２，Ｎｏ．２のセルは、共通バッファ１に格
納すべきセルである。しかしながら、共通バッファ１
は、すべての領域に書き込まれているので、最低保証帯
域以上に共通バッファを占有しているＶＰＩ番号のセル
を排除する。

【００９０】実施形態(3) においては、共通バッファを
占有しているセル数が最大であることを条件として、削
除すべきＶＰＩ番号を特定する。図１２の場合、共通バ
ッファ１において、最大のセル数を占有しているのは、
ＶＰＩ＃１である。

【００９１】保証帯域以下のＶＰＩのセルである、ＶＰ
Ｉ＃２，Ｎｏ．２セルが入力すると、図１３に示すよう
に、ＶＰＩ＃１の連鎖の最前と最後を指すポインタ組み
２内の最後ポインタが指す、ポインタ組み７を、ＶＰＩ
＃１に関するポインタ組みの連鎖から切り離し、ＶＰＩ
＃２に関するポインタ組みの連鎖に追加する。

【００９２】この追加したポインタ組み内の共通バッフ
ァアドレス２００ｂが示すところ、すなわち、共通バッ
ファのアドレス２００ｂ番地に、ＶＰＩ＃２，Ｎｏ．２
セルを書き込む。このような手順を繰り返すことによっ
て、共通バッファ１における、最低帯域保証を行うこと
が可能となる。

【００９３】図１４，図１５は、本発明の実施形態(4)
を示す図(1),(2) であって、原理的構成(2) に対応し、
図７の場合と同じものを同じ番号で示している。図１４
は、実施形態(4) における共通バッファあふれ前を示
し、図１５は、実施形態(4) における共通バッファあふ
れ時を示している。実施形態(4) は、複数のセルにデー
タ単位が跨がるパケットに対して、共通バッファあふれ
時に、共通バッファを多く占有しているセルを、パケッ
ト単位で削除し、狭帯域のセルの通信帯域を確保するも
のである。

【００９４】図１４において、ポインタ組み１は、バッ
ファ空きの連鎖の最前と最後を指すポインタ組み、ポイ
ンタ組み２は、ＶＰＩ＃１の連鎖の最前と最後を指すポ
インタ組み、ポインタ組み３は、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み、ポインタ組み４は、ＶＰ
Ｉ＃１のパケット１，Ｎｏ．１セルを指すポインタ組
み、ポインタ組み５は、ＶＰＩ＃１のパケット１，Ｎ
ｏ．２セルを指すポインタ組み、ポインタ組み６は、Ｖ
ＰＩ＃１のパケット１，Ｎｏ．３セルを指すポインタ組
み、ポインタ組み７は、ＶＰＩ＃１のパケット２，Ｎ
ｏ．１セルを指すポインタ組み、ポインタ組み８は、Ｖ
ＰＩ＃１のパケット２，Ｎｏ．２セルを指すポインタ組
み、ポインタ組み９は、ＶＰＩ＃２のパケット２，Ｎ
ｏ．３セルを指すポインタ組みを、それぞれ示す。

【００９５】共通バッファ１には、図示の上から下への
時間的順序で、セルが格納されたものとする。パケット
のセルには、パケットの最終セルであることを、ペイロ
ードタイプによって明示されているだけである。実施形
態(4) においては、ペイロードタイプを識別し、ポイン
タ組みの中に、パケット識別のための、パケット単位に
順番に増加する番号（パケット識別番号）を付加する。

【００９６】この際、例えばＶＰＩ＃１のパケット１の
セルを指し示すポインタ組みのパケット識別番号とし
て、すべて１を付加するのではなく、パケット１のセル
のうち、時間的に最初に入力されたセル（ＶＰＩ＃１，
パケット１−１）を指し示すポインタ組み４のパケット
識別番号には、パケット単位で１だけ若いパケット識別
番号“０”を付加し、残りのＶＰＩ＃１，パケット１の
セルを指し示すポインタ組み６，７のパケット識別番号
には、“１”を付加する。

【００９７】同様に、図１４におけるＶＰＩ＃１のパケ
ット１−セル３に、パケットの最終セルであることを示
すペイロードタイプが存在しているが、パケットの最終
セルの次のセル（次のパケットの最初のセル）、すなわ
ちＶＰＩ＃１，パケット２−１セルを指し示すポインタ
組みのパケット識別番号には、時間的に前のパケットに
付加した“１”を付加する。

【００９８】図１４に示すように、ＶＰＩ＃１のセルに
よって、共通バッファ１がいっぱいになっている状態
で、ＶＰＩ＃２のセルが入力されたために、共通バッフ
ァあふれを起こしたときは、各ＶＰＩの連鎖の最前と最
後を指すポインタ組み内の共通バッファ書き込み量を検
索して、共通バッファ書き込み量が最大の、または所定
の閾値を超えているＶＰＩのポインタ組みの連鎖に対し
て、図１５に示すような動作を行う。

【００９９】まず、ＶＰＩ＃１の連鎖の最前と最後を指
すポインタ組み内にある最後ポインタを参照して、最後
ポインタが指し示すポインタ組み９を見い出し、ポイン
タ組み９のパケット識別番号と、ポインタ組み９の前ポ
インタが指し示すポインタ組み８のパケット識別番号を
比較する。

【０１００】ポインタ組み９のパケット識別番号と、ポ
インタ組み８のパケット識別番号とは、同じ“２”なの
で、もう一つ前を調べる。ポインタ組み８のパケット識
別番号と、ポインタ組み８の前ポインタが指し示すポイ
ンタ組み７のパケット識別番号とを比較する。

【０１０１】ポインタ組み８のパケット識別番号と、ポ
インタ組み７のパケット識別番号とは、“２”と“１”
であって、パケット識別番号が異なっているので、変化
したポインタ組みまでの、ポインタ組み９，ポインタ組
み８，ポインタ組み７の三つのポインタ組みを、ＶＰＩ
＃１に関するポインタ組みの連鎖から切り離す。この動
作によって、削除したいパケット以外（時間的に一つ前
に入力したパケット等）の情報、すなわちポインタ組み
６の情報を使用することなく、パケット単位の削除を行
うことができる。

【０１０２】ポインタ組みの連鎖から切り離されたこと
によって、共通バッファのアドレス２００３ｈ，２００
４ｈ，２００５ｈのメモリ領域は空きの状態になるの
で、ＶＰＩ＃２のセルを共通バッファ１に入力すること
ができるようになる。この状態で、共通バッファ１のア
ドレス２００３ｈの位置に、ＶＰＩ＃２パケットＮｏ．
１−１セルを入力して、ＶＰＩ＃２に関するポインタ組
みの連鎖を作成する。

【０１０３】図１６，図１７は、本発明の実施形態(5)
を示す図(1),(2) であって、原理的構成(3) に対応し、
図７の場合と同じものを同じ番号で示している。図１６
は、実施形態(5) における共通バッファあふれ前を示
し、図１７は、実施形態(5) における共通バッファあふ
れ時を示している。実施形態(5) は、複数のセルにデー
タ単位が跨がるパケットに対して、共通バッファあふれ
時に、共通バッファを多く占有しているセルを、パケッ
ト単位で削除し、狭帯域のセルの通信帯域を確保するも
のである。

【０１０４】図１６において、ポインタ組み１は、バッ
ファ空きの連鎖の最前と最後を指すポインタ組み、ポイ
ンタ組み２は、ＶＰＩ＃１の連鎖の最前と最後を指すポ
インタ組み、ポインタ組み３は、ＶＰＩ＃２の連鎖の最
前と最後を指すポインタ組み、ポインタ組み４は、ＶＰ
Ｉ＃１のパケット１，Ｎｏ．１セルを指すポインタ組
み、ポインタ組み５は、ＶＰＩ＃１のパケット１，Ｎ
ｏ．２セルを指すポインタ組み、ポインタ組み６は、Ｖ
ＰＩ＃１のパケット１，Ｎｏ．３セルを指すポインタ組
み、ポインタ組み７は、ＶＰＩ＃１のパケット２，Ｎ
ｏ．１セルを指すポインタ組み、ポインタ組み８は、Ｖ
ＰＩ＃１のパケット２，Ｎｏ．２セルを指すポインタ組
み、ポインタ組み９は、ＶＰＩ＃２のパケット２，Ｎ
ｏ．３セルを指すポインタ組みを、それぞれ示す。

【０１０５】共通バッファ１には、図示の上から下への
時間的順序で、セルが格納されたものとする。パケット
のセルには、パケットの最終セルであることを、ペイロ
ードタイプによって明示されているだけである。実施形
態(5) においては、ペイロードタイプを識別し、ポイン
タ組みの中に、パケット識別のための、パケット識別フ
ラグを付加する。

【０１０６】ペイロードタイプには、パケットごとに時
間的に最後に入力されたセルのみに“１”が表示され、
他のセルにはすべて“０”が表示されている。パケット
識別フラグとしては、各パケットのセルのうち、時間的
に最初に入力されたセルが“１”であって、他のセルに
はすべて“０”が表示されているフラグを、パケット単
位に付加するものとする。

【０１０７】図１６に示すように、ＶＰＩ＃１のセルに
よって、共通バッファ１がいっぱいになっている状態
で、ＶＰＩ＃２のセルが入力されたために、共通バッフ
ァあふれを起こしたときは、各ＶＰＩの連鎖の最前と最
後を指すポインタ組み内の共通バッファ書き込み量を検
索して、共通バッファ書き込み量が最大または所定の閾
値を超えているＶＰＩのポインタ組みの連鎖に対して、
図１７に示すような動作を行う。

【０１０８】まず、ＶＰＩ＃１の連鎖の最前と最後を指
すポインタ組み内にある最後ポインタを参照して、最後
ポインタが指し示すポインタ組み９を見い出し、ポイン
タ組み９のパケット識別フラグと、ポインタ組み９の前
ポインタが指し示すポインタ組み８のパケット識別フラ
グを比較する。

【０１０９】ポインタ組み９のパケット識別フラグと、
ポインタ組み８のパケット識別フラグとは、同じ“０”
なので、もう一つ前を調べる。ポインタ組み８のパケッ
ト識別フラグと、ポインタ組み８の前ポインタが指し示
すポインタ組み７のパケット識別フラグとを比較する。

【０１１０】ポインタ組み８のパケット識別フラグと、
ポインタ組み７のパケット識別フラグとは、“０”と
“１”であって、パケット識別フラグが異なっているの
で、変化したポインタ組みまでの、ポインタ組み９，ポ
インタ組み８，ポインタ組み７の三つのポインタ組み
を、ＶＰＩ＃１に関するポインタ組みの連鎖から切り離
す。この動作によって、削除したいパケット以外（時間
的に一つ前に入力したパケット等）の情報、すなわちポ
インタ組み６の情報を使用することなく、パケット単位
の削除を行うことができる。

【０１１１】ポインタ組みの連鎖から切り離されたこと
によって、共通バッファのアドレス２００３ｈ，２００
４ｈ，２００５ｈのメモリ領域は空きの状態になるの
で、ＶＰＩ＃２のセルを共通バッファ１に入力すること
ができるようになる。この状態で、共通バッファ１のア
ドレス２００３ｈの位置に、ＶＰＩ＃２パケットＮｏ．
１−１セルを入力して、ＶＰＩ＃２に関するポインタ組
みの連鎖を作成する。

【０１１２】

【発明の効果】以上説明したように本発明によれば、共
通バッファ方式のＡＴＭ伝送装置において、使用帯域が
異なるユーザの複数の通信が混在する場合に、最低通話
帯域保証を実現することによって、各ユーザに対して最
低限の通信を保証できるようにすることが可能となる。

【図面の簡単な説明】

【図１】本発明の原理的構成(1) を示す図(1) である。

【図２】本発明の原理的構成(1) を示す図(2) である。

【図３】本発明の原理的構成(2) を示す図(1) である。

【図４】本発明の原理的構成(2) を示す図(2) である。

【図５】本発明の原理的構成(3) を示す図(1) である。

【図６】本発明の原理的構成(3) を示す図(2) である。

【図７】本発明の実施形態(1) を示す図(1) である。

【図８】本発明の実施形態(1) を示す図(2) である。

【図９】本発明の実施形態(1) を示す図(3) である。

【図１０】本発明の実施形態(2) を示す図(1) である。

【図１１】本発明の実施形態(2) を示す図(2) である。

【図１２】本発明の実施形態(3) を示す図(1) である。

【図１３】本発明の実施形態(3) を示す図(2) である。

【図１４】本発明の実施形態(4) を示す図(1) である。

【図１５】本発明の実施形態(4) を示す図(2) である。

【図１６】本発明の実施形態(5) を示す図(1) である。

【図１７】本発明の実施形態(5) を示す図(2) である。

【図１８】従来技術における個別バッファ方式を示す図
である。

【図１９】従来技術における共通バッファ方式を示す図
である。

【符号の説明】

１ 共通バッファ ２ 第１の入力方路に関するポインタ組みの連鎖 ３ 第２の入力方路に関するポインタ組みの連鎖 ４ 第１の入力方路に関する連鎖の最前と最後を指すポ
インタ組み ５ 第２の入力方路に関する連鎖の最前と最後を指すポ
インタ組み ６ ポインタメモリ ７ ある入力方路に関するポインタ組みの連鎖 ８ バッファ空きに関するポインタ組みの連鎖 ９ ある入力方路に関する連鎖の最前と最後を指すポイ
ンタ組み １０ バッファ空きに関する連鎖の最前と最後を指すポ
インタ組み

Claims (8)

【特許請求の範囲】
1. 【請求項１】 セルを格納する共通バッファに対して、
   該共通バッファ内のセルの格納位置を管理するポインタ
   メモリを設けて、該ポインタメモリ内に、該共通バッフ
   ァ内に格納されているセルの共通バッファアドレスと、
   該セルより時間的に一つ前に入力されたセルのポインタ
   メモリアドレスを示す前ポインタと、該セルより一つ後
   に入力されたセルのポインタメモリアドレスを示す後ポ
   インタとからなるポインタ組みをセルの入力順に配列し
   たポインタ組みの連鎖を入力方路ごとに形成し、 共通バッファがセルによって満たされた状態においてさ
   らにセルが入力されたバッファあふれ時には、いずれか
   の入力方路に関するポインタ組みの連鎖の最後のポイン
   タ組みを削除して、該ポインタ組みに対応する共通バッ
   ファアドレスに前記入力セルを書き込むとともに、該セ
   ルの入力方路に関するポインタ組みの連鎖の最後に該入
   力セルに関するポインタ組みを追加することを特徴とす
   る共通バッファメモリ管理方式。
2. 【請求項２】 請求項１に記載の共通バッファメモリ管
   理方式において、前記ポインタメモリ内に、セルの空き
   位置に対する共通バッファアドレスと、該空き位置の一
   つ前の空き位置のポインタメモリアドレスを示す前ポイ
   ンタと、該空き位置の一つ後の空き位置のポインタメモ
   リアドレスを示す後ポインタとからなるポインタ組みを
   順次配列したバッファ空きに関するポインタ組みの連鎖
   を形成し、 セル量が共通バッファの容量を超えないバッファ非あふ
   れ時には、いずれかの入力方路のセルの書き込みまたは
   読み出しに応じて、該入力方路に関するポインタ組みの
   連鎖の最前のポインタ組みを追加しまたは最後のポイン
   タ組みを削除するとともに、前記バッファ空きに関する
   ポインタ組みの連鎖の最後のポインタ組みを削除しまた
   は追加することを特徴とする共通バッファメモリ管理方
   式。
3. 【請求項３】 請求項１または２に記載の共通バッファ
   メモリ管理方式において、前記バッファあふれ時、共通
   バッファへの書込量が所定の閾値を超えた入力方路に関
   するポインタ組みの連鎖の最後のポインタ組みを削除し
   て、該ポインタ組みに対応する共通バッファアドレスに
   入力セルを書き込むとともに、該セルの入力方路に関す
   るポインタ組みの連鎖の最後に該入力セルに関するポイ
   ンタ組みを追加することを特徴とする共通バッファメモ
   リ管理方式。
4. 【請求項４】 請求項１または２に記載の共通バッファ
   メモリ管理方式において、前記バッファあふれ時、共通
   バッファへの書込量が最大である入力方路に関するポイ
   ンタ組みの連鎖の最後のポインタ組みを削除して、該ポ
   インタ組みに対応する共通バッファアドレスに入力セル
   を書き込むとともに、該セルの入力方路に関するポイン
   タ組みの連鎖の最後に該入力セルに関するポインタ組み
   を追加することを特徴とする共通バッファメモリ管理方
   式。
5. 【請求項５】 請求項２から４までのうちのいずれかに
   記載の共通バッファメモリ管理方式において、一部また
   は全部の入力方路において複数のセルによってパケット
   を構成しているとき、バッファ非あふれ時には、いずれ
   かの入力方路におけるパケットごとのセルの書き込みま
   たは読み出しに応じて、該入力方路に関するポインタ組
   みの連鎖の最前のポインタ組みをパケット単位に追加し
   または最後のポインタ組みをパケット単位に削除すると
   ともに、前記バッファ空きに関するポインタ組みの連鎖
   の最後のポインタ組みをパケット単位に削除しまたは追
   加し、 バッファあふれ時において、いずれかの入力方路にパケ
   ット単位でセルが入力されたときは、同数のセルからな
   るパケットを入力とする他の入力方路に関するポインタ
   組みの連鎖の最後のパケット単位のポインタ組みを削除
   して、該ポインタ組みに対応する共通バッファアドレス
   に入力パケットを構成するセルをそれぞれ書き込むとと
   もに、該パケットの入力方路に関するポインタ組みの連
   鎖の最後に該パケット単位のポインタ組みを追加し、 バッファあふれ時において、いずれかの入力方路にセル
   が入力されたときは、パケットを入力とする他の入力方
   路に関するポインタ組みの連鎖の最後のパケット単位の
   ポインタ組みを削除して、該パケットの最前のポインタ
   組みに対応する共通バッファアドレスに入力セルを書き
   込むとともに、該セルの入力方路に関するポインタ組み
   の連鎖の最後に該入力セルに関するポインタ組みを追加
   し、前記バッファ空きに関するポインタ組みの連鎖の最
   後に残りのセルに関するポインタ組みを追加することを
   特徴とする共通バッファメモリ管理方式。
6. 【請求項６】 請求項５に記載の共通バッファメモリ管
   理方式において、前記パケットを構成する最前のセルと
   次のセルとにおいて変化しながらパケットごとに順次増
   大しまたは減少するパケット識別番号を各セルに付与
   し、前記共通バッファあふれ発生時、パケットを削除す
   べき入力方路に関するポインタ組みの連鎖を最後から前
   に向かって検索して、前記パケット識別番号が変化した
   とき、該パケット識別番号が変化したセルを含むパケッ
   ト単位のポインタ組みを連鎖から削除することを特徴と
   する共通バッファメモリ管理方式。
7. 【請求項７】 請求項５に記載の共通バッファメモリ管
   理方式において、前記パケットを構成する最前のセルと
   パケットを構成する残りのセルとに対して異なるパケッ
   ト識別フラグを付加し、前記共通バッファあふれ発生
   時、パケットを削除すべき入力方路に関するポインタ組
   みの連鎖を最後から前に向かって検索して、前記パケッ
   ト識別フラグの値が変化したとき、該パケット識別フラ
   グが変化したセルを含むパケット単位のポインタ組みを
   連鎖から削除することを特徴とする共通バッファメモリ
   管理方式。
8. 【請求項８】 請求項１から７までのうちのいずれかに
   記載の共通バッファメモリ管理方式において、前記入力
   方路による区分に代えてＶＰＩまたはＶＣＩによる区分
   を用いることを特徴とする共通バッファメモリ管理方
   式。