JPH1090668A

JPH1090668A - 表示装置

Info

Publication number: JPH1090668A
Application number: JP24387696A
Authority: JP
Inventors: Katsuya Tsuchida; 勝也土田; Hisao Fujiwara; 久男藤原; Takeshi Ito; 伊藤　　剛; Haruhiko Okumura; 治彦奥村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-13
Filing date: 1996-09-13
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】低消費電力で、小型、高い画質で表示できる反
射型液晶表示装置の実現を目的とする。【解決手段】信号線４とゲート線９とアクティブ素
子５のうち少なくとも一つをスルーホール１０を介して
液晶層６から遠い側のアレイ基板面に配置し、液晶層６
による各種電極間の結合容量を小さくして、この結合容
量による充電・放電による電流を抑制するようにして構
成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はアクティブマトリ
ックス型の表示装置に係わり、特に液晶表示装置に代表
される低消費電力化をはかった表示装置に関する。

【０００２】

【従来の技術】パーソナルコンピュータ、ワードプロセ
ッサ、ＥＷＳ等のＯＡ用表示装置；電卓、電子ブツク、
電子手帳用の表示装置；携帯テレビ、携帯電話、携帯Ｆ
ＡＸ等の表示装置は、携帯性が重視されており、バッテ
リー駆動する必要があるので、消費電力ができるだけ少
ないことが望ましい。従来、薄型の表示装置としては、
液晶表示装置（ＬＣＤ）、プラズマディスプレイ、フラ
ットＣＲＴ等が知られている。このうち、低消費電力の
要求に対しては液晶表示装置が最も適しており、実用化
されている。液晶表示装置のうち、表示面を直接見るタ
イプを直視型という。直視型液晶表示装置には、バック
ライトとして背面に蛍光ランプ等の光源を組み込む透過
型と、周囲の光を利用する反射型がある。このうち、透
過型液晶表示装置はバックライトが必要であり、低消費
電力化には不向きである。これは、バックライトの消費
電力が大きく、バッテリー駆動で１日使用することが困
難だからである。したがって、携帯性を有する情報機器
のデイスプレイとしては、反射型液晶表示装置が最も普
及している。反射型液晶表示装置の駆動方法として一般
的に普及しているのが単純マトリックス駆動であるが、
単純マトリクス駆動は画質劣化が生じるため、アクティ
ブマトリックス駆動が望まれている。

【０００３】図９６は従来構造の反射型液晶表示装置の
断面構造を示しており、ガラス基板１の下面には対向電
極２が配置され、液晶層６を挟んでガラス基板１と対向
してアレイ基板が配置される。このアレイ基板はガラス
基板８の上に配置されたシリコン酸化膜７を有し、この
シリコン酸化膜７の下にはゲート線９が配置され、上側
にはアモルファスシリコン層（ａ−Ｓｉ）５を挟んで反
射板を兼ねる画素電極３および信号線４が配置されてい
る。

【０００４】このような従来構造では、図９６に示され
る様にガラス基板１とガラス基板８の間に信号線４，ゲ
ート線９，ａ−Ｓｉ５が配置されている。つまり、アク
ティブ素子（ＴＦＴ）がガラス基板１と８の間に配置さ
れている。この構造では信号線４と液晶層６及びゲート
線９と液晶層６との距離を大きくすることが困難であ
り、例えば、シリコン酸化膜７の厚さを５μｍ以上にす
ることは非常に困難である。

【０００５】この様な構造のアクティブ素子を使った反
射型液晶表示装置では、液晶層６に使う液晶材料として
ＰＤＬＣ（高分子分散型液晶），ＰＣＧＨ（相変化ゲス
トホスト液晶），ＰＳＣＴ（高分子スタビライズドコレ
スレリックテキスチヤー）、ＴＮ（ツイステッドネマテ
ィック）などの比誘電率が比較的高く駆動電圧が高いも
のを使う。従って、従来構造では信号線４及びゲート線
９を駆動した際に、対抗電極２と信号線４間の結合容量
Ｃｃｏｍ，ｓ，および対抗電極２とゲート線９間の結合
容量Ｃｃｏｍ，ｇに流れる充放電電流が大きく問題であ
る。

【０００６】

【発明が解決しようとする課題】このアクティブマトリ
ックス駆動では１画素毎にアクティブ素子を備えている
ため反射型液晶表示装置の高画質が確保されるものの、
アクティブ素子を駆動するために信号線，ゲート線，補
助容量線（以下Ｃｓ線とする）が必要で、従来これらが
すべて液晶層側のアレイ基板側に配置されているため、
液晶層を介した各種電極間の結合容量が比較的大きく、
前記結合容量に流れる充放電電流のため携帯機器に必要
な低消費電力性能が十分確保出来ず、反射型液晶表示装
置の高画質化と低消費電力化の両方を同時に実現するの
が困難であった。

【０００７】そこで、本発明は、この様な技術課題を解
決すべくなされたものであり、高画質でしかも消費電力
の少ない表示装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明の表示装置は、
基板上に配列される複数の信号線およびゲート線と、少
なくとも前記一つの信号線と前記一つのゲート線にアク
ティブ素子を介して接続される画素電極とを備えたアレ
イ基板と、前記画素電極に対向する対向電極を備えた対
向基板と、前記画素電極と前記対向電極との間に配置さ
れる表示媒体層とを備えた表示装置において、前記信号
線と前記ゲート線と前記アクティブ素子のうち少なくと
もーつを前記表示媒体層に面する側と反対側の前記アレ
イ基板面に配置したことを特徴として構成されている。

【０００９】上記の構成により、本発明に係る表示装置
では、前記信号線とゲート線とアクティブ素子のうち少
なくともーつを液晶層から遠い側のアレイ基板面に配置
しているので、液晶層による各種電極間の結合容量を小
さくすることが出来る。このため、アクティブ素子を駆
動する際に液晶層による各種電極間の結合容量のため生
じる充放電電流を抑えることができ、高画質、低消費電
力を実現した表示装置を提供することができる。

【００１０】

【発明の実施の形態】以下、この発明の種々の実施の形
態を図面により詳細に説明する。図１は第１の実施の形
態の反射型液晶表示装置の断面構造を示しており図９６
と対応する部分には同一の参照符号を付してある。

【００１１】ガラス基板１の下面には対向電極２が配置
され、液晶層６を挟んでガラス基板１と対向してアレイ
基板が配置される。このアレイ基板はガラス基板８の下
に配置されたシリコン酸化膜７を有し、このシリコン酸
化膜７とガラス基板８との間にはゲート線９が配置さ
れ、シリコン酸化膜７を挟んだ下側にはアモルファスシ
リコン層（ａ−Ｓｉ）５を挟んで画素電極３および信号
線４が配置されている。ガラス基板８にはスルーホール
１０が形成され、画素電極３はこのスルーホール１０を
通って反対側の液晶層６側の、下側にあるアモルファス
シリコン層（ａ−Ｓｉ）５を挟んで画素電極３および信
号線４が配置されているＴＦＴアクティブ素子に対応す
る位置にまで延びて配置されている。

【００１２】このような構造では、信号線４と液晶層６
及びグート線９と液晶層６との間にガラス基板８が介在
するため、相互の距離を大きくすることができる。な
お、ＴＦＴ素子部分を含む全体は保護膜ＰＣで保護され
る。

【００１３】ここで、ＴＦＴアクティブ素子を使った反
射型液晶表示装置では、液晶層６に使う液晶材料として
ＰＤＬＣ（高分子分散型液晶），ＰＣＧＨ（相変化ゲス
トホスト液晶），ＰＳＣＴ（高分子スタビライズドコレ
スレリックテキスチヤー）、ＴＮ（ツイステッドネマテ
ィック）などの比誘電率が比較的高く駆動電圧が高いも
のを使う。しかしながら、この実施態様の構造では信号
線４及びゲート線９を駆動した際に、対抗電極２と信号
線４間の結合容量Ｃｃｏｍ，ｓ，および対抗電極２とゲ
ート線９間の結合容量Ｃｃｏｍ，ｇが小さくなるので、
ここに流れる充放電電流が大きくならず、低消費電力構
造が実現できた。

【００１４】この結合容量Ｃｃｏｍ，ｓ及びＣｃｏｍ，
ｇに流れる充放電電流によって消費される消費電力ＰＬ
ＣＤは以下の様に示される。

【００１５】ＰＬＣＤ＝Ｃｃｏｍ，ｓ＊ｆｓ＊Ｖｓ２＋Ｃｃｏｍ，ｇ＊ｆｇ＊Ｖｇ２・・・・（１）ここで、ｆｓ：信号線駆動周期Ｖｓ：信号線駆動電圧ｆｇ：グート線駆動周期Ｖｇ：グート線駆動電圧である。但し、信号線，ゲート
線とも１本の時の消費電力である。従って、消費電力Ｐ
ＬＣＤを下げるためにはこの実施の形態に従ってＣｃｏ
ｍ，ｓ．Ｃｃｏｍ，ｇの値を下げることが有効である。

【００１６】Ｃｃｏｍ，ｓ．Ｃｃｏｍ，ｇの値は以下の
様に示される。

【００１７】Ｃｃｏｍ，ｓ（Ｃｃｏｍ，ｇ）∝εＬＣ＊ε（絶縁体）＊ε０／（εＬＣ＊ｄ（絶縁体）＋ε（絶縁体）＊ｄＬＣ）・・（２）ここで、εＬＣ：液晶層の比誘電率 ε（絶縁体）：液晶層と信号線（グート線）間絶縁体の
比誘電率 ε０：真空の誘電率ｄ（絶縁体）：絶縁体の厚さｄＬＣ：液晶層の厚さこの（２）式から、分母にある液晶層６と信号線４及び
液晶層６とゲート線９間の絶縁体の厚さｄ（絶縁体）を
増すことで消費電力ＰＬＣＤを下げることが可能であ
る。

【００１８】このように、図１の実施の形態に係る反射
型液晶表示装置では、ガラス基板１と８の間に信号線
４、ゲート線９でなるＴＦＴ素子が配置されず、ガラス
基板８上のガラス基板１とは反対側（液晶層６から遠い
面）にＴＦＴ素子が配置され、ガラス基板８には画素電
極３に電圧を供給するためのスルーホール１０が開いて
おり、ＴＦＴ素子はこのスルーホール１０を通して信号
線電圧を画素電極３に供給している。

【００１９】ガラス基板８の厚さは例えば７００μｍ程
度あるため、式（２）から明らかな様に容量Ｃｃｏｍ，
ｓ，Ｃｃｏｍ，ｇが小さくなり、結果として消費電力Ｐ
ＬＣＤが小さくなる。なお、シリコン酸化膜７の比誘電
率は約６．５である。

【００２０】以下に図１の実施の態様に係る反射型液晶
表示装置の製造方法を説明する。以下の説明では図１の
部分と対応する部分には同一の参照符号を付してある。

【００２１】図２〜図１８は図１の実施の態様に係る反
射型液晶表示装置のアレイ基板の製造方法を示してい
る。図２〜図１８では、１個のＴＦＴ，画素電極をもつ
アレイ基板を作る様子を示しているが実際は複数個を同
時に作っている。

【００２２】図２のガラス基板８にはまだなにも処理が
施されていない。図３ではガラス基板８上にゲート線材
料９ａをマグネトロンスパッタ法（スパッタ）法などを
用い成膜する。図４ではガラス基板８上に形成されたゲ
ート線材料９ａからフォトリソグラフィー技術（リソグ
ラフイー技術）を用いて図４に示す様なゲート線９を形
成する。このリソグラフィー技術としては、例えば「Ａ
ｎａｌｏｇ１ｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ
ｓ，ＰＡＵＬＲ．ＧＲＡＹＲＯＢＥＲＴＧ．ＭＥ
ＹＥＲ，ＵｎｉｖｅｒｓｉｔｙｏｆＣａｌｉｆｏ
ｒｎｉａ，Ｂｅｒｋｅｌｅｙ」および「日経ＢＰ社Ｖ
ＬＳＩ製造技術徳山，橋本編」などに開示された公知
の技術を用いることができる。

【００２３】すなわち、ゲー卜線材料９ａ上に図示しな
いフオトレジストを散布し、マスク露光によってゲート
線９に対応する部分を露光し、露光されないフオトレジ
ストを除去してゲート線９に対応する部分以外のゲー卜
線材料９ａを露出させ、エツチングによつてフオトレジ
ストが散布されていない不必要なゲート線材料９ａを除
去し、その後すべてのフォトレジストを除去する。以上
の操作によって図４に示される中間製造物が得られる。
また、後で説明するように、この時ゲー卜線９を形成す
るのと同時にグート線材料９ａからＣｓ線を形成しても
よい（参考文献：日経ＢＰ社「フラットパネルディスプ
レイ１９９１〜１９９５」）。

【００２４】次いで、図５に示すようにＣＶＤ法によっ
てシリコン酸化膜７を全面に形成し、スパッタ法により
ａ−Ｓｉ層５ａを成膜する。図６は図５の６−６線に沿
って切った断面図を示す。続いて、図７に示すように、
リソグラフィー技術を用い必要なａ−Ｓｉ５を残して他
の部分を除去し、図８に示すようにスパッタ法によりア
ルミニウム層３ａを成膜する。図９は図８の９−９線に
沿って切った断面図を示す。

【００２５】次に、図１０に示したように、ガラス基板
８の下部にスパッタ法によりアルミ膜３ｂを成膜してア
レイ基板を形成する。図１１は図１０の１１−１１線に
沿って切った断面図を示す。次いで、アレイ基板を過度
の温度勾配による変形を避けるため４００゜Ｃくらいに
予熱した状態で、Ｃ０_２レーザー等を用い回転レンズ装
置と組み合わせアレイ基板に図１２、１３に示す様なス
ルーホール１０を形成する。アレイ基板にスルーホール
１０をあける技術として、例えば「続・レ一ザー加工〜
生産工程への応用〜第３章小林昭著：開発社」などが
ある。また、アレイ基板にスルーホールをあける装置と
してＣＯ_２レーザー以外のレーザー、例えばエキシマレ
ーザーなどを用いてもよい。図１３に図１２の１３−１
３線に沿って切った断面図を示す。

【００２６】続いて、図１４に示したように、レジスト
１２、１３をアレイ基板両面に散布し、その後、不必要
な部分は除去する。この状態のアレイ基板をメッキ漕に
入れ、アレイ基板両面のアルミ電極３ａ，３ｂに電源Ｅ
により電圧差を生じさせメッキ処理を施す。その後、図
１５に示すように、アレイ基板両面に散布されたレジス
トをすべて除去すると、アレイ基板両面に配置されたア
ルミ３ａ，３ｂはメツキ処理により導通状態となる。

【００２７】次に、アレイ基板のＴＦＴ側素子側の面に
形成されたアルミ３ａをリソグラフィー技術によりパタ
ーニングし、図１６に示される様に形成する。図１７は
図１６の１７−１７線に沿って切って示す断面図であ
る。このようなメッキ処理は図１２に示されるスルーホ
ール１０を介してアレイ基板両面を一括して安価に導通
させることが可能であるが、図１７から明らかなよう
に、導通部１０の上下面を平坦に形成することが出来
ず、このままではアレイ基板下側（画素電極側）のアル
ミ３ｂを画素電極として使用することは難しい。

【００２８】このため、図１８に示すように、ＣＭＰ法
によってアレイ基板下側のアルミ３ｂを平坦化する。こ
の部分は後に画素電極３となるので表面にでこぼこがあ
ると液晶層６に印加する電圧にばらつきが生じ、より鮮
明な画像を表示出来なくなってしまう。アレイ基板のＴ
ＦＴ側に配置されたアルミ３ａのでこぼこは画像の質や
消費電力等に影響しないので図１８に示したように、そ
のままで良い。

【００２９】以上の製造方法によって、この実施の態様
に係る表示装置のアレイ基板が完成する。図１９，図２
０に完成したアレイ基板１５を示す。図１９はアレイ基
板１５をＴＦＴ１６側から見た図であり、図２０はアレ
イ基板１５を画素電極３側から見た図である。

【００３０】図９６に示した従来構造のアレイ基板の容
量Ｃｃｏｍ，ｓ（Ｃｃｏｍ，ｇ）と図２の本発明の実施
態様構造のアレイ基板の容量Ｃｃｏｍ，ｓ（Ｃｃｏｍ，
ｇ）とを比較すると、この実施の態様構造のアレイ基板
の容量Ｃｃｏｍ，ｓ（Ｃｃｏｍ，ｇ）は従来構造のアレ
イ基板の容量Ｃｃｏｍ，ｓ（Ｃｃｏｍ，ｇ）の０．３％
程の容量値である。但し、液晶層６にＰＣＧＨを使用
し、εＬＣ＝７，ε（絶縁体）＝３，ｄ（絶縁体）＝７
００μｍ，ｄＬＣ＝５μｍの場合である。よって、本発
明により従来消費電力ＰＬＣＤ＝５０ｍＷであったもの
が０．１５ｍＷになった。但し、ｆｓ＝ｆｇ＝２０ｋＨ
Ｚ，Ｖｓ＝２０Ｖ，Ｖｇ＝４０Ｖである。信号線６４０
本、ゲート線４８０本の場合で、参考文献「テレビジヨ
ン学会誌Ｖ０１．４２，ＮＯＩ（１９８８）駆動方式
柳澤」に示される様な駆動をした場合、本発明により容
量Ｃｃｏｍ，ｓ及びＣｃｏｍ，ｇで消費されていた消費
電力が６．４Ｗから２０ｍＷに削減できた。

【００３１】上記実施態様においてはアクティブ素子と
してＴＦＴを例に上げて説明した。しかしながら、この
発明のアクティブ素子はこれに限定するものではなく、
例えばダイオード方式のアクティブ素子やＭＩＭ方式
（金属一絶縁物一金属）のアクティブ素子やバリスタ方
式のアクテイブ素子であっても差し支えない。

【００３２】また、本発明に係わるアレイ基板では図１
８に示した構成に対して図２１に示す通り、アレイ基板
１５両面にＣｓ電極１７ａ，１７ｂを設けることが可能
で、そのため画素電極３の保持特性が良くなりＴＦＴ素
子１６を駆動するフレーム周波数を下げても画質劣化が
生じない。また、液晶層６の材料は上述した以外のもの
でも良い。

【００３３】以上詳述したようにこの実施の態様によれ
ば、信号線とグート線とアクティブ素子のうち少なくと
もーつを液晶層から遠い側のアレイ基板面に配置してい
るので、液晶層による各種電極間の結合容量を小さくす
ることが出来る。このため、アクティブ素子を駆動する
際に液晶層による各種電極間の結合容量のため生じる充
放電電流を抑えることができ、高画質、低消費電力を実
現した反射型液晶表示装置を提供することができる。

【００３４】以下、アレイ基板にＣｓ電極を形成した実
施の態様について説明する。

【００３５】図２２はこの実施の態様に関わる反射型液
晶表示装置の断面構造を示し、上記の実施の態様と対応
する部分には同一の参照符号を付してある。図におい
て、Ｃｓ電極２０が信号線４と画素電極３とにシリコン
酸化膜７を介して重なりを持つように配置することで、
この発明に適用できるアレイ構造でＣｓ電極を形成する
ことができる。また、図２２に破線で示したように、Ｃ
ｓ電極２０が隣同志の画素電極３の間に来るように配置
すれば、このＣｓ電極２０をバックメタルＢＭとして使
用することが可能で、信号線４の反射率よりも低い反射
率を持つＣｓ電極２０とすることで、よりバックメタル
ＢＭとしての効果が期待できる。例えば、Ｃｓ電極２０
をモリブタングステンなどで形成すればよい。

【００３６】図２２の実施の態様の構造の反射型液晶表
示装置の製造方法を以下に説明する。図２３のガラス
基板８にはまだなにも処理が施されていない。次の図２
４の工程ではガラス基板８上にゲート線、Ｃｓ材料９ａ
をマグネトロンスパッタ法（スパッタ）法などを用い成
膜する。次の工程ではガラス基板８上に形成されたゲー
ト線材料９ａからフォトリソグラフィー技術（リソグラ
フイー技術）を用いて図２５に示す様にゲート線９およ
びＣｓ線２０を形成する。

【００３７】すなわち、ゲー卜線材料９ａ上に図示しな
いフォトレジストを散布し、マスク露光によってゲート
線９およびＣｓ線２０に対応する部分を露光し、露光さ
れないフオトレジストを除去してゲート線９およびＣｓ
線２０に対応する部分以外のゲー卜線材料９ａを露出さ
せ、エツチングによつてフオトレジストが散布されてい
ない不必要なゲート線材料９ａを除去し、その後すべて
のフォトレジストを除去する。以上の操作によって図２
５に示される中間製造物が得られる。

【００３８】次いで、図２６に示すようにＣＶＤ法によ
ってシリコン酸化膜７を全面に形成し、スパッタ法によ
りａ−Ｓｉ層５ａを成膜する。図２７は図５の２７−２
７線に沿って切った断面図を示す。続いて、図２８に示
すように、リソグラフィー技術を用い必要なａ−Ｓｉ５
を残して他の部分を除去し、図２９に示すようにスパッ
タ法によりアルミニウム層３ａを成膜する。図３０は図
２９の３０−３０線に沿って切った断面図を示す。

【００３９】次に、図３１に示したように、ガラス基板
８の下部にもスパッタ法によりアルミ膜３ｂを成膜して
アレイ基板を形成する。図３２は図３１の３２−３２線
に沿って切った断面図を示す。次いで、アレイ基板を過
度の温度勾配による変形を避けるため４００゜Ｃくらい
に予熱した状態で、Ｃ０_２レーザー等を用い回転レンズ
装置と組み合わせアレイ基板に図３３、３４に示す様な
スルーホール１０を形成する。図３４は図３３の３４−
３４線に沿って切った断面図を示す。

【００４０】続いて、図３５に示したように、レジスト
１２、１３をアレイ基板両面に散布し、その後、不必要
な部分は除去する。この状態のアレイ基板をメッキ漕１
９に入れ、アレイ基板両面のアルミ電極３ａ，３ｂに電
源Ｅにより電圧差を生じさせメッキ処理を施す。その
後、図３６に示すように、アレイ基板両面に散布された
レジストをすべて除去すると、アレイ基板両面に配置さ
れたアルミ３ａ，３ｂはメツキ処理により導通状態とな
る。

【００４１】次に、アレイ基板のＴＦＴ素子側の面に形
成されたアルミ膜３ａをリソグラフィー技術によりパタ
ーニングし、図３７に示される様に形成する。図３８は
図３７の３８−３８線に沿って切って示す断面図であ
る。このようなメッキ処理はスルーホール１０を介して
アレイ基板両面を一括して安価に導通させることが可能
であるが、図３８から明らかなように、導通部１０の上
下面を平坦に形成することが出来ないので、前記の実施
態様と同様に、ＣＭＰ法によってアレイ基板下側のアル
ミ３ｂを平坦化する。この部分は後に画素電極３となる
ので表面にでこぼこがあると液晶層６に印加する電圧に
ばらつきが生じ、より鮮明な画像を表示出来なくなって
しまう。アレイ基板のＴＦＴ側に配置されたアルミ３ａ
のでこぼこは画像の質や消費電力等に影響しないので図
３８に示したように、そのままで良い。

【００４２】以上の製造方法によって、この実施の態様
に係る表示装置のアレイ基板が完成する。この構造では
図３８からも明らかなように、Ｃｓ線２０とアルミ膜３
ａとがシリコン酸化膜７を介して重なりを持つように配
置されている。

【００４３】以上の実施の態様ではスルーホール１０を
介してアレイ基板１５の両面に形成された画素電極とＴ
ＦＴアクティブ素子１６とが互いに接続された構造を有
するが、その具体的な実施の形態を以下に詳細に説明す
る。

【００４４】ＴＦＴアクティブ素子１６を液晶層６とは
反対側に形成する構造（裏面アクティブ素子構造）であ
ると，前記結合容量に流れる充放電電流を激減させ低消
費電力化を実現することが可能となる。

【００４５】裏面アクティブ素子構造は、反射型液晶表
示装置の低消費電力化を実現するのが可能であるが、製
造上，画素電極面に凹凸が出来やすくそのため画質劣化
が生じるとともに製造工程が非常に複雑になる。また、
信号線，ゲート線とこれらを駆動する集積回路（ＩＣ）
とを接続するための接続領域を設けなくてはならず額縁
面積の妨げとなっている。

【００４６】以下の実施の形態は、高画質でしかも消費
電力が少なく額縁面積の小さい反射型液晶表示装置を提
供するものである。

【００４７】この実施の形態では、画素電極３とアクテ
ィブ素子１６とがアレイ基板１５に設けられたスルーホ
ール１０を通して接続されるとともに、引き出し線３ｘ
を介してスルーホール１０と画素電極３とが接続される
ため、アクティブ素子１６が配置される領域を画素電極
３が配置される領域よりも小さくすることができる。よ
って、額縁面積の小さい反射型液晶表示装置を提供する
ことができる。

【００４８】図３９にこの実施の形態に係る反射型液晶
表示装置の断面構造を示し、図１の実施の形態と同じ部
分は同一の参照符号を付してある。

【００４９】図３９の実施の形態で図１のものと異なる
部分は、画素電極３とスルーホール１０に形成された接
続部３ｃとの間を接続する引き出し線３ｘのみであり、
他は同じ構成である。ＴＦＴ素子１６はこのスルーホー
ル１０に形成された接続部３ｃと引き出し線３ｘを通し
て信号線４の電圧を画素電極３に供給している。

【００５０】図４０，４２，４４は液晶層６側からガラ
ス基板８を見た時の平面図であり、図４１，４３，４５
は反対側のシリコン酸化膜７側からガラス基板８を見た
時の平面図である。

【００５１】図４０において、黒丸はスルーホール１０
を示しており、それぞれのスルーホール１０と対応する
画素電極３との間はそれぞれ引き出し線３ｘにより接続
されている。この引き出し線３ｘは電気抵抗の小さいア
ルミニウムやＩＴＯ等が適している。

【００５２】図４１に示した反対側において、信号線４
及びグート線９と集積回路（ＩＣ）は接続パッド２２に
より接続される。この実施の形態では図４０，４１に示
される通り、ＴＦＴアクテイブ素子１６を配置している
領域（アクティブ素子領域）が画素電極３を配置してい
る領域（画素電極領域）よりも面積が小さいので、画素
電極３下に接続パッド２２を設けることが可能である。
なお、アクティブ素子領域と画素電極領域の具体的面積
及びその定義を図４９，５０に示す。

【００５３】図４２，４３は、ガラス基板８とＩＣ２４
ａ，２４ｂとを接続した場合の図であり、ガラス基板８
とＩＣ２４ａ，２４ｂとはフィルムキヤリアテープ２６
を介して接続されている。この接続方法は例えば「ＴＡ
Ｂ技術入門畑田覧造著工業調査会」などによる公知
のものでよい。

【００５４】このように、この実施の形態では、画素電
極３下でＩＣ２４ａ，２４ｂとガラス基板８とが接続可
能であるため、額縁面積の小さい反射型液晶表示装置が
提供可能である。

【００５５】図４４，４５は、ガラス基板８とＩＣ２４
ａ，２４ｂとを接続した場合の図であり、ガラス基板８
とＩＣ２４ａ，２４ｂとはバンプ（図示せず）を介して
接続される、いわゆるＣＯＧ実装で接続されている。こ
の接続方法は、例えば「フラットパネルディスプレイ
１９９０〜１９９６日経ＢＰ社」などにより公知の方
法である。この場合も図４２，４３と同様に反射型掖晶
表示装置の額縁面積削減が可能である。なお、図４５に
示すＩＣ２４ａ，２４ｂはガラス基板８のＴＦＴ素子１
６を製造する同一製造過程中に製造してもよい。この場
合接続用バンプが不要となる。

【００５６】図４６，４７は従来との比較でこの実施の
形態による額縁面積削減効果を示すための図であり、図
４６は従来例を示す。図４７はこの実施の形態にかかわ
る反射型液晶表示装置を示したものである。なお、図４
７ではスルーホール１０を省略して示している。

【００５７】この実施の形態では、図４７から明らかな
ように、アクティブ素子領域を画素電極領域よりも大幅
に小さくすることが可能であるため、図４６の従来と比
較して反射型表示装置の額縁面積を大幅に削減すること
が可能である。

【００５８】図４８は、引き出し線３ｘによるスルーホ
ール１０と画素電極３の接続部分を拡大して示したもの
である。引き出し線３ｘの線幅は製造技術上できるだけ
細くすることが望ましい。

【００５９】また、この実施の形態では、アクティブ素
子領域を小さくすることができ、アクティブ素子を形成
する際の露光面積が小さくなるので、アクティブ素子を
より均一に製造することが可能であるとともに、ステッ
パ方式におけるショット数を削減し、高いスループット
を実現することができる。

【００６０】以上述べた如く、この実施の形態では、画
素電極とアクティブ素子とがアレイ基板に設けられたス
ルーホールを通して接続されるとともに、引き出し線を
介してスルーホールと画素電極とが接続されるため、ア
クティブ素子が配置される領域を画素電極が配置される
領域よりも小さくすることができる。よって、額縁面積
の小さい反射型液晶表示装置を提供することができる。

【００６１】以下の実施の形態は、反射面を有する基板
と透明基板間に液晶材料を挟持する反射型液晶表示装置
に関し、反射面側の基板に画素電極を設け、画素電極に
備わっている信号線および走査線と、信号線駆動回路お
よび走査線駆動回路との接続は、基板内に設けたコンタ
クトホール（ここで、コン夕クトホール内部には導電材
が満たされており、以下、それを含めてコンタクトホー
ルと呼ぶ）を介して行うことによって、各駆動回路ＩＣ
を基板背面に実装する、もしくは基板背面に多結晶シリ
コンなどによってアレイを形成する、セルー体型のモジ
ュール構成となる表示装置である。

【００６２】携帯端末のみならずノートパソコン等にお
いても、パネルサイズの拡大を望む一方で、狭額縁化へ
の要求が高まっている。たとえば、図７５に図示のよう
に、信号線駆動回路ＩＣ１８１を表示面１８０に対し上
側の長辺に平行に配置し、走査線駆動回路ＩＣ１８２を
表示面に対し左側の短辺に平行に配置する方法がある。
また、各駆動回路ＩＣと液晶セルとの接続方法は、例え
ば信号線駆動回路と信号線に関しては、図７６に図示の
ように、信号線よりパシベーシヨン１８５が備わってい
ないパッド部１８６がセル外に引き出され、信号線駆動
回路からのタブ配線１８７と前記パッド部１８６とを異
方性導電膜１８８を介して接続する方法がある。これに
より例えばテープキャリア上にＩＣがある場合には、テ
ープキャリアの幅だけ少なくともモジユールのサイズが
大きくなることになる。同様にして走査線駆動回路にお
いても、走査線駆動回路があるテープキャリアの幅だけ
少なくともモジユールサイズが大きくなる。これを解決
する手段として、信号線駆動回路のテープキャリアを折
り曲げて、セルの裏面に持ってくる方法が行われている
が、折り曲げの応力が各々の駆動回路に働くことによる
接続不良を避けるために、ある程度の余裕を持たせなけ
ればならず、そのサイズ分だけパネルサイズが大きくな
る。この他にモジユールサイズを決めるものとして、コ
ンピュータからの画像信号を変換するための、ゲートア
レイ（以下、ＧＡと呼ぶ）、階調信号用の増幅回路（以
下、ＯＰ）、その他の受動素子および能動素子が必要と
なり、これらを実装したＰＣボードがモジュールサイズ
を決める一因となる。

【００６３】一方、パネルサイズおよび製造プロセス削
減のため、信号線駆動回路、走査線駆動回路を多結晶シ
リコンで形成する技術が開発されている。この場合にお
いてはセルサイズを小さくできるが、完全に無くすこと
はできない。

【００６４】以下に述べる実施の形態では、反射面を有
する画素電極の備わっている絶縁基板背面に、信号線駆
動回路および走査線駆動回路を実装し、前記各ＩＣによ
るパネルサイズの増大を生じさせない反射型液晶表示装
置を提供する。

【００６５】また、この実施の形態では、セル内を複数
の画素よりなる画素ブロックに分割して駆動することに
より、セル内の配線長を短くでき、それに伴う配線容量
の減少によって、消費電力を低減することができる。

【００６６】また、セル内を複数の画素よりなる画素ブ
ロックに分割して駆動することにより、動画表示部と静
止画表示部を分けて駆動することができるようにし、動
画表示を行うブロックの駆動周波数を高くし、静止画表
示を行うブロックの駆動周波数を低くすることによっ
て、表示画像に応じて消費電力を最適化できる。

【００６７】また、高精細化によって、信号線間および
走査線間の間隔が小さくなった場合においても、コンタ
クトホールを設ける位置を色々変えることによって、隣
接するコンタクトホール間の間隔を大きくすることがで
き、隣接するコンタクトホール間で電気的な接触が生じ
ないようにできる。

【００６８】また、反射面を有する絶縁基板の前面に画
素電極を備えたアレイを形成し、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路（例えば、ＧＡ）
と、外部入カデータを所望の論理手段によって処理する
処理回路（例えば、中央演算処理部、以下、ＣＰＵと呼
ぶ）と、電気的信号変換を行う受動素子および能動素子
（例えば、ＯＰ）などを形成することができるように
し、表示のみならず、情報端末自体に必要となる各素子
を一体化して構築することができる。

【００６９】この実施の形態の液晶表示装置は、液晶材
料を挟持する透明絶縁基板と、絶縁基板と、前記透明絶
縁基板に備わっている透明電極と、前記絶縁基板に備わ
っている反射面を有する画素電極と、前記画素電極に画
像信号を印加する信号線と、前記信号線に画像信号を供
給する信号線駆動回路とを具備し、前記信号線と前記信
号線駆動回路とは前記絶縁基板内に設けたコンタクトホ
ールを通して接続されていることを基本的構成とする。

【００７０】この実施の形態の第１の視点は、反射面を
有する画素電極および画素電極が備わっている信号線は
絶縁基板の前面に配置され、信号線への画像信号を出力
する信号線駆動回路は、絶縁基板の背面すなわち反射面
の背面に配置されることを特徴とする反射型液晶表示装
置である。

【００７１】第２の視点は、マトリックス状に配列され
た反射面を有する画素電極および画素電極が備わってい
るスイッチング素子と、信号線と、走査線とが、絶縁基
板の前面に配置され、前記信号線および走査線と、信号
線への画像信号を出力する信号線駆動回路および前記ス
イッチング素子を制御する走査線への走査信号を出力す
る走査線駆動回路は、絶縁基板内に設けたコンタクトホ
ールを介して接続されていることを特徴とする反射型液
晶表示装置である。

【００７２】第３の視点は、マトリックス状に配列され
た反射面を有する画素電極および画素電極が備わってい
るスイッチング素子と、信号線と、走査線とが、絶縁基
板の前面に配置され、前記信号線および走査線と、信号
線への画像信号を出力する信号線駆動回路および前記ス
イツチング素子を制御する走査線への走査信号を出力す
る走査線駆動回路は、絶縁基板内に設けたコンタクトホ
ールを介して接続され、また、前記信号線駆動回路およ
び走査線駆動回路は絶縁基板の背面すなわち反射面の背
面に配置されることを特徴とする反射型液晶表示装置で
ある。

【００７３】第４の視点は、前記絶縁基板にマトリック
ス状に配列された画素電極を、少なくとも２つ以上の複
数の画素よりなる画素ブロックに分割し、前記ブロック
内に配設された画素電極に対し書き込み動作を制御する
スイッチング素子と、前記スイッチング素子を駆動する
ための走査線と、前記走査線に走査信号を供給する走査
線駆動回路と、画像信号を印加する信号線と、前記信号
線に画像信号を供給する信号線駆動回路とを有し、前記
信号線および走査線の配線長はブロック毎に同一もしく
は同一としないことによって、配線長を変えると共に配
線容量を変え、また、ブロック毎に駆動周波数を変えら
れることを特徴とする反射型液晶表示装置である。

【００７４】第５の視点は、前記絶縁基板にマトリック
ス状に配列された画素電極を、少なくとも２つ以上の複
数の画素よりなる画素ブロックに分割し、隣接する前記
ブロック間で、信号線および走査線を共通とし、もしく
は共通とせず、また、前記ブロック内の信号線および走
査線を、同一の前記信号線駆動回路および走査線駆動回
路によって駆動し、もしくは同一でない前記信号線駆動
回路および走査線駆動回路によって駆動することで、セ
ルサイズもしくは画素数に合わせて各ＩＣの数を最適化
することを特徴とする反射型液晶表示装置である。

【００７５】第６の視点において、前記信号線もしくは
走査線間の間隔とコンタクトホール間の間隔を変えるこ
とによって、コンタクトホールを形成するためのプロセ
ス条件または、各ＩＣのピン幅に適応した基板構成であ
ることを特徴とした反射型液晶表示装置である。

【００７６】第７の視点は、反射面を有する絶縁基板の
前面に画素電極を備えたアレイを形成し、前記絶縁基板
の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路（例えば、
ＧＡ）と、外部入カデータを所望の論理手段によって処
理する処理回路（例えば、ＣＰＵ）と、電気的信号変換
を行う受動素子および能動素子（例えば、０Ｐ）と、表
示のみならず、情報端末自体に必要とされる各素子を実
装する、もしくはそれらの内のいずれかを実装すること
を特徴とする反射型液晶表示装置である。

【００７７】第８の視点は、反射面を有する絶縁基板の
前面に画素電極を備えたアレイを形成し、前記絶縁基板
の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路（例えば、
ＧＡ）と、外部入カデータを所望の論理手段によって処
理する処理回路（例えば、ＣＰＵ）と、電気的信号変換
を行う受動素子および能動素子（例えば、０Ｐ）とを多
結晶シリコン、単結晶シリコンまたはそれに準ずる半導
体組成によって形成することができるため、表示のみな
らず、情報端末自体に必要となる各素子を一体化して構
築することを特徴とする反射型液晶表示装置である。

【００７８】この実施の形態の液晶表示装置において、
絶縁基板材料としては、ガラス基板等を用いることがで
きるが、基板と液晶セルとの間に、反射板を設けること
もできるため、画素電極が反射板を兼ねなくても良い。
よって、絶縁基板はシリコンやセラミックス等からなる
基板材料であっても良い。また、反射材料は、画素電極
を兼ね導電性を要する場合には、アルミニウム、クロム
などを用いることができ、画素電極とは独立して配設す
るなどして絶縁性を要する場合には、酸化マグネシウ
ム、硫酸バリウム等を用いることができる。また、この
液晶表示装置において、カラー表示を行う場合に、前記
液晶層を積層することによって実施してもよい。

【００７９】前記第１の視点によれば、反射面を有する
画素電極が信号線に備わっており、信号線ヘの画像信号
は絶縁基板の背面すなわち反射面の背面に配置された信
号線駆動回路より入力されるため、信号線駆動回路は、
表示面には現れず開口率を下げることはなく、画像を表
示する、例えばセグメント表示もしくは単純マトリック
ス表示などを行うことできる。

【００８０】第２の視点によれば、マトリックス状に配
列された反射面を有する画素電極と前記画素電極に電圧
を印加するための手段である信号線駆動回路および走査
線駆動回路は、絶縁基板内に設けたコンタクトホールを
介して接続されていることにより、コンタクトホールを
セルの内側に設けることにより、各ＩＣとセル間の距離
を決めているタブ配線部がセルの下に配設できるため、
前記各ＩＣとセル間距離を小さくできる。

【００８１】第３の視点によれば、マトリツクス状に配
列された反射面を有する画素電極および画素電極が備わ
つているスイッチング素子と、信号線と、走査線とが、
絶縁基板の前面に配置され、信号線駆動回路および走査
線駆動回路は、絶縁基板内に設けたコンタクトホールを
介して絶縁基板の背面すなわち反射面の背面に配置され
ることにより、タブ配線を不要とでき、また、各ＩＣが
占める面積を実質上最小、もしくは０にできる。

【００８２】第４の視点によれば、マトリックス状に配
列された画素電極を、複数個の画素よりなるブロックに
分割して駆動することにより、信号線および走査線の長
さを適当に変えることができる。これにより、従来に比
ベ信号線および走査線容量を小さくすることができるた
め、次の式（３）で示される消費電力分を容量の低減に
より減らすことができる。

【００８３】Ｐ＝Ｃ＊Ｆ＊Ｖ^２・・・（３）但し、Ｐ：消費電力Ｃ：容量Ｆ：駆動周波数Ｖ：駆動電圧また、動画および静止画を同時に同一表示面に表示する
マルチメディア対応において、前記ブロック中のいくつ
かのブロックでは動画を、その他のブロックでは静止画
を表示させるようにすることによって、動画表示のブロ
ックと静止画表示のブロックとで駆動周波数を変えられ
る。これにより、静止画表示のブロツクでは、式（３）
に示される駆動周波数を低減できるため、消費電力を減
らせる。第５の視点によれば、隣接するブロック間で、
信号線および走査線を共通とする、もしくは共通としな
いことができる。例えば、隣接するブロック間で走査線
は共通とし、信号線は共通としないようにすることがで
きる。走査線は共通としたことにより、配線容量が大き
くなるが、駆動周波数が低いため消費電力は大きくなら
ず、信号線では駆動周波数は高いが、配線容量を小さく
できるため、消費電力を低減できる。

【００８４】また極性反転を必要とする場合に、前記信
号線および走査線の配線方法を種々変え、信号線反転、
コモン反転、ドツト反転に最適なブロック構成をとれ
る。これにより、信号線駆動回路および走査線駆動回路
の数が増えることが考えられるが、絶縁基板背面に実装
することができるため、モジュールサイズを大きくせず
に構成できる。

【００８５】第６の視点によれば、高精細化により隣接
する信号線もしくは隣接する走査線間の間隔が小さくな
った場合において、夫々のコンタクトホールを大きくす
ることができる。これにより、コンタクトホール形成の
プロセス条件によつて、コンタクトホール間の間隔が制
限される場合においても、最適なコンタクトホールを形
成し前記配線と接続できる。また、信号線駆動回路およ
び走査線駆動回路のピン間隔が制限される場合において
も、ＩＣのピン構成に応じてコンタクトホールの配置を
変えることができる。

【００８６】第７の視点によれば、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路（例えば、ＧＡ）
と、外部入カデータを所望の論埋手段によつて処埋する
処埋回路（例えば、ＣＰＵ）と、電気的信号変換を行う
受動素子および能動素子（例えば、ＯＰ）と、表示のみ
ならず、情報端末自体に必要となる各素子等を実装する
ことができる。これにより、各素子を表示面の背面に配
置し、モジュールサイズをパネルサイズとほぼ等しくす
ることができる。これにより、全てが表示面となる紙の
ような情報端末機を構成できる。

【００８７】第８の視点によれば、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路（例えば、ＧＡ）
と、外部入カデータを所望の論理手段によって処理する
処理回路（例えば、ＣＰＵ）と、電気的信号変換を行う
受動素子および能動素子（例えば、ＯＰ）と、表示のみ
ならず、情報端末自体に必要となる各素子等を多結晶シ
リコン、単結晶シリコンまたはそれに準ずる半導体組成
によって形成することができる。これにより、画素電極
が配設されている表示面と、前記各素子を配設する背面
を持つ一枚もしくは複数枚の絶縁基板を構成できる。よ
って、外付けの各素子の数を最小とすることができる。
また、表示面と背面を同一のプロセスによって形成する
こともできるため、製造プロセスの簡略化を行える。

【００８８】以下、図面を参照して詳細に説明する。

【００８９】（第１実施例）この実施の形態における第
１の実施例は、反射面を有する画素電極および画素電極
が備わっている信号線は絶縁基板の前面に配置され、信
号線への画像信号を出力する信号線駆動回路は、絶縁基
板の背面すなわち反射面の背面に配置されている反射型
液晶表示装置である。

【００９０】例えば図５１に図示の反射型液晶表示装置
は、液晶材料３３を挟持する透明絶縁基板３１と、絶縁
基板３７と、前記透明絶縁基板３１に備わっている透明
電極３２と、前記絶縁基板３７に備わっている反射面を
有する画素電極３４と、前記画素電極３４に画像信号を
印加する信号線３５と、前記信号線３５に画像信号を供
給する信号線駆動回路３８とを具備し、前記信号線３５
と前記信号線駆動回路３８とは前記絶縁基板３７内に設
けたコンタクトホール３６を通して接続されている。画
素電極３４と信号線３５の間に絶縁材料３０が必要に応
じて設けられている。ここで、コンタクトホール中には
導電材料３６ａが充填されている。また前記画素電極３
４、信号線３５、コンタクトホール３６内部の導電材料
３６ａとは特に材料を区別するものではなく、導電性を
有するものであればよい。

【００９１】透明電極３２側への電圧印加方法は、図５
２に図示のように、別段にコンタクトホール４０を設
け、信号線３５と信号線駆動回路３８と同様に、透明電
極３２と対向電圧発生回路３９を前記コンタクトホール
４０に充填された導電材料４０ａを介して接続すること
で実施できる。

【００９２】また、図５３に図示のように、セル内に配
設した複数個の画素に対して同一の対向電極電位を透明
電極３２に印加する場合は、セル周辺に導電電部４１を
設け、透明電極３２と導通させ、画素電極３４とは絶縁
された構成をとることによって実施できる。ここで画素
電極３４と信号線３５が一対で構成されている場合は、
セグメント表示を行うことができる。また、画素電極３
４が横一列で同一とし、透明電極３２が縦一列で同一で
ある場合は、単純マトリックス駆動を行うことができ
る。

【００９３】（第２実施例）第２の実施例は、図５４に
図示のように、液晶材料３３を挟持する透明絶縁基板３
１と、絶縁基板３７と、前記透明絶縁基板３１に備わっ
ている透明電極３２と、マトリックス状に配列された画
素電極３４と、画素電極３４が備わっているスイッチン
グ素子４３、信号線３５、走査線４４と、を具備し、信
号線３５と図示しない信号線駆動回路はコンタクトホー
ル３６を介し、走査線４４と図示しない走査線駆動回路
とはコンタクトホール４５を介して接続されている。こ
こで、スイッチング素子４３は、例えばＴＦＴ（薄膜ト
ランジスタ）素子、ＭＩＭ（メタル・インシュレータ・
メタル）素子等によって構成されている。以下スイッチ
ング素子についてはＴＦＴを用いて説明する。

【００９４】図５５は図５４の実施例に係る液晶セルの
回路構成を示すものである。液晶材料ＣＬＣ（３３）
と、補助容量Ｃｓと、スイッチング素子ＳＷ（４３）
と、信号線Ｓｉｇと、走査線Ｇａｔｅによって基本的に
構成され、信号線駆動回路および走査線駆動回路とは、
信号線コンタクトホールＳｃ（３６）および走査線コン
タクトホールＧｃ（４５）を介して接続されているもの
とする。

【００９５】本実施例に係る液晶セルおよびそれに係る
モジュール構成例を裏面側を図５６に、表示面側を図５
７により図示した。液晶セル５１に設けたコンタクトホ
ールと、信号線駆動回路５３および走査線駆動回路５５
を実装したＴＣＰ（テープキャリアーパッケージ）５２
および５４のタブ配線パッド部が接続されている。

【００９６】（第３実施例）第３の実施例は、図５８に
図示のように、液晶セル６１に設けた複数のコンタクト
ホール６２および６３を介し、液晶セル６１の背面（表
示面とは反対面）に実装した信号線駆動回路６４および
走査線駆動回路６５と信号線および走査線を接続する構
成となっている。実装方法はタブ実装、バンプ実装など
が考えられる。また、各駆動回路６４、６５とコンタク
トホール６２、６３との電気的、機械的な接触安定性を
高めるために、接続後に樹脂などで封止することもでき
る。また、セルヘ応力が働きセルが歪むことによって、
接触部が剥がれることが考えられる場合は、各駆動回路
６４、６５の周辺に弾力材を設けることができる。

【００９７】図５９は別の実施例を示したものである
が、このようにコンタクトホール６２、６３を液晶セル
６１の各辺に対して斜めに設けることにより、各駆動回
路６４、６５をパネルの形状に関係なく配置することが
できる。

【００９８】（第４実施例）第４の実施例は、例えば図
５４の実施例の前記絶縁基板３７にマトリックス状に配
列された複数の画素電極３４を、少なくとも２つ以上の
複数の画素よりなる画素ブロックに分割するものであ
る。この液晶セル構成を図６０に図示する。

【００９９】図６０に示すように、マトリックス状に配
列された画素を４つの画素ブロックＰＢ１〜ＰＢ４に分
割し、液晶セル６１の背面には例えば信号線駆動回路６
４および走査線駆動回路６５を夫々の画素ブロックＰＢ
１〜ＰＢ４の中間に配置した構造を取るものとする。

【０１００】図６１には本実施例に係る液晶セルの各駆
動回路６４、６５と画素ブロックＰＢ１〜ＰＢ４の構成
の関係を示すものである。本方式においては、表示面を
４分割して駆動できる。よって、動画と静止画を同一表
示面に同時に表示する場合、例えば動画を画素ブロック
ＰＢ１の表示域に、静止画を画素ブロックＰＢ２、ＰＢ
３、ＰＢ４の表示域にそれぞれ表示することによって、
動画部と静止画部の駆動周波数を変えることができる。
これによって、動画部での駆動周波数を高く（通常６０
Ｈｚ）、静止画での駆動周波数を低く（例えばマルチフ
ィールド駆動を用いる）できるため、ブロックＰＢ１〜
ＰＢ４毎に消費電力を最適化できる。

【０１０１】また、本実施例においては、表示面をブロ
ック化すると共に、ブロック毎に信号線およびゲート線
を独立にすることもできるため、駆動回路１つあたりの
信号線容量および走査線容量を小さくすることができ、
大幅に消費電力を低減できる。また、本実施例におい
ては、ゲート線の配線長を従来より短くできるため、ゲ
ートなまりによる書き込み不足などで生じる画質劣化を
改善でき、また信号線の配線長を短くできるため、信号
線とコモン電極とのカップリングによるコモン電極の立
ち上がりなまりによって生じるクロストークについても
改善できる。

【０１０２】図６２には前記ゲートなまりの信号波形お
よび、コモン電極の立ち上がりなまりを、従来と本方式
についてそれぞれ示したものである。ここでは、コモン
電極についても分割することができる。

【０１０３】（第５実施例）第５の実施例は、隣接する
前記ブロックＰＢ１〜ＰＢ４間で信号線および走査線を
共通とすることができる。第４実施例においては、各ブ
ロックＰＢ１〜ＰＢ４で信号線および走査線を独立に配
設したものを示したが、例えば走査線に関して画素ブロ
ックＰＢ１、ＰＢ２を共通、画素ブロックＰＢ３、ＰＢ
４を共通とすることによって、走査線に関しては従来の
アレイ構成を用いることができる。信号線に関しては、
各ブロックＰＢ１〜ＰＢ４毎で分割されているので、配
線容量の低減により消費電力を削減できる。また、各画
素ブロックＰＢ１〜ＰＢ４間で信号線駆動回路６４およ
び走査線駆動回路６５を共通とすることができる。

【０１０４】図６３に図示のように、液晶セル６１の背
面中央に信号線駆動回路６４および走査線駆動回路６５
を配置し、前記各ＩＣ６４，６５は両側にピンを取り出
せる構成とする。これにより、各駆動回路６４、６５間
の電気特性を表示面に影響されにくくすることができ
る。従来は図６４に図示のように画面分割を行う場合セ
ル６１周辺に駆動回路６４、６５を設けるため、図６６
に図示のように、表示画面中央に各駆動回路６４、６５
の電気特性差により、表示面では輝度差となって表示ム
ラが生じていた。本実施例においては、各駆動回路６
４、６５の電気特性差が図６５に示したように、パネル
周辺に現れると共にパネル中央では同一の駆動回路によ
って駆動されているため、電気特性差による表示ムラは
生じず画質を改善できる。また、画面上下で表示画像が
異なり、画像信号によるクロストークによって、従来で
は画面中央部に表示ムラが生じることが考えられるが、
本方式ではクロストークの影響を小さくすることができ
るため、表示ムラを低減し視覚特性で視認されない領域
にすることができる。

【０１０５】（第６実施例）第６の実施例は、図６７に
図示のように、コンタクトホール１３２間の間隔ｋと信
号線１３１もしくは走査線間の間隔ｄを一致させないよ
うに配置することにより、高精細化による各配線間の間
隔ｄが小さくなつた場合においても、コンタクトホール
１３２間の間隔ｋを大きくすることができる例を示す。
図６７に図示のように、隣接するコンタクトホール１３
２を横一列とせず、段違いに設けることによって、コン
タクトホール１３２間の間隔を配線間ｄより大きく取っ
ている。図６８は、図５９に示した第３実施例のよう
に駆動回路を斜めに配置した場合のコンタクトホール１
３２の配置を示す構成図であるが、このようにすること
によって、コンタクトホール１３２に接続すべき駆動回
路のピン間隔を大きくすることもできる。

【０１０６】図６９は、さらに別の実施例について示し
たものであるが、駆動回路１３３の両サイドに配線１３
１の一本おきにコンタクトホール１３２を設けることに
よってピン間隔を大きくしている。この場合、隣接する
配線１３１上のコンタクトホール１３２間の間隔ｋと信
号線１３１間の間隔ｄの間の関係は、ｄ≦ｋ・・・（４）で表される。この場合ｋは任意に定めることができる。

【０１０７】（第７実施例）図７０に示す第７の実施例
は、液晶セル１４０の背面に、前記信号線駆動回賂１４
１および前記走査線駆動回路１４２の他に、画像データ
を制御するコントロール回路（例えば、ＧＡ）と、外部
入カデータを所望の論理手段によって処理する処理回路
（例えば、ＣＰＵ）と、電気的信号変換を行う受動素子
および能動素子（例えば、ＯＰ）を有し、また情報端末
機器に必要とされる回路１４６とを実装する、もしくは
それらの内のいずれかを実装するものである。

【０１０８】図７０には本実施例に係る回路のブロック
構成を示したものであるが、図示のように、液晶セル背
面に情報端末機器に必要な全ての電気回路を実装した場
合には、図７１に図示のように、額縁１４８が極めて細
いか、ほとんど生じない液晶表示装置１４７を構成する
ことができる。

【０１０９】（第８実施例）第８の実施例は、反射面を
有する絶縁基板の前面に画素電極を備えたアレイを形成
し、前記絶縁基板の背面に信号線駆動回路や前記走査線
駆動回路の他に、画像データを制御するコントロール回
路（例えば、ＧＡ）と、外部入カデータを所望の論理手
段によって処理する処理回路（例えば、ＣＰＵ）と、電
気的信号変換を行う受動素子および能動素子（例えば、
ＯＰ）と、表示のみならず、情報端末自体に必要とされ
る各素子を多結晶シリコン、単結晶シリコンまたはそれ
に準ずる半導体組成によって形成し、もしくはそれらの
うちのいずれかを形成するものである。

【０１１０】次に、以上の実施例に係る表示装置の製造
方法について説明する。図７２（Ａ）に図示のように、
ＴＦＴ１５１、信号線１５２、走査線１５３を形成した
ガラス基板１５４上に絶縁膜１５５を形成し、これに図
７２（Ｂ）のようにスルーホール１５６を形成して、そ
の中に図７２（Ｃ）、（Ｄ）のように例えば銅メッキ柱
１５７を形成し平坦化し、その上に図７２（Ｅ）のよう
に画素電極１５８を形成し、さらに、透明電極１５９と
の間に液晶１５０を注入する。

【０１１１】次にコンタクトホールの形成方法を図７３
を参照して説明する。このコンタクトホールの形成はす
でに図１２、図１３を参照して説明してあるので簡単に
述べる。図７３（ａ）において、ガラス基板１６１を過
度の温度勾配による変形を避けるため４００゜Ｃくらい
に予熱しておき、Ｃ０_２レーザー等を用い回転レンズ装
置と組み合わせガラス基板に図７３（ａ）に示す様なコ
ンタクトホール１６２、１６３をあける。

【０１１２】つぎに、コンタクトホール１６２、１６３
にメッキ処理およびリソグラフィイー技術により銅メッ
キ柱１６４、１６５を形成し、その先端に生じた凸部を
信号線駆動回路および走査線駆動回路とのコンタクト部
とする。

【０１１３】銅メッキ処理は、コンタクトホール１６
２、１６３とスルーホール１５６への銅メッキ柱１６
４、１６５形成と同時に行うこともできる。

【０１１４】第８の実施例に係る液晶表示装置おいて
は、ガラス基板１６１の裏面に各素子を形成するが、画
素電極に備わっているＴＦＴを形成する段階と平行し
て、脱水素処理、レーザーアニール処理等を用いて多結
晶シリコンもしくは単結晶シリコンを形成することもで
きる。

【０１１５】以上ガラス基板に各ＴＦＴおよびコンタク
トホールを形成する方法について説明したが、図７４に
図示のように、ＴＦＴ１７１を形成したガラス基板１７
２と別段に配置した絶縁基板１７３の両方に、コンタク
トホール１７４、１７５を設けて、信号線駆動回路１７
６および走査線駆動回路１７７と、その他の各素子１７
８を実装しても良い。

【０１１６】以上説明したようにこの実施の形態によれ
ば、表示面に配列された画素電極に備わっている信号線
および走査線と、電圧を印加するための手段である信号
線駆動回路および走査線駆動回路は、絶縁基板内に設け
たコンタクトホールを介して接続することにより、前記
信号線駆動回路および走査線駆動回路による額縁面積の
増加を最小、もしくは０にすることができる。また、複
数個の画素よりなるブロックに分割して駆動することに
より、信号線および走査線の長さを適当に変えられるた
め、従来に比べ信号線および走査線容量を小さくするこ
とができ、消費電力を大幅に減らすことができる。ま
た、動画および静止画を同時に同一表示面に表示する場
合において、前記ブロック中のいくつかのブロックでは
動画を、その他のブロックでは静止画を表示させるよう
にすることによって、動画表示のブロックと静止画表示
のブロックとで駆動周波数を変えられるため、表示画像
に応じて消費電力を最適化できる。また、隣接するブロ
ック間で、信号線駆動回路および走査線駆動回路を共通
とすることができるため、一つの表示面を分割して駆動
する場合に、表示画面内に駆動回路の電気特性差による
表示ムラやクロストークによる表示ムラなどが生じない
ように画質を改善することができる。また、極性反転を
必要とする場合に、信号線反転、コモン反転、ドット反
転の夫々に最適なブロック構成をとることによって、信
号線駆動回路および走査線駆動回路の数が増え場合にお
いても、絶縁基板背面に実装することができるため、モ
ジュールサイズを大きくせずに信号線および走査線の配
線方法を種々変えて構成できる。また、高精細化により
隣接する信号線もしくは隣接する走査線間の間隔が小さ
くなった場合において、コンタクトホール間の間隔を大
きくとれるため、コンタクトホールを必要、十分に形成
し得るし、信号線駆動回路および走査線駆動回路のピン
間隔が制限される場合においても、駆動回路のピン構成
に応じてコンタクトホールの配置を変えることができ
る。また、絶縁基板の背面に、信号線駆動回路や前記走
査線駆動回路の他に、画像データを制御するコントロー
ル回路、外部入力データを所望の論理手段によって処理
する処理回路、電気的信号変換を行う受動素子および能
動素子、表示のみならず情報端末自体に必要となるその
他の各素子を実装することができるため、モジユールサ
イズをパネルサイズとほぼ等しくし、全てが表示面とな
る紙のような情報端末機器を構成できる。また、絶縁基
板の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路、外部入力
データを所望の論理手段によって処理する処理回路、電
気的信号変換を行う受動素子および能動素子、表示のみ
ならず情報端末自体に必要となるその他の各素子を多結
晶シリコン、単結晶シリコンまたはそれに準ずる半導体
組成によって形成することができるため、画素電極が配
設されている表示面と前記各素子を配設する背面を持
つ、一枚もしくは複数枚の絶縁基板を構成でき、外付け
の各素子の数を最小とするとともに、表示面と背面を同
一のプロセスによって形成し、製造プロセスの簡略化が
行える。また、以上の実施例および効果については、情
報端末機としての液晶表示装置を例にとっているが、例
えば大型表示装置（大型テレビや広告表示板など）等を
構成する場合に、複数の液晶セルをつなぎ合わせ、隣接
する液晶セル間では背面実装された各駆動装置、および
表示に係る各素子を設けることによって実施することが
できる。この場合においても、前記実施例同様、低消費
電力化、画質の改善、製造プロセスの簡略化等が実現で
きる。

【０１１７】ここで、液晶パネルの内部で消費される電
力を考えてみる。図８９に画素電極毎に表示信号の書き
込みと保持とを制御する手段（以下アクティブ素子とす
る）としてＴＦＴ素子を有する液晶表示装置の従来の構
成図を示す。図８９の構成では、表示信号が表示コント
ローラ２０１に供給され、この表示信号に応じてＬＣパ
ネル２０５の信号線は上下のＸドライバ（ＸＵ）２０
２，（ＸＤ）２０３により駆動され、走査線はＹドライ
バ２０４により駆動される。

【０１１８】また図９０にＴＦＴ素子２０５Ｔおよび液
晶素子２０５Ｌを有する液晶表示装置の液晶パネル（以
下パネルと略称する）２０５の内部構成の従来図を示
す。

【０１１９】また、図９１に液晶パネル２０５を駆動す
るたとえば上側信号線（Ｘ）ドライバー回路２０２の従
来例を示す。

【０１２０】一般的に、ディスプレイとして用いられて
いる液晶装置は、電気回路的には容量性負荷として表さ
れる。図８９及び９０図に示される液晶表示装置のパネ
ル２０５で消費される電力は、パネル２０５内部に充填
された液晶２０５Ｌを充電、または放電させるために使
用される。つまり、パネル２０５内部の液晶２０５Ｌを
動作させるためには、パネル２０５内部の画素電極に電
荷を充電して画素の電位を上昇させるか、または反対に
画素電極から電荷を放電させて画素の電位を零にする
か、または、充放電の組み合わせで画素の電位を所望の
電位に設定して所望の（中間状態の）表示特性を得るた
めに電力が消費される。

【０１２１】ここで、パネル２０５内部に充填された液
晶を充放電する電力を考えてみると、その電力は殆どパ
ネル２０５内部に配線された信号線上に存在する液晶２
０５Ｌを充放電する電力である。以下に、その説明を行
なう。一つの画素電極の静電容量をＣｐｉｘ、液晶の誘
電率をεＬＣ、対向電極との距離をｄ、電極の面積をｓ
とすると、一つの画素の静電容量はＣｐｉｘ＝εＬＣ×（１／ｄ）×ｓ・・・（５）で表される。ここでパネル２０５の開口率、つまりパネ
ル２０５内部での画素電極と配線領域との比率を考える
と、通常のＴＦＴ−ＬＣＤ構造では開口率は５０％以上
となるが、簡単化のために開口率を５０％と仮定して、
かつ配線領域の１／２を信号線配線が占ると考えると、
ＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ：水
平方向６４０画素×垂直方向４８０画素）程度の解像度
を持つパネルでは、そのパネル内部の信号線容量Ｃｓｉ
ｇは、Ｃｓｉｇ＝Ｃｐｉｘ×（ｌ／２）×（１／２）×６４０・・（６）＝１６０×Ｃｐｉｘとなり、信号線容量Ｃｓｉｇはーつの画素の静電容量の
約１６０倍となる。従って、表示信号を供給する信号線
駆動回路２０２は、パネル２０５のある一行に配列され
ている１画素に表示信号の書き込みを行なう際に、その
画素の接続されている信号線と１画素の容量負荷であるＣＬＣＤ＝Ｃｐｉｘ＋Ｃｓｉｇ・・・・（７）の容量を充放電しなくてはならない。ここで、式（６）
よりＣｓｉｇ＞＞Ｃｐｉｘ・・・・・・・・（８）であるので、ＣＬＣＤ≒Ｃｓｉｇ・・・・・・・・・（９）であると言える。従って、信号線駆動回路２０２、２０
３の負荷は殆どが垂直方向の信号線の配線の長さと面積
に依存しており、パネル２０５内部で消費される電力は
信号線上に存在する液晶２０５Ｌを充放電する電力であ
る。そのパネル内部で消費される電力ＰＬＣＤは、液晶
の駆動電圧をＶｓ、信号線駆動周波数をｆｓとすると、ＰＬＣＤ＝ＣＬＣＤ×ｆｓ×（Ｖｓ）２ ≒Ｃｓｉｇ×ｆｓ×（Ｖｓ）２・・・・（１０）で表される。つまり、パネルで消費される電力は１画素
の静電容量により消費される電力よりは、信号線の容量
負荷により消費される電力がはるかに大きいが、パネル
内部に配線されている信号線では表示を行なっているわ
けではなく、表示を行なっているのは画素電極であるか
ら、信号線上に存在する液晶の静電容量により消費され
る電力は表示画像には全く寄与していない。つまり、従
来のＴＦＴ−ＬＣＤ構造では、信号線上に存在する液晶
の静電容量により無駄な電力を消費するという第１の問
題があった。

【０１２２】また、図９２に液晶表示装置の従来の駆動
方式を表すタイミングチャートを、図９３、９４にその
ときのパネル内の電圧波形を示す。図９２に示す従来の
駆動方式のなかのＯＥ（ＸＵ）、ＯＥ（ＸＤ）は図８９
および図９０に示す液晶表示装置の従来の構成図の上側
（ＸＵ）と下側（ＸＤ）の表示信号駆動回路（信号線ド
ライバー２０２、２０３）の出力を制御する信号であ
り、ＯＥ（ＸＵ）、ＯＥ（ＸＤ）が““Ｈ””レベルで
ある時に表示信号をパネル２０５内部に出力を行なう。
図９２に示すように、１フレーム周期Ｔ_Ｆの間表示信号
をパネル２０５内部に出力し続けた場合は、フレーム周
期の最後で画素に書き込まれた表示信号はフレーム周期
の最初に画素に書き込まれた表示信号に比べて画素が変
動し易い。図９３、９４のパネル内部の電圧波形は、１
フレームがｎラインで構成される表示信号の例であり、
図９３（ａ）はフレームの最初で画素に表示信号の書き
込みを行なう際の駆動波形、図９４（ａ）はフレームの
最後のｎライン目で画素に表示信号の書き込みを行なう
際の駆動波形を示しており、実線で示してあるＳｇはＴ
ＦＴ素子のゲートを駆動するゲート信号波形であり、Ｖ
ｓｉｇｃは表示信号の中心電位であり、Ｖｓｉｇｃを中
心として点線で示してある＋Ｖｓｉｇは正極性の表示信
号、−Ｖｓｉｇは負極性の表示信号である。図９３
（ｂ）、９４（ｂ）は、それぞれ図９３（ａ）、９４
（ａ）で書き込みを行なった画素の画素電位を示してい
る。図９３（ｃ）、９４（ｃ）は、パネル内部に印加さ
れる表示信号と画素電位、図９３（ｂ）、９４（ｂ）と
の差の電圧を示している。つまり、図９３（ｃ）、９４
（ｃ）はＴＦＴ素子が画素の電位を保持している際にＴ
ＦＴ素子のソース・ドレイン間に印加される電圧（Ｖｄ
ｓ）である。したがって、ゲートが保持状態の時でも、
電圧Ｖｄｓが大きくなった場合にはＴＦＴ素子のチャネ
ルに流れる電流が増加するため、画素に保持される電位
も変動してしまうが、図９３（ｃ）と９４（ｃ）に示す
ように１フレームの最初と最後では、１フレームの最後
に書き込んだ画素のＴＦＴ素子に印加される電圧Ｖｄｓ
の方が最初に書き込んだ画素のＴＦＴ素子に印加される
電圧よりも大きく時間が長い。つまり、１フレームの最
後で書き込んだ画素の電位が変動し易く、表示が劣化し
易いことがわかる。よって、従来の液晶表示装置では、
保持期間が長い場合にＴＦＴ素子のソース・ドレイン間
に印加される電圧の大きさにより、画素と信号線間のク
ロストークが発生して、液晶表示装置に表示されている
表示信号が劣化してしまうという第２の問題があった。

【０１２３】また、パネルで消費される電力の大きさと
ともに、駆動回路の面積が大きくなり、結果として液晶
表示装置を組み込んだ機器の大型化を招く、という問題
があった。この問題は、表示信号や走査信号をパネル２
０５に供給する信号線駆動回路２０２、２０３や走査信
号駆動回路２０４をパネル２０５と同じ高さに配置する
ことに起因している。図９５に従来構造のパネルと信号
線、走査線駆動回路の実装方法を示す。図９５に示すよ
うに、信号線、走査線駆動回路２０２、２０３、２０４
はＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉ
ｎｇ）テープ２０７を介してパネル２０５に水平に接続
されるため、液晶表示装置の外形はパネル２０５の面積
よりも必ず大型となるためである。つまり、駆動回路２
０２…をパネル２０５と同じ高さに配置することにより
液晶表示装置を大型化させてしまう、という問題があっ
た。

【０１２４】以下に説明する実施の形態はこの様な点に
鑑みてなされたもので、パネルでの消費電力を低下させ
るためには、パネル内部の信号線を分割、つまり信号線
の静電容量を分割し、各々分割した信号線を独立した信
号線ドライバーで駆動するように配置したものである。
また、液晶表示装置の信号線自体により消費される電力
を低減するため、対向電極と信号線スイッチング素子と
の配置距離を置き、それらの静電容量を低下させるた
め、液晶層と画素電極からなる基板の裏面に信号線ある
いは信号線駆動回路あるいは双方を配置する。さらに、
表示信号が変化した画素領域を個別に駆動して画素電極
および信号線の駆動回数を減らして、等価的に駆動周波
数を低下させて消費電力を低下させ、高品質で低消費電
力で小型、軽量の液晶表示装置を提供するものである。

【０１２５】この実施の形態では、マトリックス状に配
置された画素電極と、その画素電極毎に表示信号の書き
込みと保持とを制御する手段と、該書き込みと保持とを
制御する手段を有する画素電極に表示信号を供給する手
段とを有し、液晶表示装置に印加される表示信号が休止
状態である時、または信号線の各々に接続されている信
号線駆動回路の少なくともーつの駆動回路が駆動状態に
あるときは、それ以外の信号線と信号線に接続されてい
る駆動回路とを電気的に開回路状態にする手段、また
は、信号線の電位を任意の電位に固定する手段を有する
ことを特徴とする。液晶表示装置に印加される表示信
号が休止状態である時、または信号線の各々に接続され
ている信号線駆動回路の少なくともーつの駆動回路が駆
動状態にあるときは、それ以外の信号線と信号線に接続
されている駆動回路とを電気的に開回路状態にする手
段、または、信号線の電位を任意の電位に固定する手段
を有しており、液晶表示装置の画素電極に表示信号を書
き込む際には、その画素電極とその画素電極が接続され
ている信号線駆動回路のみを動作させることが可能とな
るため、液晶パネル内部の表示信号の書き込みに関係し
ていない信号線に電気的に接続されている容量性の負荷
を充放電する必要がなくなり、液晶パネル内部で消費さ
れる電力を削減することが可能となる。特に、このよう
な液晶パネル内部の信号線に電気的に接続されている容
量性の負荷を充放電するための消費電力の削減量は、大
型パネルの液晶表示装置の方が多い。つまり、大型液晶
表示装置を低消費電力で実現可能となる。

【０１２６】また、表示信号を書き込む際にその画素電
極と画素電極が接続されている信号線駆動回路のみを動
作させることにより、画素電極と信号線の間に接続され
ているアクティブ素子が保持状態にある時に、そのアク
ティブ素子と画素電極間に印加される電圧差と電圧の変
動を小さく抑えることが可能となり、アクティブ素子の
リーク電流を小さく抑えられるため画素と信号線間のク
ロストークの少ない高画質な液晶表示装置が実現でき
る。

【０１２７】さらに、駆動回路を裏面に配置することに
より、信号線にかかる容量負荷を低減することが可能と
なり、更に低消費電力の液晶表示装置が実現化可能とな
るとともに、駆動回路をパネルの額縁に配置する必要が
無くなるため小型の液晶表示装置が実現できる。

【０１２８】以下に本実施の形態を詳細に説明する。図
７７に本実施の形態にかかる液晶表示装置の液晶パネル
のブロック図を示す。同図に示すように、液晶パネル２
１５内の信号線はパネル２１５の列方向の中央で一点鎖
線で切断されており、同図に示す液晶表示装置では、上
側信号線ドライバー（ＸＵドライバー）２１２がパネル
２１５の上半分の信号線に、下側信号線ドライバー（Ｘ
Ｄドライバー）２１３がパネル２１５の下半分の信号線
に接続されている。また、ＸＵ，ＸＤドライバー２１
２、２１３ともその出力を高インピーダンス（Ｈｉ−
Ｚ）状態に制御する機能を有することが従来の信号線ド
ライバーと異なっている点であり、その他の機能は従来
と同じである。

【０１２９】図７８に図７７に示す液晶パネルとＸドラ
イバー２１２、２１３とを駆動するタイミングチャート
を示す。同図のタイミングチャートで、Ｔ_Ｆは１画面
（１フレーム）の周期を示しており、その周期Ｔ_Ｆの前
半ではＸＵドライバー２１２がパネル２１５に配線され
ている信号線に表示信号を出力し、Ｔ_Ｆの後半ではＸＤ
ドライバー２１３がパネル２１５に配線されている信号
線に表示信号を出力している。また、ＸＵ２１２，ＸＤ
２１３とも表示信号を出力していない時間はＨｉ−Ｚ状
態となる。

【０１３０】図７９に図７７に示す液晶パネル２１５を
駆動するためのＸドライバー２１２、２１３のブロック
図を示す。図７９に示すＸドライバー２１２、２１３
は、信号出力回路にパネル２１５ヘ出力する信号をオフ
状態にするためのスイッチ回路２２４を有している以外
は、従来のＸドライバーと同様に、シフトレジスタ（Ｓ
Ｒ）２２１，Ｄ／Ａコンバータ２２２、出力バッファ２
２３を有している。また、スイッチ回路２２４は通常の
ＩＣプロセスで作成できるＭＯＳスイッチ、またはＣ−
ＭＯＳスイッチで実現可能であり、何ら特別な回路実現
方法を必要としない。ここで、図７８に示す駆動を行
った場合にパネル２１５内部で消費される電力を説明す
る。パネル２１５内部の画素２１５Ｌは、行方向の１行
（１ライン）づつ信号線駆動周波数ｆｓで駆動され、画
素を駆動するための信号電圧をＶｓ、信号線の容量Ｃｓ
ｉｇとすると、パネル２１５の信号線で消費される電力
Ｐｓｉｇは、Ｐｓｉｇ＝Ｒｓ×Ｃｓｉｇ×ｆｓ×（Ｖｓ）^２・・・・（１１）また、パネル２１５で消費される電力ＰＬＣＤは式（１
０）より、ＰＬＣＤ≒Ｒｓ×Ｃｓｉｇ×ｆｓ×（Ｖｓ）２・・・・（１２）で表される。式（１１）、（１２）におけるＲｓは従来
の液晶パネルの信号線面積と本実施の形態の液晶パネル
の信号線面積との比である。従って、図７７に示す実施
例では、ＸＵまたは、ＸＤドライバー２１２、２１３に
接続されている信号線の面積はパネルの１／２であるた
め、Ｒｓ＝１／２・・・・・・・・・・・・・・・・・・・（１３）となる。したがって、ＰＬＣＤ≒１／２×Ｃｓｉｇ×ｆｓ×（Ｖｓ）２・・・
（１４）となる。ここで式（１０）で表される従来のパ
ネルで消費される電力をＰＣＮＶとすると、ＰＬ
ＣＤ≒１／２×ＰＣＮＶ・・・・・・・・・・・・（１
５）となる。従って、従来の液晶パネルで消費される電力に
比べ、本実施の形態によれば約１／２に低減される。

【０１３１】また、図７７に示す液晶パネルを図７８に
示すような駆動を行った場合のパネル内の電圧波形を図
８０、８１に示す。図８０（ａ）はフレームの最初で画
素に表示信号の書き込みを行なう際の駆動波形、図８１
（ａ）はフレームの最後のｎライン目で画素に表示信号
の書き込みを行なう際の駆動波形を示しており、実線で
示してあるＳｇはＴＦＴのゲートを駆動するゲート信号
波形であり、Ｖｓｉｇｃは表示信号の中心電位であり、
Ｖｓｉｇｃを中心として点線で示してある＋Ｖｓｉｇは
正極性の表示信号、−Ｖｓｉｇは負極性の表示信号であ
る。点線で示してある表示信号波形のなかで““Ｈｉ−
Ｚ””と示している部分は、図７９に示すＸドライバー
ＩＣの出力信号がＯＦＦ状態（Ｈｉ−Ｚ状態）であるこ
とを表している。図８０（ｂ）、図８１（ｂ）は、それ
ぞれ図８０（ａ）、図８１（ａ）で書き込みを行なった
画素の画素電位を示している。図８０（ｃ）、図８１
（ｃ）は、パネル内部に印加される表示信号と画素電
位、図８０（ｂ）、図８１（ｂ）との差の電圧を示して
いる。つまり、図８０（ｃ）、図８１（ｃ）はＴＦＴが
画素の電位を保持している際にＴＦＴのソース・ドレイ
ン間に印加される電圧（Ｖｄｓ）である。図８０，８１
に示す駆動波形から分かるように、図９３，９４に示す
従来の駆動波形に比べ、Ｘドライバー２１２、２１３の
出力信号がＨｉ−Ｚ状態になっている場合には、ＴＦＴ
のソース・ドレイン間に印加される電圧（Ｖｄｓ）が小
さくなっていることが分かる。また、Ｈｉ−Ｚ状態の時
には、信号線に印加されている電圧の変化が無いわけで
あるから、画素と信号線との間の寄生容量によるカップ
リング（信号線の電圧変動分の画素電極への飛び込み）
の影響が無くなる。従って、本実施の形態によれば、Ｔ
ＦＴの電圧Ｖｄｓが従来よりも小さくなりＴＦＴのリー
ク電流が減少し、画素に書き込まれている信号電圧の変
化が小さく抑えられる。また、画素と信号線との間の寄
生容量によるカップリングの影響が無くなり、画素に書
き込まれている信号電圧の変化が小さく抑えられる。つ
まり、画素の電圧の変化が小さくなるため、従来よりも
高画質が実現できる。

【０１３２】次に、図８２にこの実施の形態の第２の実
施例にかかる液晶表示装置の液晶パネルのブロック図を
示す。同図の実施例に示すパネルでも第１の実施例の場
合と同様に信号線が一点鎖線で示すパネルの中央で１／
２に分割されている。第１の実施例と異なる点は、アク
ティブ素子として２端子非線形素子２１５Ｄを用いてい
ることである。その他の部分は図７７の実施例と同じで
あり、説明は省略する。図８３に２端子非線形素子２
１５Ｄと液晶２１５Ｌとで構成された画素電極部分の等
価回路を示す。２端子非線形素子２１５Ｄを用いた画素
では、Ｘドライバ−２１２、または２１３とＹドライバ
−２１４から与えられる電圧差を、２端子非線形素子２
１５Ｄの容量と画素２１５Ｌの液晶容量とで分圧して液
晶を駆動している。従って、画素電極に表示信号Ｖｓ±
Ｖｃを書き込んだ後は非線形素子２１５ＤがＯＮしない
ように、表示信号Ｖｃと走査信号Ｖｓの電位差を小さく
して、かつ非線形素子２１５Ｄの容量ＣＤによるカップ
リングによって画素電位が変動しないようになるべく一
定電圧に保つ必要がある。図８４に図８２の液晶パネル
２１５を駆動するためのＸドライバーＩＣのブロック図
を示す。図８４に示すＸドライバーＩＣは、出力部に通
常の表示信号出力と一定電圧（ＶＯＦＦ）を切り換えて
出力するための切り換えスイッチ回路２２４を有する以
外は、通常のＸドライバーと同じ構成である。

【０１３３】次に、図８５に図８２の液晶パネル２１５
を図８４のＸドライバー２１２、２１３で駆動を行う場
合の駆動タイミングチャートを示す。図８５に示すタイ
ミングチャートでは、パネル２１５上部の信号線に接続
されているＸＵドライバー２１２は１フレーム周期ＴＦ
の前半の１／２周期だけパネル２１５内部に表示信号を
出力し、後半の１／２周期の時間は非線形素子２１５Ｄ
がＯＮしないように、表示信号ＶＣと走査信号ＶＳとの
電位差が小さくなるような一定電圧ＶＯＦＦを出力す
る。パネル下部の信号線に接続されているＸＤドライバ
−２１３は１フレーム周期Ｔ_Ｆの後半の１／２周期だけ
パネル内部に表示信号を出力し、前半の１／２周期の時
間は非線形素子２１５ＤがＯＮしないように、表示信号
ＶＣと走査信号ＶＳとの電位差が小さくなるような一定
電圧ＶＯＦＦを出力する。

【０１３４】図８６，８７に図８２に示した液晶パネル
２１５を図８５のタイミングで動作させた場合のパネル
２１５内部の各電圧波形を示す。図８６（ａ）はフレー
ムの最初で画素に表示信号の書き込みを行なう際の走査
信号波形、図８７（ａ）はフレームの最後のｎライン目
で画素に表示信号の書き込みを行なう際の走査信号波
形、図８６（ｂ）はＸＵドライバー２１２の出力信号波
形、図８７（ｂ）はＸＤドライバー２１３の出力信号波
形である。図８６（ｃ）は図８６（ａ）、８６（ｂ）に
より画素に印加される電圧波形、図８７（ｃ）は図８７
（ａ）（ｂ）により画素に印加される電圧波形を示して
いる。図８６，８７から分かるように、ＸドライバーＩ
Ｃ出力が一定電圧（ＶＯＦＦ）になっている場合には、
表示信号Ｖｃと走査信号Ｖｓの電位差をが小さくなって
おり、画素電極に表示信号Ｖｓ±Ｖｃを書き込んだ後は
非線形素子２１５ＤがＯＮしない様な信号線電圧になっ
ていることが分かる。また、ＸドライバーＩＣ出力が一
定電圧（ＶＯＦＦ）を出力している場合には、信号線電
圧の交流成分が少ないため、図８３の非線形素子２１５
Ｄの容量ＣＤによる信号線画素電極間のカップリングに
よる画素電位の変動を低下させることが可能であること
が分かる。また、Ｘドライバーが１ラインの書き込み時
間（ＴＷ）で駆動する信号線の容量負荷は、信号線を分
割しない通常の液晶パネルの１／２であるから、当然、
通常の液晶パネルの信号線を駆動する場合より消費電力
が１／２に低下する。従って、本実施の形態によれば、
低消費電力で高画質な液晶表示装置が実現可能となる。

【０１３５】図８８に表示画像の書き換えを、画面の上
部だけ行う場合のＸドライバー出力を制御するタイミン
グチャートを示す。図８８のような画面の部分書き換え
は、表示画面の一部分のみに動きが生じている場合の低
消費電力化に有効な方法である。また、液晶にメモリー
性が有る場合には、ＸＵ，ＸＤドライバー２１２、２１
３ともに出力をＨｉ−Ｚとすることにより、さらに低消
費電力化が可能となる。また、メモリー性が無い液晶を
駆動する場合でも、動きの有る表示部分の書き込みを通
常のフレーム周期で行い、静止画像のみの表示部分の書
き込みを通常の１／２または、それ以下の周期に低下さ
せることにより、メモリー性の無い液晶を駆動する場合
でも低消費電力化が可能となる。また、これらの表示信
号の出力の通常出力、Ｈｉ−Ｚ出力の切り換えは、ライ
ン毎に、画素毎に行うことにより更に効率的な低消費電
力化が可能となる。

【０１３６】また、更なる低消費電力化をパネルの容量
性負荷を低減させることにより実現できる。そのパネル
容量の削減にはアクテイブ素子を液晶パネルの裏面側に
配置し、従来パネル内部に配線していた信号線の配線も
裏面に配線する方法が有効である。また、パネルの裏面
にドライバーＩＣも配置することにより、ドライバーＩ
Ｃをパネルの額縁に配置する必要が無くなるため液晶表
示装置の小型化も可能となる。

【０１３７】以上のように本実施の形態によれば、パネ
ル内部の信号線を分割、つまり信号線の静電容量を分割
し、各々分割した信号線を独立した信号線ドライバーで
駆動することにより、液晶表示装置に印加される表示信
号が休止状態である時、または信号線の各々に接続され
ている信号線駆動回路の少なくともーつの駆動回路が駆
動状態にあるときは、それ以外の信号線と信号線に接続
されている駆動回路とを電気的に開回路状態に、また
は、信号線の電位を任意の電位に固定することが可能と
なり、液晶表示装置の画素電極に表示信号を書き込む際
には、その画素電極とその画素電極が接続されている信
号線駆動回路のみを動作させることが可能となるため、
液晶パネル内部の表示信号の書き込みに関係していない
信号線に電気的に接続されている容量性の負荷を充放電
する必要がなくなり、液晶パネル内部で消費される電力
を削減することが可能となる。特に、このような液晶パ
ネル内部の信号線に電気的に接続されている容量性の負
荷を充放電するための消費電力の削減量は、大型パネル
の液晶表示装置の方が多い。つまり、大型液晶表示装置
を低消費電力で駆動可能となる。また、表示信号を書き
込む際にその画素電極と画素電極が接続されている信号
線駆動回路のみを動作させることにより、画素電極と信
号線の間に接続されているアクティブ素子が保持状態に
ある時に、そのアクティブ素子と画素電極間に印加され
る電圧差と電圧の変動を小さく抑えることが可能とな
り、アクティブ素子のリーク電流を小さく抑えられるた
め画素と信号線間のクロストークの少ない高画質な液晶
表示装置が実現できる。さらに、駆動回路を裏面に配置
することにより、信号線にかかる容量負荷を低減するこ
とが可能となり、更に低消費電力の液晶表示装置が実現
化可能となるとともに、駆動回路をパネルの額縁に配置
する必要が無くなるため液晶表示装置の小型化が可能と
なる。

【０１３８】

【発明の効果】以上詳述したようにこの発明によれば、
信号線とゲート線とアクティブ素子のうち少なくとも一
つを容量性負荷が設けられる側と反対側の基板面に配置
する構成としたので、アクティブ素子を駆動する際に各
々の電極間の結合容量のために生じる充電、放電による
電流を抑制することができ、高画質、低消費電力を実現
した表示装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の液晶表示装置の
一部の断面図

【図２】図１の装置の製造工程を示す図

【図３】図１の装置の製造工程を示す図

【図４】図１の装置の製造工程を示す図

【図５】図１の装置の製造工程を示す図

【図６】図１の装置の製造工程を示す図

【図７】図１の装置の製造工程を示す図

【図８】図１の装置の製造工程を示す図

【図９】図１の装置の製造工程を示す図

【図１０】図１の装置の製造工程を示す図

【図１１】図１の装置の製造工程を示す図

【図１２】図１の装置の製造工程を示す図

【図１３】図１の装置の製造工程を示す図

【図１４】図１の装置の製造工程を示す図

【図１５】図１の装置の製造工程を示す図

【図１６】図１の装置の製造工程を示す図

【図１７】図１の装置の製造工程を示す図

【図１８】図１の装置の製造工程を示す図

【図１９】図１の装置の上面図

【図２０】図１の装置の下面図

【図２１】この発明の他の実施の形態の液晶表示装置の
断面図

【図２２】この発明の更に他の実施の形態の液晶表示装
置の断面図

【図２３】図２２の装置の製造工程を示す図

【図２４】図２２の装置の製造工程を示す図

【図２５】図２２の装置の製造工程を示す図

【図２６】図２２の装置の製造工程を示す図

【図２７】図２２の装置の製造工程を示す図

【図２８】図２２の装置の製造工程を示す図

【図２９】図２２の装置の製造工程を示す図

【図３０】図２２の装置の製造工程を示す図

【図３１】図２２の装置の製造工程を示す図

【図３２】図２２の装置の製造工程を示す図

【図３３】図２２の装置の製造工程を示す図

【図３４】図２２の装置の製造工程を示す図

【図３５】図２２の装置の製造工程を示す図

【図３６】図２２の装置の製造工程を示す図

【図３７】図２２の装置の製造工程を示す図

【図３８】図２２の装置の製造工程を示す図

【図３９】この発明の更に他の実施の形態の液晶表示装
置の断面図

【図４０】図３９に示した装置の上面図

【図４１】図３９に示した装置の下面図

【図４２】この発明の更に他の実施の形態の液晶表示装
置の上面図

【図４３】図４２の実施の形態の液晶表示装置の下面図

【図４４】この発明の更に他の実施の形態の液晶表示装
置の上面図

【図４５】図４４の実施の形態の液晶表示装置の下面図

【図４６】従来の液晶表示装置の側面図

【図４７】この発明の液晶表示装置の側面図

【図４８】図３９に示したこの発明の液晶表示装置の部
分を示す平面図

【図４９】この発明の更に他の実施の形態の液晶表示装
置の上面図

【図５０】図４９の装置の下面図

【図５１】この発明の更に他の実施の形態の液晶表示装
置の断面図

【図５２】図５１の実施例の変形例を示す断面図

【図５３】図５１の実施例の更に他の変形例を示す断面
図

【図５４】図５１の実施例の更に他の変形例を示す断面
図

【図５５】図５１の実施例の表示装置の等価回路図

【図５６】図５１の実施例の表示装置の上面図

【図５７】図５１の実施例の表示装置の下面図

【図５８】図５１の実施例の表示装置の駆動回路とスル
ーホールの配置の一例図

【図５９】図５１の実施例の表示装置の駆動回路とスル
ーホールの配置の他の例図

【図６０】この発明の更に他の実施の形態の液晶表示装
置の画面分割の一例図

【図６１】図６０の例における駆動回路の配置図

【図６２】図６０の例における駆動回路の出力波形を従
来例と比較して示す図

【図６３】図６０の配置の変形例を示す図

【図６４】従来のパネルと駆動回路との配置関係を示す
図

【図６５】図６０の例における駆動回路による表示画面
の状態を示す図

【図６６】従来の例における駆動回路による表示画面の
状態を示す図

【図６７】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図

【図６８】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図

【図６９】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図

【図７０】この発明の更に他の実施の形態の液晶表示装
置の各種駆動回路の配置図

【図７１】図７０の装置の額縁の状態を示す図

【図７２】この発明の更に他の実施の形態の液晶表示装
置の製造工程を示す図

【図７３】この発明の更に他の実施の形態の液晶表示装
置の製造工程を示す図

【図７４】この発明の更に他の実施の形態の液晶表示装
置の構成を示す図

【図７５】この発明の更に他の実施の形態の液晶表示装
置の画面と駆動回路との配置関係を示す図

【図７６】図７５に示す装置の側面図

【図７７】本発明の更に他の実施の形態にかかる液晶パ
ネルのブロック図

【図７８】図７７に示した液晶パネルの駆動タイミング
チャート

【図７９】図７７に示した信号線ドライバーの構成を示
すブロック図

【図８０】図７７に示したパネル内部の電圧波形を示す
図

【図８１】図７７に示したパネル内部の電圧波形を示す
図

【図８２】本発明の他の実施の形態にかかる液晶パネル
のブロック図

【図８３】図８２に示したパネルの画素部分の等価回路
図

【図８４】本発明にかかる信号線ドライバーのブロック
図

【図８５】本発明にかかる液晶パネルの駆動タイミング
チャート

【図８６】本発明にかかるパネル内部の電圧波形を示す
図

【図８７】本発明にかかるパネル内部の電圧波形を示す
図

【図８８】本発明の更に他の実施の形態にかかる液晶パ
ネルの駆動タイミングチャート

【図８９】従来の液晶表示装置の構成を示すブロック図

【図９０】従来の液晶パネルの構成を示すブロック図

【図９１】従来の信号線ドライバーのブロック図

【図９２】従来の液晶パネルの駆動タイミングチャート

【図９３】従来のパネル内部の電圧波形を示す図

【図９４】従来のパネル内部の電圧波形を示す図

【図９５】従来のパネルの構造を説明するための図

【図９６】従来の液晶表示装置の構造を説明するための
断面図。

【符号の説明】

１…ガラス基板２…対向電極３…画素電極３ｘ…引き出し線４…信号線５…ａ−Ｓｉ６…液晶層７…シリコン酸化膜８…ガラス基板９…ゲート線１０…スルーホール１３…レジスト１５…アレイ基板１６…ＴＦＴ素子１７ａ、２０…Ｃｓ電極２２…接続パッド２４ａ，２４ｂ…ＩＣ２０１・・・液晶表示装置の表示コントローラー２０２・・・上側信号線ドライバー２０３・・・下側信号線ドライバー２０４・・・走査線ドライバー２２１・・・ディジタルの表示信号をシフトするシフト
レジスター２２２・・・ディジタル信号をアナログ信号に変換する
Ｄ／Ａコンバーター２２３・・・表示信号を信号線に出力する出力バッフア
ー２２４・・・出力信号のＯＮ／ＯＦＦを切り換える切り
換えスイッチ２２２Ａ・・・ディジタル信号を液晶表示電圧に変換す
るレペルシフト回路２０７・・・信号線駆動回路を封止したＴＡＢバッケー
ジ２０５・・・アクティブ素子が作成されたガラス基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥村治彦神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される表示媒体層とを備えた表示装置にお
いて、前記信号線と前記ゲート線と前記アクティブ素子のうち
少なくともーつを前記表示媒体層に面する側と反対側の
前記アレイ基板面に配置した前記アレイ基板を含むこと
を特徴とした表示装置。
【請求項２】基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される液晶層とを備えた表示装置におい
て、前記信号線と前記ゲート線と前記アクティブ素子のうち
少なくともーつを前記液晶層に面する側と反対側の前記
アレイ基板面に配置した前記アレイ基板を含むことを特
徴とした反射型液晶表示装置。
【請求項３】基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される液晶層とを有する表示装置におい
て、前記アクティブ素子のうち少なくともーつが前記液晶層
から遠い側の前記アレイ基板面に配置され、前記画素電極と前記アクティブ素子とが前記アレイ基板
に設けられたスルーホールを通して接続され、前記スルーホールと前記画素電極とが引き出し線により
接続されることを特徴とする反射型液晶表示装置。
【請求項４】液晶材料を狭持する透明絶縁基板と、絶
縁基板と、前記透明絶縁基板に備わっている透明電極
と、前記絶縁基板に備わっている反射面を有する画素電
極と、前記画素電極に画像信号を印加する信号線と、前
記信号線に画像信号を供給する信号線駆動回路と、を具
備し、前記信号線と前記信号線駆動回路とは前記絶縁基
板内に設けたコンタクトホールを通して接続されている
ことを特徴とする反射型液晶表示装置。
【請求項５】液晶材料を狭持する透明絶縁基板と、絶
縁基板と、前記透明絶縁基板に備わっている透明電極
と、前記絶縁基板にマトリックス状に配列された反射面
を有する画素電極と、前記画素電極への書き込み動作を
制御するスイッチング手段と、前記スイッチング素子を
駆動するための走査線と、前記走査線に走査信号を供給
する走査線駆動回路と、画像信号を印加する信号線と、
前記信号線に画像信号を供給する信号線駆動回路と、を
具備し、前記信号線と前記走査線は、前記絶縁基板内に
設けたコンタクトホールを通して、前記信号線駆動回路
と前記走査線駆動回路とに接続されていることを特徴と
する反射型液晶表示装置。
【請求項６】絶縁基板にマトリックス状に配列された
画素電極を、少なくとも２つ以上の複数の画素よりなる
画素ブロックに分割し、前記ブロック内に配設された画
素電極に対し書き込み動作を制御するスイッチング手段
と、前記スイッチング素子を駆動するための走査線と、
前記走査線に走査信号を供給する走査線駆動回路と、画
像信号を印加する信号線と、前記信号線に画像信号を供
給する信号線駆動回路と、を具備し、前記信号線と前記
走査線は、前記絶縁基板内に設けたコンタクトホールを
通して、前記信号線駆動回路と前記走査線駆動回路とに
接続されていることを特徴とする反射型液晶表示装置。
【請求項７】マトリツクス状に配置された画素電極
と、該画素電極毎に表示信号の書き込みと保持とを制御
する手段と、該書き込みと保持とを制御する手段を有す
る画素電極に表示信号を供給する手段とを有する液晶表
示装置において、該画素電極への表示信号の供給は、列
方向に分割された信号線と各々の信号線に接続された列
方向で独立した信号線駆動回路とにより行われることを
特徴とする液晶表示装置。
【請求項８】任意の一列に配列している分割された信
号線と、該信号線の各々の信号線に接続された列方向で
独立した信号線駆動回路は、液晶表示装置に印加される
表示信号が休止状態である時、または該信号線の各々に
接続されている信号線駆動回路の少なくともーつの駆動
回路が駆動状態にあるときは、それ以外の信号線と信号
線に接続されている駆動回路とを電気的に開回路状態に
する手段を備えたことを特徴とする請求項７記載の液晶
表示装置。