JPH1184417A - アクティブマトリックス型液晶表示素子及びその駆動方法 - Google Patents
アクティブマトリックス型液晶表示素子及びその駆動方法Info
- Publication number
- JPH1184417A JPH1184417A JP24278097A JP24278097A JPH1184417A JP H1184417 A JPH1184417 A JP H1184417A JP 24278097 A JP24278097 A JP 24278097A JP 24278097 A JP24278097 A JP 24278097A JP H1184417 A JPH1184417 A JP H1184417A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- electrode wiring
- sub
- voltage
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Thin Film Transistor (AREA)
Abstract
輝度分布,フリッカ分布などの表示画面の均一性を改善
する。 【解決手段】 アクティブマトリックス型液晶表示素子
において、主平面上に、マトリックス状に配置された複
数の走査電極配線101と信号電極配線102、及び前記電極
配線の各交差点に対応して配置された画素電極A、前記
各画素電極と、それに対応する走査電極配線,信号電極
配線を電気的に接続するために形成された主TFT素子
103、及び主TFT素子103と異なる走査電極配線101と
の間に配置された副TFT素子104とを有し、主TFT
素子103の電流供給能力を、副TFT素子104の電流供給
能力に対して低くする。又、駆動方法として副TFT素
子104を介して画素電極に供給される電圧の極性と、そ
の後に主TFT素子103を介して画素電極に供給される
電圧の極性とが同方向とする。
Description
器などに利用されているアクティブマトリックス型液晶
ディスプレイ表示素子及びその駆動方法に関し、特に、
高画質を実現する大画面の高精細液晶表示装置に関する
ものである。
カメラのビューファインダーやポケットTVさらには高
精細投写型TV,パソコン,ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。特にスイッチング素子として薄
膜トランジスタ(TFT)を用いたアクティブマトリック
ス型方式のTN(Twisted Nematic)液晶表示装置は大容
量の表示を行っても高いコントラストが保たれるという
大きな特徴をもち、特に近年市場要望の極めて高い、ラ
ップトップパソコンやノートパソコン、さらには、エン
ジニアリングワークステーション用の大型・大容量フル
カラーディスプレイの本命として開発、商品化が盛んで
ある。
マトリックス型に対比して言われている液晶の駆動方式
を意味しているもので、マトリックス上に配置された画
素電極にそれぞれスイッチ素子を設け、それらのスイッ
チ素子を介して各画素電極に液晶の光学特性を制御する
電気信号を独立に供給する方式である。このため、本駆
動方式は、原理的には単純マトリックス方式のようなク
ロストークがなく、大画面化,高精細化,多階調表示に
極めて適した方式である。
ックス型液晶表示装置においても、大画面化,高精細化
になるにしたがって画像品質上の問題が発生する。特
に、大画面化に伴う走査電極配線の遅延とスイッチング
素子であるTFTのゲート・ドレイン間、すなわち、走
査電極配線と画素電極配線間の寄生容量(以下、Cgdと
いう)によって、輝度傾斜やフリッカの面内分布といっ
た表示画面の均一性が劣化してくるといった現象が深刻
な問題になってくる。以下、これらの現象について説明
する。
素子の一般的な等価回路を示したものである。図中、60
1は走査電極配線、602は信号電極配線、603はスイッチ
ング素子であるTFT素子である。604は液晶容量、605
は液晶容量に印加される画素電圧の保持特性を向上させ
るために形成される蓄積容量である。606はTFT素子6
03の寄生容量Cgdを示している。
示したものである。図中、701はゲート電極、702,703
はそれぞれソース,ドレイン電極である。上記したTF
T素子の寄生容量Cgdは、図の破線の領域704で示され
たゲート・ドレイン電極の重なり部分(領域)である。こ
の重なり領域は、TFT素子を形成していく工程での各
薄膜層間の位置ずれ,加工精度分布に対するマージン等
で発生する。
クス型液晶表示素子の基本的な動作を示す波形図であ
る。図中、801は走査電極配線からTFT素子のゲート
に供給されるゲート電圧、802は信号電圧、803は画素電
圧である。図8に示すように、選択された走査電極配線
によってTFTのゲート電圧801がON状態になると、
信号電圧802がTFT素子を介して画素電極に供給され
る。一方、ゲート電圧がON状態からOFF状態に変化
するときに、上述した寄生容量Cgdによって画素電圧80
3が変化する。この電圧の変化(△Vp)はフィードスルー
電圧(突き抜け電圧ともいう。以下、突き抜け電圧と表
現する。)と言われている。ゲート電圧801の振幅をV
g,液晶容量604をClc,蓄積容量605をCstとすると、
突き抜け電圧△Vpは、理想的には以下の(数1)で表現
される。
るために、対向電極の電圧が適正値に調整されて駆動さ
れるのが一般的である。
ネルのサイズ及び画素数が増加するに従い、走査電極配
線の電気的負荷が大きくなり信号遅延が生じるようにな
る。
素電圧の変化を示した波形図である。この場合も上記し
たように、ゲート電圧801のON時間に信号電圧802が画
素電極へ供給される。ゲート電圧がON状態からOFF
に変化するときも前記と同じ現象が生じるが、信号遅延
がある場合、ゲート電圧の変化によって画素電圧がCgd
の影響で変化するとともに、TFT素子が一気にOFF
状態にならないことによる画素電極への信号電圧の充電
が同時に発生する。これによって、図9に示すごとく、
突き抜け電圧△Vpが、遅延のない場合(図8)に比べて
小さくなる。これは、表示画面の面内での液晶印加電圧
差や、対向電圧と液晶駆動最適のずれによる液晶へのD
C電圧の印加、それによる画面内でのフリッカ現象の分
布の発生といった問題が発生し、液晶表示素子の画質劣
化を引き起こす。
象を改善することを目的として、各種の方法が開発・提
案されてきている。基本的には(数1)の突き抜け電圧△
Vpをいかにして小さくするかがポイントとなる。蓄積
容量Cstを大きくする方法は、それに伴ってTFT素子
の充電能力をあげるために素子サイズを大きくする必要
があり、結果として寄生容量Cgdが増加するので効果的
ではない。したがって、TFTの寄生容量Cgdを低減す
るための手段に対する取り組みが主である。
素電極との重なり領域を低減するためのプロセスの開発
・提案が多数発表されている。これによる寄生容量の低
減は非常に効果的な手段である。しかしながら、重なり
領域がなくてもTFT素子のチャンネル部の容量は存在
する。したがって、さらに高精細化が進み、TFT素子
の選択時間がさらに短くなってくると、TFT素子の充
電能力を高めるためにサイズを大きくしていく必要があ
り、結果としてTFTの寄生容量は増加することにな
る。
さらなる大型化,高精細化に向けて、パネルの設計上大
きな問題となってくる輝度分布,フリッカ分布などの表
示画面の均一性を改善し、高画質なアクティブマトリッ
クス型液晶表示素子及びその駆動方法の提供を目的とす
るものである。
解決し目的を達成するために、主平面上に、マトリック
ス状に配置された複数の走査電極配線と信号電極配線、
及び前記電極配線の各交差点に対応して配置された画素
電極,前記各画素電極と、それに対応する走査電極配
線,信号電極配線を電気的に接続するために形成された
主スイッチング素子、及び前記主スイッチング素子と異
なる走査電極配線との間に配置された副スイッチング素
子とを有し、前記主スイッチング素子の電流供給能力
を、副スイッチング素子の電流供給能力に対して低くし
たことを特徴とするアクティブマトリックス型液晶表示
素子である。
素電極群の任意の(n,m)番めの画素電極は、n番目の
走査電極配線とm番目の信号電極配線との間に配置され
た主スイッチング素子と、n−1番目の走査電極配線と
m+1番目の信号電極配線との間に配置された副スイッ
チング素子と電気的に接続され、前記信号電極配線に
は、各走査電極配線毎に極性の異なる電圧が供給され、
同時に互いに隣接する信号電極配線間の電圧極性も異な
る信号を供給することを特徴とするアクティブマトリッ
クス型液晶表示素子である。
電極に供給される電圧の極性と、その後に前記主スイッ
チング素子を介して画素電極に供給される電圧の極性と
が同方向であることを特徴とするアクティブマトリック
ス型液晶表示素子の駆動方法である。
示素子の構成及びその駆動方法によれば、各画素電極へ
は、副スイッチング素子と主スイッチング素子の2段階
で電圧が供給される。副スイッチング素子と主スイッチ
ング素子で供給される電圧の対向電圧に対する極性を同
じとする駆動方法とを併用することによって、各スイッ
チング素子のサイズを小さくすることができる。特に、
副スイッチング素子で十分な充電能力をもたせ、主スイ
ッチング素子の充電能力を必要最小限化することで,主
スイッチング素子の小型化が可能となる。これによっ
て、前記したチャンネル容量も含めた寄生容量の大幅な
低減が実現でき、液晶表示素子の大型化、高精細化に伴
うパネルの設計上大きな問題となってくる輝度分布、フ
リッカ分布などの表示画面の均一性を改善し、高画質な
アクティブマトリックス型液晶表示素子を実現すること
ができる。
主平面上に、マトリックス状に配置された複数の走査電
極配線と信号電極配線、及び前記電極配線の各交差点に
対応して配置された画素電極、前記各画素電極と、それ
に対応する走査電極配線、信号電極配線を電気的に接続
するために形成された主スイッチング素子、及び前記主
スイッチング素子と異なる走査電極配線との間に配置さ
れた副スイッチング素子とを有し、前記主スイッチング
素子の電流供給能力を、副スイッチング素子の電流供給
能力に対して低くしたものであり、これによって、特に
主スイッチング素子の小型化が図れ、TFT素子の寄生
容量を低減するという作用を有する。
イッチング素子と副スイッチング素子はアモルファスシ
リコンを半導体層とする薄膜トランジスタ(TFT)で形
成され、前記主スイッチング素子と副スイッチング素子
は大きさが異なることとしたもので、具体的には、前記
の請求項1と同様、特に主スイッチング素子の大幅な小
型化による寄生容量の低減の作用を有する。
クス状に配列された画素電極群の任意の(n,m)番めの
画素電極は、n番目の走査電極配線とm番目の信号電極
配線との間に配置された主スイッチング素子と、n−1
番目の走査電極配線とm番目の信号電極配線に隣接する
信号電極配線(m−1またはm+1)との間に配置された
副スイッチング素子と電気的に接続され、前記信号電極
配線には、各走査電極配線毎に極性の異なる電圧が供給
され、同時に互いに隣接する信号電極配線間の電圧極性
も異なる信号を供給することとし、特に主スイッチング
素子の小型化による表示均一性の向上と各画素への所定
の電圧の供給とを同時に実現するという作用を有する。
に、マトリックス状に配置された複数の走査電極配線と
信号電極配線、及び前記電極配線の各交差点に対応して
配置された画素電極,前記各画素電極と、それに対応す
る走査電極配線,信号電極配線を電気的に接続するため
に形成された主スイッチング素子、及び前記主スイッチ
ング素子と異なる走査電極配線との間に配置された副ス
イッチング素子とを有し、前記主スイッチング素子の電
流供給能力を、副スイッチング素子の電流供給能力に対
して低くしたアクティブマトリックス型液晶表示素子
で、前記副スイッチング素子を介して画素電極に供給さ
れる電圧の対向電極に対する極性と、その後に前記主ス
イッチング素子を介して画素電極に供給される電圧の極
性とが同方向であることを特徴とする駆動方法としたも
のであり、これにより、各スイッチング素子は小型であ
りながら、画素電極へ所定の電圧を確実に供給できるこ
とになる。
1から図5を用いて説明する。
態1におけるアクティブマトリックス型液晶表示素子の
等価回路図を示したものである。図中の101,102はそれ
ぞれ走査電極配線,信号電極配線を示している。103は
主TFT素子、104は副TFT素子であり、アモルファ
スシリコンを半導体層とするTFTで形成される。走査
電極配線101の走査方向は紙面の上から下方向である。
また、105,106はそれぞれ、液晶容量,蓄積容量を示
す。107,108は主TFT素子及び副TFT素子の寄生容
量である。
いては、定形としてマトリックス状に配列された画素電
極群の任意の(n,m)番目の画素電極は、n番目の走査
電極配線101とm番目の信号電極配線102との間に配置さ
れた主TFT素子103と、n−1番目の走査電極配線と
m+1番目の信号電極配線との間に配置された副TFT
素子104と電気的に接続され、前記信号電極配線には、
各走査電極配線毎に極性の異なる電圧が供給され、同時
に互いに隣接する信号電極配線間の電圧極性も異なる信
号を供給する構成となっている。
線及び画素電極A点での電圧波形の変化を示したもので
ある。図2で、201,202は画素電極A点に対する副TF
T素子に接続された走査電極配線および信号電極配線の
電圧波形を示す。同様に203,204は主TFT素子に接続
された走査電極配線および信号電極配線の電圧波形を示
す。また、205は画素電極A点での電圧の変化を示した
ものである。206は対向電極の電圧である。
ィブマトリックス液晶表示素子と駆動方法に対する動作
ついて詳細に説明する。
対向電圧に対して極性が反転し、かつ隣接する信号電極
配線間での電圧極性も互いに逆となる、いわゆるドット
反転駆動方式で電圧を供給した。図2からわるように、
画素電極A点には、まず副TFT素子104によって1走
査期間前の隣接画素の電圧が供給される。上記した駆動
方法、及び本例の構成によると、副TFT素子104によ
って供給される電圧は、その1走査期間後に主TFT素
子103から画素電極Aに供給される電圧と同極性とな
る。図2の画素電極A点の電圧波形205は画素電圧の時
間的な変化を示している。本例では、主TFT素子103
によって最終的に供給される所定の電圧に近い電圧を副
TFT素子104によって供給されるので、主TFT素子
の充電能力を低下、すなわち素子を小さくすることがで
きる。
SXGA(横1280×3、縦1024画素)の液晶パネルに適用
した結果を示す。具体的なアレイ設計として、主TFT
素子のチャンネル長(W)を、従来の構成(1つのTFT
素子で構成)の場合に比較して1/2とし、副TFT素
子を従来構成の場合のTFT素子と同一サイズで作成し
た。その結果、現在使用されている実用的なほとんどの
画像表示において、画素電圧の充電不足にまつわる画像
劣化はなかった。さらに、従来構成で作成した液晶パネ
ルと、本例の構成で作成した液晶パネルにおいて、走査
電極配線の電圧供給端から終端に向かっての画面の左右
方向での液晶パネルの対向電圧の最適値(フリッカ特性
の最適点)を測定した。
晶表示素子の画面の左右方向での対向電圧の最適値変化
の測定結果を示す。図中(a)は従来の構成で作成した液
晶パネルの左右での最適対向電圧の変化を表している。
左右で約0.5(V)程度の差が発生していることがわか
る。一方、図中(b)に示す本例の構成の液晶パネルで
は、約0.1(V)程度に抑えられており、表示画面特性の
均一性が大幅に改善されていることがわかる。
態2におけるアクティブマトリックス型液晶表示素子の
等価回路図を示したものである。前記実施の形態1(図
1)と同じ要素には同じ符号を付しその説明を省略す
る。走査電極配線101の走査方向は紙面の上から下方向
である。図5は、図4に示した等価回路の各電極配線及
び画素電極B点での電圧波形の変化を示したものであ
る。本例のTFTアレイの構成では、副TFT素子104
と主TFT素子103は、同一の信号電極配線に接続し
た。同時に、信号電極配線102に印加する電圧波形は、
1走査期間毎の信号電圧極性は同一として、フレーム期
間毎に極性を反転するフレーム反転駆動とした。また、
隣接する各信号線毎の極性は反転した。本構成も、前述
した実施の形態1と同一の動作原理によって、特に主T
FT素子のサイズを小さくできる。これによって、実施
の形態1と同様、従来のパネルの構成の場合に比較し
て、表示画面の均一性を大幅に改善することができた。
ティブマトリックス型液晶表示素子、及びその駆動方法
によれば、液晶パネルの大型化、高精細化に伴ってパネ
ル設計上極めて大きな問題となる配線遅延及びTFT素
子の寄生容量の影響による明るさの面内分布(輝度傾
斜)、フリッカなどの画像品質劣化に対し、副TFT素
子と主TFT素子の2段階で画素に電圧を供給すること
で、主TFT素子のサイズを小さくできることから、チ
ャンネル容量も含めた主TFT素子の寄生容量の大幅な
低減が実現でき、これによって、輝度分布、フリッカ分
布などの表示画面の均一性を改善し、高画質なアクティ
ブマトリックス型液晶表示素子を実現することができ
る。
リックス型液晶表示素子の等価回路図である。
極A点での電圧波形図である。
リックス型液晶表示素子と従来の液晶表示素子の画面左
右での対向電圧の最適値変化の測定結果を示す図であ
る。
リックス型液晶表示素子の等価回路図である。
極B点での電圧波形図である。
の等価回路図である。
示素子の基本的な動作を示す波形図である。
変化を示す波形図である。
TFT素子、 104…副TFT素子、 105…液晶容量、
106…蓄積容量、 107…主TFT素子の寄生容量、
108…副TFT素子の寄生容量、 201…副TFT素子に
接続された走査電極配線の電圧波形、 202…副TFT
素子に接続された信号電極配線の電圧波形、 203…主
TFT素子に接続された走査電極配線の電圧波形、 20
4…主TFT素子に接続された信号電極配線の電圧波
形、 205…画素電圧波形、 206…対向電極電圧。
Claims (4)
- 【請求項1】 主平面上に、マトリックス状に配置され
た複数の走査電極配線と信号電極配線、及び前記電極配
線の各交差点に対応して配置された画素電極、前記各画
素電極と、それに対応する走査電極配線、信号電極配線
を電気的に接続するために形成された主スイッチング素
子、及び前記主スイッチング素子と異なる走査電極配線
との間に配置された副スイッチング素子とを有し、前記
主スイッチング素子の電流供給能力を、副スイッチング
素子の電流供給能力に対して低くしたことを特徴とする
アクティブマトリックス型液晶表示素子。 - 【請求項2】 前記主スイッチング素子と副スイッチン
グ素子はアモルファスシリコンを半導体層とする薄膜ト
ランジスタで形成され、前記主スイッチング素子と副ス
イッチング素子は大きさが異なることを特徴とする請求
項1記載のアクティブマトリックス型液晶表示素子。 - 【請求項3】 マトリックス状に配列された画素電極群
の任意の(n,m)番めの画素電極は、n番目の走査電極
配線とm番目の信号電極配線との間に配置された主スイ
ッチング素子と、n−1番目の走査電極配線とm番目の
信号電極配線に隣接するいずれか一方の信号電極配線と
の間に配置された副スイッチング素子と電気的に接続さ
れ、前記信号電極配線には、各走査電極配線毎に極性の
異なる電圧が供給され、同時に互いに隣接する信号電極
配線間の電圧極性も異なる信号を供給することを特徴と
する請求項1または請求項2記載のアクティブマトリッ
クス型液晶表示素子。 - 【請求項4】 主平面上に、マトリックス状に配置され
た複数の走査電極配線と信号電極配線、及び前記電極配
線の各交差点に対応して配置された画素電極、前記各画
素電極と、それに対応する走査電極配線、信号電極配線
を電気的に接続するために形成された主スイッチング素
子、及び前記主スイッチング素子と異なる走査電極配線
との間に配置された副スイッチング素子とを有し、前記
主スイッチング素子の電流供給能力を、副スイッチング
素子の電流供給能力に対して低くしたアクティブマトリ
ックス型液晶表示素子で、前記副スイッチング素子を介
して画素電極に供給される電圧の対向電極に対する極性
と、その後に前記主スイッチング素子を介して画素電極
に供給される電圧の極性とが同方向であることを特徴と
するアクティブマトリックス型液晶表示素子の駆動方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24278097A JP3656179B2 (ja) | 1997-09-08 | 1997-09-08 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24278097A JP3656179B2 (ja) | 1997-09-08 | 1997-09-08 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1184417A true JPH1184417A (ja) | 1999-03-26 |
JP3656179B2 JP3656179B2 (ja) | 2005-06-08 |
Family
ID=17094182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24278097A Expired - Lifetime JP3656179B2 (ja) | 1997-09-08 | 1997-09-08 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3656179B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001021892A (ja) * | 1999-06-08 | 2001-01-26 | Robert Bosch Gmbh | 液晶表示器 |
JP2006072011A (ja) * | 2004-09-02 | 2006-03-16 | International Display Technology Kk | アレイ基板およびその駆動方法 |
JP2007065625A (ja) * | 2005-08-26 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
CN100437718C (zh) * | 2003-08-05 | 2008-11-26 | 鸿富锦精密工业(深圳)有限公司 | 主动矩阵液晶显示面板的驱动方法 |
KR100900538B1 (ko) * | 2002-09-05 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 |
JP2010151860A (ja) * | 2008-12-24 | 2010-07-08 | Casio Computer Co Ltd | 液晶表示装置及びその駆動方法 |
CN102033377A (zh) * | 2009-09-28 | 2011-04-27 | 卡西欧计算机株式会社 | 显示装置 |
-
1997
- 1997-09-08 JP JP24278097A patent/JP3656179B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001021892A (ja) * | 1999-06-08 | 2001-01-26 | Robert Bosch Gmbh | 液晶表示器 |
KR100900538B1 (ko) * | 2002-09-05 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 |
CN100437718C (zh) * | 2003-08-05 | 2008-11-26 | 鸿富锦精密工业(深圳)有限公司 | 主动矩阵液晶显示面板的驱动方法 |
JP2006072011A (ja) * | 2004-09-02 | 2006-03-16 | International Display Technology Kk | アレイ基板およびその駆動方法 |
JP2007065625A (ja) * | 2005-08-26 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその駆動方法 |
US7834832B2 (en) | 2005-08-26 | 2010-11-16 | LG Displau Co., Ltd. | Display device and method of driving the same |
JP2010151860A (ja) * | 2008-12-24 | 2010-07-08 | Casio Computer Co Ltd | 液晶表示装置及びその駆動方法 |
US8581893B2 (en) | 2008-12-24 | 2013-11-12 | Casio Computer Co., Ltd. | Liquid crystal display apparatus |
CN102033377A (zh) * | 2009-09-28 | 2011-04-27 | 卡西欧计算机株式会社 | 显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3656179B2 (ja) | 2005-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI288912B (en) | Driving method for a liquid crystal display | |
JP4932823B2 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
US6320566B1 (en) | Driving circuit for liquid crystal display in dot inversion method | |
JP4902010B2 (ja) | 液晶装置 | |
JP2001075127A (ja) | アクティブマトッリクス型液晶表示素子及びその製造方法 | |
JPWO2011030819A1 (ja) | 液晶表示装置 | |
JPH09269511A (ja) | 液晶装置、その駆動方法及び表示システム | |
JPH07181927A (ja) | 画像表示装置 | |
JPH08314409A (ja) | 液晶表示装置 | |
JP3914639B2 (ja) | 液晶表示装置 | |
WO2011061964A1 (ja) | 液晶表示装置用基板、液晶表示装置、および液晶表示装置の駆動方法 | |
US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
JP2001133808A (ja) | 液晶表示装置およびその駆動方法 | |
US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
JP2003280036A (ja) | 液晶表示装置 | |
JPH09159998A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
JP2004145346A (ja) | 液晶表示装置及びその製造方法 | |
JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
CN109164611B (zh) | 阵列基板及其驱动方法和液晶显示装置及其驱动方法 | |
JPH02216121A (ja) | 液晶表示装置 | |
KR100801416B1 (ko) | 액정표시장치의 게이트 라인 및 데이터 라인 공유 회로 및이의 구동방법 | |
US20070164958A1 (en) | Active matrix liquid crystal display device | |
JPWO2014087869A1 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
JPH09236790A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |