JPH1079654A - ハイパワーｍｏｓトランジスタ - Google Patents
ハイパワーｍｏｓトランジスタInfo
- Publication number
- JPH1079654A JPH1079654A JP8231245A JP23124596A JPH1079654A JP H1079654 A JPH1079654 A JP H1079654A JP 8231245 A JP8231245 A JP 8231245A JP 23124596 A JP23124596 A JP 23124596A JP H1079654 A JPH1079654 A JP H1079654A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mos transistor
- partial
- power mos
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 急峻なターンオンエッジおよびターンオフエ
ッジが可能で、ゲート酸化膜が絶縁破壊しても使用不能
とはならないハイパワーＭＯＳトランジスタを形成す
る。 【解決手段】 ハイパワーＭＯＳトランジスタは、並列
接続された多数の部分トランジスタＴ１〜Ｔ６により構
成されている。部分トランジスタＴ１〜Ｔ６のゲート電
極は、制御可能スイッチング素子ＳＷ１〜ＳＷ６を介し
て個別に駆動され得る。
ッジが可能で、ゲート酸化膜が絶縁破壊しても使用不能
とはならないハイパワーＭＯＳトランジスタを形成す
る。 【解決手段】 ハイパワーＭＯＳトランジスタは、並列
接続された多数の部分トランジスタＴ１〜Ｔ６により構
成されている。部分トランジスタＴ１〜Ｔ６のゲート電
極は、制御可能スイッチング素子ＳＷ１〜ＳＷ６を介し
て個別に駆動され得る。
Description
【０００１】
【発明の属する技術分野】本発明は、並列接続された多
数の部分トランジスタからなるハイパワー（大電力）Ｍ
ＯＳトランジスタに関する。
数の部分トランジスタからなるハイパワー（大電力）Ｍ
ＯＳトランジスタに関する。
【０００２】
【従来の技術】ハイパワーＭＯＳトランジスタは、各々
が小電力に設計された部分トランジスタ（ｐａｒｔｉａ
ｌ ｔｒａｎｓｉｓｔｏｒ）を並列接続して作られる。
部分トランジスタのソース端子，ドレイン端子およびゲ
ート端子を並列接続することにより、ハイパワーＭＯＳ
トランジスタは、応用回路において、通常の３端子（す
なわち、ソース端子，ドレイン端子およびゲート端子）
を有する部品のように挙動する。
が小電力に設計された部分トランジスタ（ｐａｒｔｉａ
ｌ ｔｒａｎｓｉｓｔｏｒ）を並列接続して作られる。
部分トランジスタのソース端子，ドレイン端子およびゲ
ート端子を並列接続することにより、ハイパワーＭＯＳ
トランジスタは、応用回路において、通常の３端子（す
なわち、ソース端子，ドレイン端子およびゲート端子）
を有する部品のように挙動する。
【０００３】従来技術に従って、部分トランジスタを並
列接続してハイパワーＭＯＳトランジスタを形成する方
法を図２に示す。本図には６個の部分トランジスタＴ１
〜Ｔ６しか図示されていないが、ハイパワーＭＯＳトラ
ンジスタは遥かに多数の部分トランジスタにより構成す
ることができる。
列接続してハイパワーＭＯＳトランジスタを形成する方
法を図２に示す。本図には６個の部分トランジスタＴ１
〜Ｔ６しか図示されていないが、ハイパワーＭＯＳトラ
ンジスタは遥かに多数の部分トランジスタにより構成す
ることができる。
【０００４】製作工程の結果として、ゲート端子への各
接続点には抵抗体Ｒ１−Ｒ６が存在し、各抵抗体Ｒ１〜
Ｒ６はポリシリコンからなるゲート材料の抵抗により形
成される。また、ゲート端子と関連するソース端子との
間にはキャパシタＣＧＳ１〜ＣＧＳ６があり、それは図
２に図示され説明される。このようなパワーＭＯＳトラ
ンジスタのゲート端子Ｇに順電圧が印加される場合、全
部の部分トランジスタが同時にオン状態へ切り替わるこ
とはない。それは、抵抗体Ｒ１〜Ｒ６およびキャパシタ
ＣＧＳ１〜ＣＧＳ６により形成される、ゲート抵抗体と
ゲートソース容量とから生じる時定数だけ遅延する遅延
線を介してバイアス電圧が連続する部分トランジスタの
ゲート電極へ達し、その結果パワーＭＯＳトランジスタ
の先縁が平坦化されるためである。パワーＭＯＳトラン
ジスタのターンオフも急峻なエッジで行われることはな
く、平坦化されたターンオフエッジとなる。パワーＭＯ
Ｓトランジスタのこの遅延ターンオン／オフはある応用
にとっては望ましいことではあるが、急峻なターンオン
エッジおよびターンオフエッジを得ようとする場合には
迷惑な制約となる。特に、例えば、パワーＭＯＳトラン
ジスタにより制御される負荷を非常に急速にオフ状態へ
切り替える場合には、前記した遅延によりこのような急
速なスイッチオフを達成することができない。
接続点には抵抗体Ｒ１−Ｒ６が存在し、各抵抗体Ｒ１〜
Ｒ６はポリシリコンからなるゲート材料の抵抗により形
成される。また、ゲート端子と関連するソース端子との
間にはキャパシタＣＧＳ１〜ＣＧＳ６があり、それは図
２に図示され説明される。このようなパワーＭＯＳトラ
ンジスタのゲート端子Ｇに順電圧が印加される場合、全
部の部分トランジスタが同時にオン状態へ切り替わるこ
とはない。それは、抵抗体Ｒ１〜Ｒ６およびキャパシタ
ＣＧＳ１〜ＣＧＳ６により形成される、ゲート抵抗体と
ゲートソース容量とから生じる時定数だけ遅延する遅延
線を介してバイアス電圧が連続する部分トランジスタの
ゲート電極へ達し、その結果パワーＭＯＳトランジスタ
の先縁が平坦化されるためである。パワーＭＯＳトラン
ジスタのターンオフも急峻なエッジで行われることはな
く、平坦化されたターンオフエッジとなる。パワーＭＯ
Ｓトランジスタのこの遅延ターンオン／オフはある応用
にとっては望ましいことではあるが、急峻なターンオン
エッジおよびターンオフエッジを得ようとする場合には
迷惑な制約となる。特に、例えば、パワーＭＯＳトラン
ジスタにより制御される負荷を非常に急速にオフ状態へ
切り替える場合には、前記した遅延によりこのような急
速なスイッチオフを達成することができない。
【０００５】図２に示すパワーＭＯＳトランジスタのも
う１つの欠点は、１個のトランジスタのゲート酸化膜が
絶縁破壊して短絡が生じると、全く使用不能となるとい
う事実である。
う１つの欠点は、１個のトランジスタのゲート酸化膜が
絶縁破壊して短絡が生じると、全く使用不能となるとい
う事実である。
【０００６】
【発明が解決しようとする課題】本発明の目的は、急峻
なターンオンエッジおよびターンオフエッジを形成する
ことができ、かつ、ゲート酸化膜が絶縁破壊しても使用
不能とはならないハイパワーＭＯＳトランジスタを形成
することである。
なターンオンエッジおよびターンオフエッジを形成する
ことができ、かつ、ゲート酸化膜が絶縁破壊しても使用
不能とはならないハイパワーＭＯＳトランジスタを形成
することである。
【０００７】
【課題を解決するための手段】この問題は、部分トラン
ジスタのゲート電極を制御可能スイッチング素子を介し
て個別に駆動することができる本発明により解決され
る。
ジスタのゲート電極を制御可能スイッチング素子を介し
て個別に駆動することができる本発明により解決され
る。
【０００８】ゲート電極を個別に駆動できるため、部分
トランジスタをターンオンもしくはスイッチオフさせる
ハイアス電圧を全ゲート電極へ同時に（すなわち、時間
遅延無しに）印加してパワーＭＯＳトランジスタが非常
に迅速に所望の状態（オフもしくはオン）をとるように
することができる。しかしながら、ゲート電極を個別に
駆動できるという事実により、所望のターンオン挙動も
しくはターンオフ挙動を達成するためにバイアス電圧を
ゲート電極に印加することができ、その結果、特定のタ
ーンオンエッジおよびターンオフエッジが所望される応
用においても、トランジスタが理想的に使用されるよう
にすることもできる。
トランジスタをターンオンもしくはスイッチオフさせる
ハイアス電圧を全ゲート電極へ同時に（すなわち、時間
遅延無しに）印加してパワーＭＯＳトランジスタが非常
に迅速に所望の状態（オフもしくはオン）をとるように
することができる。しかしながら、ゲート電極を個別に
駆動できるという事実により、所望のターンオン挙動も
しくはターンオフ挙動を達成するためにバイアス電圧を
ゲート電極に印加することができ、その結果、特定のタ
ーンオンエッジおよびターンオフエッジが所望される応
用においても、トランジスタが理想的に使用されるよう
にすることもできる。
【０００９】
【発明の実施の形態】図１に示すハイパワーＭＯＳトラ
ンジスタは多数の部分トランジスタからなるが、スペー
スの都合上、トランジスタＴ１〜Ｔ６しか図示されてい
ない。図からお判りのように、各部分トランジスタのソ
ース電極およびドレイン電極は接続されており、ソース
電極およびドレイン電極はそれぞれソース端子Ｓおよび
ドレイン端子Ｄを介してアクセスすることができる。い
ずれの場合も、ゲート電極は制御可能スイッチング素子
ＳＷ１〜ＳＷ６により共通ゲート線ＧＬに接続され、共
通ゲート線ＧＬはゲート端子Ｇを介してアクセスするこ
とができる。スイッチング素子ＳＷ１〜ＳＷ６を介した
ゲート電極のこの共通接続はゲート電極を駆動する唯一
の方法であることをお判り願いたい。また、対応する電
圧をゲート電極に印加することにより、各部分トランジ
スタもしくは選定された部分トランジスタ群を個別にも
しくは群として制御することもできる。
ンジスタは多数の部分トランジスタからなるが、スペー
スの都合上、トランジスタＴ１〜Ｔ６しか図示されてい
ない。図からお判りのように、各部分トランジスタのソ
ース電極およびドレイン電極は接続されており、ソース
電極およびドレイン電極はそれぞれソース端子Ｓおよび
ドレイン端子Ｄを介してアクセスすることができる。い
ずれの場合も、ゲート電極は制御可能スイッチング素子
ＳＷ１〜ＳＷ６により共通ゲート線ＧＬに接続され、共
通ゲート線ＧＬはゲート端子Ｇを介してアクセスするこ
とができる。スイッチング素子ＳＷ１〜ＳＷ６を介した
ゲート電極のこの共通接続はゲート電極を駆動する唯一
の方法であることをお判り願いたい。また、対応する電
圧をゲート電極に印加することにより、各部分トランジ
スタもしくは選定された部分トランジスタ群を個別にも
しくは群として制御することもできる。
【００１０】図１の実施例では、対応するバイアス電圧
をゲート端子Ｇに印加することにより、部分トランジス
タＴ１〜Ｔ６を殆ど時間遅延なしにオンもしくはオフ状
態に設定することができる。１個の部分トランジスタに
ゲート酸化膜の絶縁破壊が存在する場合には、制御可能
スイッチング素子により、このトランジスタのゲート電
極を適切な電位（例えば、地面）に接続することがで
き、それによりこの部分トランジスタは非作動とされ、
全部の部分トランジスタにより形成されるＭＯＳトラン
ジスタの全般的挙動に影響を及ぼさなくなる。部分トラ
ンジスタＴ２にゲート酸化膜の絶縁破壊があると、スイ
ッチング素子ＳＷ２が切り替えられて、ゲート電極が接
地される。
をゲート端子Ｇに印加することにより、部分トランジス
タＴ１〜Ｔ６を殆ど時間遅延なしにオンもしくはオフ状
態に設定することができる。１個の部分トランジスタに
ゲート酸化膜の絶縁破壊が存在する場合には、制御可能
スイッチング素子により、このトランジスタのゲート電
極を適切な電位（例えば、地面）に接続することがで
き、それによりこの部分トランジスタは非作動とされ、
全部の部分トランジスタにより形成されるＭＯＳトラン
ジスタの全般的挙動に影響を及ぼさなくなる。部分トラ
ンジスタＴ２にゲート酸化膜の絶縁破壊があると、スイ
ッチング素子ＳＷ２が切り替えられて、ゲート電極が接
地される。
【００１１】説明を行うハイパワーＭＯＳトランジスタ
のもう１つの実施例を図３に示す。簡単にするために、
ここではパワーＭＯＳトランジスタは５つの部分トラン
ジスタＴ１〜Ｔ５からなり、負荷１０を流れる電流の制
御に使用されるものとする。図３に示すトランジスタＴ
２のゲート電極と共通ソース線との間の接続は、この部
分トランジスタＴ２についてゲート酸化膜の絶縁破壊が
あることを示している。
のもう１つの実施例を図３に示す。簡単にするために、
ここではパワーＭＯＳトランジスタは５つの部分トラン
ジスタＴ１〜Ｔ５からなり、負荷１０を流れる電流の制
御に使用されるものとする。図３に示すトランジスタＴ
２のゲート電極と共通ソース線との間の接続は、この部
分トランジスタＴ２についてゲート酸化膜の絶縁破壊が
あることを示している。
【００１２】図３の実施例では、部分トランジスタのゲ
ート電極は制御可能電流源ＳＱ１〜ＳＱ５を介して駆動
される。駆動回路１２により供給される制御信号に応じ
て、これらの電流源ＳＱ１〜ＳＱ５はゲート電極へ電流
を供給するかもしくはそこから電流を引き出す。
ート電極は制御可能電流源ＳＱ１〜ＳＱ５を介して駆動
される。駆動回路１２により供給される制御信号に応じ
て、これらの電流源ＳＱ１〜ＳＱ５はゲート電極へ電流
を供給するかもしくはそこから電流を引き出す。
【００１３】当業者であればお判りのように、電流源は
非常に内部抵抗の高い素子であり、ゲート電極の駆動経
路に高インピーダンス素子が存在するようにされてい
る。ゲート電極のこの高オーミック駆動により、ゲート
電極とソース線との間に短絡を生じるゲート酸化膜の絶
縁破壊はパワーＭＯＳトランジスタの全般的な挙動に悪
影響を及ぼすことがない。短絡によりＭＯＳトランジス
タの抵抗値が僅かに減少するにすぎず、パワーＭＯＳト
ランジスタが総計１００個の部分トランジスタにより構
成されている場合それは例えば１％にすぎない。
非常に内部抵抗の高い素子であり、ゲート電極の駆動経
路に高インピーダンス素子が存在するようにされてい
る。ゲート電極のこの高オーミック駆動により、ゲート
電極とソース線との間に短絡を生じるゲート酸化膜の絶
縁破壊はパワーＭＯＳトランジスタの全般的な挙動に悪
影響を及ぼすことがない。短絡によりＭＯＳトランジス
タの抵抗値が僅かに減少するにすぎず、パワーＭＯＳト
ランジスタが総計１００個の部分トランジスタにより構
成されている場合それは例えば１％にすぎない。
【００１４】たとえ１個以上の部分トランジスタが故障
していても、製造されるＭＯＳトランジスタは大概の目
的に使用することができるため、この顕著な挙動はパワ
ーＭＯＳトランジスタを製造する時の収率に有利な影響
を及ぼす。たとえ動作中にゲート酸化膜の破壊が生じて
も、ＭＯＳトランジスタは即座に使用不能となることは
なくその制御機能を発揮し続ける。
していても、製造されるＭＯＳトランジスタは大概の目
的に使用することができるため、この顕著な挙動はパワ
ーＭＯＳトランジスタを製造する時の収率に有利な影響
を及ぼす。たとえ動作中にゲート酸化膜の破壊が生じて
も、ＭＯＳトランジスタは即座に使用不能となることは
なくその制御機能を発揮し続ける。
【００１５】当業者であれば、トランジスタＴ１〜Ｔ５
を制御するために、電流源はゲート電極へ電流を供給す
ることもそこから電流を引き出すこともできなければな
らないことがお判りと思われる。
を制御するために、電流源はゲート電極へ電流を供給す
ることもそこから電流を引き出すこともできなければな
らないことがお判りと思われる。
【００１６】図３には図示されていないが、全ての電流
源ＳＱ１〜ＳＱ５の共通端子に接続されているチャージ
ポンプを介して電流を供給したり引き出したりすること
ができる。当業者であればこのようなチャージポンプの
設計や適切な電流源の設計については周知であり、ここ
で詳しく説明する必要は無いものと思われる。以上の説
明に関して更に以下の項を開示する。
源ＳＱ１〜ＳＱ５の共通端子に接続されているチャージ
ポンプを介して電流を供給したり引き出したりすること
ができる。当業者であればこのようなチャージポンプの
設計や適切な電流源の設計については周知であり、ここ
で詳しく説明する必要は無いものと思われる。以上の説
明に関して更に以下の項を開示する。
【００１７】（１） 多数の並列接続された部分トラン
ジスタからなるハイパワーＭＯＳトランジスタであっ
て、部分トランジスタのゲート電極を制御可能スイッチ
ング素子により個別に駆動することができることを特徴
とするハイパワーＭＯＳトランジスタ。
ジスタからなるハイパワーＭＯＳトランジスタであっ
て、部分トランジスタのゲート電極を制御可能スイッチ
ング素子により個別に駆動することができることを特徴
とするハイパワーＭＯＳトランジスタ。
【００１８】（２） 第１記載のＭＯＳトランジスタで
あって、制御可能スイッチング素子が、動作上逆バイア
スもしくは順バイアス電圧をゲート電極へ印加すること
ができる切替スイッチであることを特徴とするＭＯＳト
ランジスタ。
あって、制御可能スイッチング素子が、動作上逆バイア
スもしくは順バイアス電圧をゲート電極へ印加すること
ができる切替スイッチであることを特徴とするＭＯＳト
ランジスタ。
【００１９】（３） 第１項記載のＭＯＳトランジスタ
であって、制御可能スイッチング素子が制御可能電流源
であり、制御可能電流源が、制御可能電流源に接続され
た適切なゲート電極へ電流を供給できるかもしくはこの
ゲート電極から電流を引き出すことができるように、設
計されていることを特徴とするＭＯＳトランジスタ。
であって、制御可能スイッチング素子が制御可能電流源
であり、制御可能電流源が、制御可能電流源に接続され
た適切なゲート電極へ電流を供給できるかもしくはこの
ゲート電極から電流を引き出すことができるように、設
計されていることを特徴とするＭＯＳトランジスタ。
【００２０】（４） 第３項記載のＭＯＳトランジスタ
であって、電流源は共通駆動線を介して一緒に制御され
るかもしくは別々のゲート端子を介して互いに別々に制
御されることができることを特徴とするＭＯＳトランジ
スタ。
であって、電流源は共通駆動線を介して一緒に制御され
るかもしくは別々のゲート端子を介して互いに別々に制
御されることができることを特徴とするＭＯＳトランジ
スタ。
【００２１】（５） ハイパワーＭＯＳトランジスタ
は、並列接続された多数の部分トランジスタ（Ｔ１〜Ｔ
６）により構成されている。部分トランジスタ（Ｔ１〜
Ｔ６）のゲート電極は、制御可能スイッチング素子（Ｓ
Ｗ１〜ＳＷ６；ＳＱ１〜ＳＱ５）を介して個別に駆動す
るされ得る。
は、並列接続された多数の部分トランジスタ（Ｔ１〜Ｔ
６）により構成されている。部分トランジスタ（Ｔ１〜
Ｔ６）のゲート電極は、制御可能スイッチング素子（Ｓ
Ｗ１〜ＳＷ６；ＳＱ１〜ＳＱ５）を介して個別に駆動す
るされ得る。
【図１】この種の多くのトランジスタにより構成される
本発明によるハイパワーＭＯＳトランジスタの部分トラ
ンジスタのいくつかを示す図。
本発明によるハイパワーＭＯＳトランジスタの部分トラ
ンジスタのいくつかを示す図。
【図２】従来技術によるハイパワーＭＯＳトランジスタ
を示す図。
を示す図。
【図３】本発明によるＭＯＳトランジスタの別の実施例
を示す図。
を示す図。
１０ 負荷 １２ 駆動回路 Ｓ ソース端子 Ｄ ドレイン端子 Ｇ ゲート端子 ＧＬ 共通ゲート線 Ｔ１〜Ｔ６ 部分トランジスタ ＳＷ１〜ＳＷ６ 可制御スイッチング素子 Ｒ１〜Ｒ６ 抵抗体 ＣＧＳ１〜ＣＧＳ６ キャパシタ ＳＱ１〜ＳＱ５ 可制御電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エーリッヒ ベイヤー ドイツ連邦共和国ピフラス，アム ブラン ケンフェルト15 (72)発明者 ケビン スクーネス ドイツ連邦共和国ムースブルグ，フィスケ ルガッセ ６エイ
Claims (1)
- 【請求項１】 多数の並列接続された部分トランジスタ
からなるハイパワーＭＯＳトランジスタであって、部分
トランジスタのゲート電極を制御可能スイッチング素子
により個別に駆動することができることを特徴とするハ
イパワーＭＯＳトランジスタ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19527486A DE19527486C2 (de) | 1995-07-27 | 1995-07-27 | MOS-Transistor für hohe Leistung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1079654A true JPH1079654A (ja) | 1998-03-24 |
Family
ID=7767946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8231245A Pending JPH1079654A (ja) | 1995-07-27 | 1996-07-29 | ハイパワーｍｏｓトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5952869A (ja) |
| JP (1) | JPH1079654A (ja) |
| DE (1) | DE19527486C2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010076721A1 (en) | 2008-12-31 | 2010-07-08 | Nxp B.V. | Power amplifier protection |
| JP2013042643A (ja) * | 2011-08-12 | 2013-02-28 | Global Battery Co Ltd | 非常用電力供給システム |
| JP2016201547A (ja) * | 2012-01-31 | 2016-12-01 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| JPWO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1656735A2 (en) * | 2003-08-12 | 2006-05-17 | Philips Intellectual Property & Standards GmbH | Operation and circuitry of a power conversion and control circuit |
| US7385429B1 (en) * | 2005-05-31 | 2008-06-10 | Altera Corporation | Charge pump with reduced current mismatch |
| JP2011124689A (ja) * | 2009-12-09 | 2011-06-23 | Toshiba Corp | バッファ回路 |
| US8354879B2 (en) * | 2011-01-11 | 2013-01-15 | Freescale Semiconductor, Inc. | Power switch for decreased ramp rate |
| JP2014073045A (ja) * | 2012-10-01 | 2014-04-21 | Toyota Motor Corp | スイッチング回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4635084A (en) * | 1984-06-08 | 1987-01-06 | Eaton Corporation | Split row power JFET |
| US4977341A (en) * | 1986-08-29 | 1990-12-11 | Texas Instruments, Inc. | Integrated circuit to reduce switching noise |
| FR2679751B1 (fr) * | 1991-07-30 | 1995-04-07 | Moulinex Sa | Appareil electrique de cuisson et son procede de fabrication. |
| US5216289A (en) * | 1991-10-24 | 1993-06-01 | Intel Corporation | Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit |
| US5422588A (en) * | 1993-06-14 | 1995-06-06 | Analog Devices Inc. | Low distortion CMOS switch system |
| US5436578A (en) * | 1993-07-14 | 1995-07-25 | Hewlett-Packard Corporation | CMOS output pad driver with variable drive currents ESD protection and improved leakage current behavior |
| US5552744A (en) * | 1994-08-11 | 1996-09-03 | Ltx Corporation | High speed IDDQ monitor circuit |
-
1995
- 1995-07-27 DE DE19527486A patent/DE19527486C2/de not_active Expired - Fee Related
-
1996
- 1996-07-26 US US08/686,850 patent/US5952869A/en not_active Expired - Lifetime
- 1996-07-29 JP JP8231245A patent/JPH1079654A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010076721A1 (en) | 2008-12-31 | 2010-07-08 | Nxp B.V. | Power amplifier protection |
| US8373507B2 (en) | 2008-12-31 | 2013-02-12 | Nxp B.V. | Power amplifier protection |
| JP2013042643A (ja) * | 2011-08-12 | 2013-02-28 | Global Battery Co Ltd | 非常用電力供給システム |
| JP2016201547A (ja) * | 2012-01-31 | 2016-12-01 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| JPWO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 | ||
| WO2020240744A1 (ja) * | 2019-05-29 | 2020-12-03 | 三菱電機株式会社 | 並列駆動装置及び電力変換装置 |
| US11955959B2 (en) | 2019-05-29 | 2024-04-09 | Mitsubishi Electric Corporation | Parallel driving device and power conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19527486A1 (de) | 1997-01-30 |
| US5952869A (en) | 1999-09-14 |
| DE19527486C2 (de) | 2000-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977814A (en) | Driving circuit for IGBT | |
| US7263337B2 (en) | Circuit for boosting DC voltage | |
| US20070222486A1 (en) | Driver circuit connected to pulse shaping circuitry | |
| GB1589414A (en) | Fet driver circuits | |
| JPH0282714A (ja) | 低雑音出力バツフア回路 | |
| US5546043A (en) | Circuit arrangement for driving an MOS field-effect transistor | |
| JPH0228386A (ja) | 半導体集積回路 | |
| JP2685271B2 (ja) | 集積回路 | |
| JPH1079654A (ja) | ハイパワーｍｏｓトランジスタ | |
| US6759880B2 (en) | Driver circuit connected to a switched capacitor and method of operating same | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| US4125814A (en) | High-power switching amplifier | |
| JP2001292564A (ja) | 電子チャージ・ポンプ装置 | |
| US5638025A (en) | Amplified output stage containing N-channel output transistors and capacitive coupling stage | |
| EP0533354B1 (en) | Driver circuit with FET and bipolar transistors | |
| CN112350561B (zh) | 电源开关电路 | |
| WO2020035712A1 (ja) | スイッチング回路 | |
| JPH06318854A (ja) | ドライブ回路 | |
| JP2001134230A (ja) | 表示装置駆動回路 | |
| JPH04234216A (ja) | 低ダイナミック・インピーダンスの単一駆動レベルシフター | |
| JPH077398A (ja) | バイポーラトランジスタのブレークダウン電圧を増加させる回路 | |
| JP3457924B2 (ja) | トランジスタ駆動回路 | |
| US5278463A (en) | Bi-CMOS logic circuit with inverter feedback for high speed | |
| JP2001211058A (ja) | 電子スイッチ | |
| JP2883566B2 (ja) | 発振装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050422 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050721 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060310 |