JPH1078889A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH1078889A
JPH1078889A JP8234125A JP23412596A JPH1078889A JP H1078889 A JPH1078889 A JP H1078889A JP 8234125 A JP8234125 A JP 8234125A JP 23412596 A JP23412596 A JP 23412596A JP H1078889 A JPH1078889 A JP H1078889A
Authority
JP
Japan
Prior art keywords
cpu
marker
address
output
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8234125A
Other languages
English (en)
Inventor
Teruaki Kanzaki
照明 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP8234125A priority Critical patent/JPH1078889A/ja
Priority to US08/790,264 priority patent/US5901283A/en
Priority to DE19708008A priority patent/DE19708008C2/de
Publication of JPH1078889A publication Critical patent/JPH1078889A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】 【課題】 大局的なプログラム動作の確認が困難であっ
た。 【解決手段】 プログラムにプログラム中の位置を示す
マーカが含まれている場合にマーカの解読をしたときに
は、外部にマーカの解読をしたことを示すマーカ解読信
号を出力するＣＰＵと、マーカ解読信号が出力された場
合にＣＰＵの動作に関するＣＰＵ動作情報とともにマー
カを示すマーカ識別子を出力するモニタユニットとを具
備するマイクロコンピュータである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＣＰＵの動作を
トレースするためのモニタ回路を有するマイクロコンピ
ュータシステムに関する。
【０００２】
【従来の技術】コンピュータシステムの開発に際しては
ＣＰＵのプログラムが正常に動作するか否かを確認しつ
つ、開発作業を進めていくことが必要である。さらに、
最近ではＣＰＵが出力する命令等をモニタするモニタ回
路を内蔵したシングルチップマイクロコンピュータが使
用されている。
【０００３】図６はこのような従来のマイクロコンピュ
ータの構成を示すブロック図である。図において、１０
０はシングルチップマイクロコンピュータ、１１０はＣ
ＰＵ、１２０はＣＰＵ１１０の動作を制御するプログラ
ム及びデータ等の格納のためのメモリ、１３０はＣＰＵ
１１０のバスとメモリ１２０のバスとの間のインタフェ
ースをとるバスインタフェースユニット、１４０はＣＰ
Ｕ１１０の命令の実行をトレースするモニタユニットを
それぞれ示している。なお、１５０はトライステートバ
ッファ、１６０はトレースを行うか否かを決めるフラグ
を格納するためのフラグレジスタ、１７０はモニタユニ
ット１４０によるトレース結果を格納する記憶ユニッ
ト、１８０はシングルチップマイクロコンピュータ１０
０の外部からフラグレジスタ１６０のフラグのセットを
行うための外部端子をそれぞれ示している。なお、１９
１はデータバス、１９２はアドレスバス、１９３は制御
信号線群、１９４はＣＰＵデータバス、１９５はＣＰＵ
アドレスバスをそれぞれ示している。
【０００４】次に動作について説明する。モニタユニッ
ト１４０はＣＰＵ１１０とバスインタフェースユニット
１３０とを結ぶＣＰＵアドレスバス１９５およびＣＰＵ
データバス１９４上の信号を、制御信号群１９３の信号
に基づいてラッチしてＣＰＵ１１０が実行した命令の種
類、この命令の対象となるアドレス、データに関する情
報を出力する。まず外部端子１８０からフラグレジスタ
１６０が「Ｈ」にセットされている場合、すなわち、ト
レース結果を記憶ユニット１７０に格納する場合には、
モニタユニット１４０から出力された情報はトライステ
ートバッファ１５０を通過して記憶ユニット１７０に格
納される。なお、記憶ユニット１７０の記憶容量を超え
た場合には古いデータから消去されて代わりに新しいデ
ータが格納されるようになる。一方、フラグレジスタ１
６０が「Ｌ」にセットされている場合にはモニタユニッ
ト１４０からの情報は記憶ユニット１７０には格納され
ない。
【０００５】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されていたので、トレースさ
れる情報量が多くなり、大局的なプログラム動作の確認
を行う場合には記憶ユニットに大きな容量が必要である
という課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、記憶ユニットの記憶容量が小さい
場合でも大局的なプログラム動作の確認が可能であるマ
イクロコンピュータを得ることを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータは、プログラムに従って順次命
令を実行するとともに、プログラムにプログラム中の位
置を示すマーカが含まれている場合にマーカの解読をし
たときには外部にマーカの解読をしたことを示すマーカ
解読信号を出力するＣＰＵと、マーカ解読信号が出力さ
れた場合にＣＰＵの動作に関するＣＰＵ動作情報ととも
にマーカを示すマーカ識別子を出力するモニタユニット
とを具備するものである。
【０００８】請求項２記載の発明に係るマイクロコンピ
ュータは、ＣＰＵモニタユニットから出力されたＣＰＵ
動作情報及びマーカ識別子を順次格納する記憶ユニット
をさらに有するものである。
【０００９】請求項３記載の発明に係るマイクロコンピ
ュータは、ＣＰＵ動作情報にはプログラムの実行アドレ
スが含まれているものである。
【００１０】請求項４記載の発明に係るマイクロコンピ
ュータは、ＣＰＵがマーカを解読した場合にＣＰＵのア
キュムレータの値をデータバスに出力し、モニタユニッ
トはＣＰＵからマーカ解読信号が出力された場合にデー
タバス上のアキュムレータの値をＣＰＵ動作情報の一部
として出力するものである。
【００１１】請求項５記載の発明に係るマイクロコンピ
ュータは、ユーザの所望のアドレス値を格納するレジス
タと、ＣＰＵのアドレスバス上のアドレス値とレジスタ
に格納されているアドレス値とを比較するアドレス比較
器とを有し、モニタユニットはアドレス比較器の比較に
よってＣＰＵのアドレスバス上のアドレス値とレジスタ
に格納されているアドレス値とが一致した後はＣＰＵの
詳細トレース情報を出力するものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１のマイク
ロコンピュータの構成を示すブロック図である。図にお
いて、２００はシングルチップマイクロコンピュータ
（マイクロコンピュータ）、２１０はＣＰＵ、２２０は
ＣＰＵ２１０の動作を制御するプログラム及びデータ等
の格納のためのメモリ、２３０はＣＰＵ２１０のバスと
メモリ２２０のバスとの間のインタフェースをとるバス
インタフェースユニット、２４０はＣＰＵ２１０の命令
の実行をトレースするモニタユニットをそれぞれ示して
いる。なお、２５０、２５１はトライステートバッフ
ァ、２６０はトレースを行うか否かを決めるフラグを格
納するためのトレースフラグレジスタ、２６１は詳細な
トレースを行うか否かを示すフラグを格納する詳細トレ
ースフラグレジスタ、２７０はモニタユニット２４０に
よるトレース結果を格納する記憶ユニット、２８０はシ
ングルチップマイクロコンピュータ２００の外部からト
レースフラグレジスタ２６０のフラグのセットを行うた
めの外部端子、２８１はシングルチップマイクロコンピ
ュータ２００の外部から詳細トレースフラグレジスタ２
６１のセットを行うための外部端子をそれぞれ示してい
る。なお、２９１はデータバス、２９２はアドレスバ
ス、２９３は制御信号線群、２９４はＣＰＵデータバス
（データバス）、２９５はＣＰＵアドレスバス（アドレ
スバス）をそれぞれ示している。また、２９６はＣＰＵ
２１０が専用の命令であるマーカを解読した場合にマー
カを解読したことを示すパルス信号をモニタユニット２
４０に送出するための制御信号線を示している。
【００１３】次に動作について説明する。図２は図１に
示すＣＰＵ２１０のアセンブリプログラム言語で書かれ
たプログラムファイルの一部を示す図である。図におい
て、（Ａ）はアドレスを示しており、（Ｂ）はコマンド
を示している。実際にはＣＰＵ２１０はアセンブリ言語
で書かれたプログラムに対応するマシンコードに対して
動作するものであり、例えば、アドレス「４０００Ｈ」
のコマンド「ＳＴＡ Ａ，ＡＤＲＳ１」はＣＰＵ２１０
のアキュムレータＡの値をメモリアドレスＡＤＲＳ１に
ライトすることを示している。
【００１４】また、アドレス「４００ＢＨ」のコマンド
「ＭＲＫ」はプログラム中の位置を示すマーカであり、
このマーカのコマンドコードをＣＰＵ２１０が解読する
とＣＰＵ２１０はモニタユニット２４０にマーカのコマ
ンドコードを解読したことを示すパルスを制御信号線２
９６からモニタユニット２４０に送出する。
【００１５】トレースフラグレジスタ２６０に「Ｌ」信
号が格納されている場合には、トライステートバッファ
２５０はオフ状態になり、記憶ユニット２７０にはＣＰ
Ｕ２１０のトレース情報は格納されない。
【００１６】一方、外部端子２８０からトレースフラグ
レジスタ２６０に「Ｈ」信号が格納された場合であっ
て、詳細トレースフラグレジスタ２６１に「Ｌ」信号が
格納されている場合には、詳細データのトレースは実行
せずにマーカとそのマーカのアドレスのみを記憶ユニッ
ト２７０に格納する。すなわち、詳細トレースフラグレ
ジスタ２６１に「Ｌ」信号が格納されるとトライステー
トバッファ２５１がオフの状態になり、ＣＰＵ２１０の
制御信号がモニタに転送されなくなる。このため、モニ
タユニット２４０ではＣＰＵ２１０が実行したコマンド
のアドレス、出力データ等の詳細情報のラッチが行われ
ずに、これら情報は記憶ユニット２７０には転送されな
い。この場合にはモニタユニット２４０は制御信号線２
９６からのパルスに基づいてマーカのアドレスをラッチ
して記憶ユニット２７０に出力する。
【００１７】一方、外部端子２８０からトレースフラグ
レジスタ２６０に「Ｈ」信号が格納された場合であっ
て、詳細トレースフラグレジスタ２６１に「Ｈ」信号が
格納されている場合には、詳細データのトレースを実行
するとともにマーカとそのマーカのアドレスを記憶ユニ
ット２７０に格納する。すなわち、詳細トレースフラグ
レジスタ２６１に「Ｈ」信号が格納されるとトライステ
ートバッファ２５１がオンの状態になり、ＣＰＵ２１０
の制御信号が制御信号線群２９３を介してモニタユニッ
ト２４０に転送され、この制御信号に基づいてＣＰＵア
ドレスバス２９５に現れてきたアドレス及びＣＰＵデー
タバス２９４に現れてきたデータをラッチしてコマンド
の種類、アドレス、データ等の詳細情報を記憶ユニット
２７０に転送する。さらに、マーカのコマンドコードを
ＣＰＵ２１０が解読した場合にはＣＰＵ２１０は制御信
号線２９６にマーカのコマンドコードが入力されたこと
を示すパルス（マーカ解読信号）を出力し、モニタユニ
ット２４０はこのパルスを受けるとＣＰＵアドレスバス
２９５のアドレスをラッチする。そして、マーカのアド
レスとともにマーカを示すデータを記憶ユニット２７０
に送出する。記憶ユニット２７０は入力されたデータを
格納して、後に格納されたトレースデータはプログラム
動作の確認のために使用される。
【００１８】図３は詳細トレースフラグレジスタ２６１
に「Ｈ」が格納されている場合にＣＰＵ２１０が「ＳＴ
Ａ Ａ，ＡＤＲＳ１」等のライトコマンドを実行した場
合の各部の信号のタイミングを示すタイミングチャート
である。図において、（ａ）は基準クロック、（ｂ）は
ＣＰＵアドレスバス２９５に現れるアドレス、（ｃ）は
ＣＰＵデータバス２９４に現れるデータ、（ｄ）はＣＰ
Ｕ２１０から出力される制御信号線群２９３のうち、ラ
イトコマンドが実行されたときにパルスを出力するため
の制御信号線上に現れる信号、（ｅ）はＣＰＵ２１０か
ら出力される制御信号線群２９３のうち、ライトをする
メモリアドレスを出力したときにパルスを出力するため
の制御信号線上に現れる信号、（ｆ）はＣＰＵ２１０か
ら出力される制御信号線群２９３のうち、ライトすべき
データをＣＰＵ２１０が出力したときにパルスを出力す
るための制御信号線上に現れる信号、（ｇ）はモニタユ
ニット２４０から記憶ユニット２７０に対して出力され
るデータをそれぞれ示している。
【００１９】まず、ＣＰＵ２１０がライトコマンドのあ
るアドレス３０１をＣＰＵアドレスバス２９５に出力す
ると、バスインタフェースユニット２３０またはメモリ
２２０からそのアドレス３０１に格納されているライト
コマンド３０２がＣＰＵデータバス２９４に出力され
る。さらにＣＰＵ２１０からはライトコマンドが出力さ
れたことを示すパルス３０３が出力される。そしてモニ
タユニット２４０に制御信号線２９６を介してこのパル
スが転送されるとモニタユニット２４０は例えば「Ｗ」
等のライトコマンド識別子３０４を記憶ユニット２７０
に出力する。
【００２０】その後、ＣＰＵ２１０はデータのライトを
するメモリアドレス３０５をＣＰＵアドレスバス２９５
に出力する。するとＣＰＵ２１０はデータのライトをす
るメモリアドレス３０５を出力したことを示すパルス３
０６を出力し、このパルス３０６がモニタユニット２４
０に入力されるとモニタユニット２４０はＣＰＵアドレ
スバス２９５上に出力されたメモリアドレス３０５をラ
ッチして記憶ユニット２７０にライトするメモリアドレ
ス３０７として出力する。次に、ＣＰＵ２１０はライト
すべきデータ３０８をＣＰＵデータバス２９４に出力す
るとともにデータを出力したことを示すパルス３０９を
モニタユニット２４０に出力する。モニタユニット２４
０はパルス３０９を受けるとライトすべきデータ３０８
をラッチしてライトすべきデータ３１０として記憶ユニ
ット２７０に出力する。
【００２１】このようにしてライトコマンドが実行され
た場合にライトコマンドであることを示す識別子、ライ
トするアドレス、およびライトすべきデータがモニタユ
ニット２４０から記憶ユニット２７０に転送されてトレ
ースデータとして格納される。同様にして、メモリ２２
０からのリードコマンド、他のアドレスに移るジャンプ
コマンド等に関するトレースデータがモニタユニット２
４０から記憶ユニット２７０に送出されて保存される。
【００２２】図４はトレースフラグレジスタ２６０が
「Ｈ」、すなわち、トレースを実行する場合にマーカの
コマンドコードをＣＰＵ２１０が解読した場合の各部の
信号のタイミングを示すタイミングチャートである。図
において、（ａ）は基準クロック、（ｂ）はＣＰＵアド
レスバス２９５に現れるアドレス、（ｃ）はＣＰＵデー
タバス２９４に現れるデータ、（ｄ）はＣＰＵ２１０か
ら出力される制御信号線群２９３のうち、コマンドコー
ドが格納されている最初のアドレスをＣＰＵアドレスバ
ス２９５に出力したときに、このことを示すパルスを出
力するための制御信号線上に現れる信号、（ｅ）はＣＰ
Ｕ２１０がマーカのコマンドコードであると認識したと
きに制御信号線２９６上に出力するパルス、（ｆ）はマ
ーカのコマンドを認識したときにモニタユニット２４０
から出力されるマーカ識別子、マーカアドレスを示して
いる。
【００２３】まず、ＣＰＵ２１０がマーカのコマンドコ
ードが格納されているマーカアドレス４０１をＣＰＵア
ドレスバス２９５に出力すると、制御信号線にパルス４
０３を出力する。このパルス４０３がモニタユニット２
４０に入力されると、モニタユニット２４０はＣＰＵア
ドレスバス２９５上のマーカアドレス４０１をラッチす
る。次に、バスインタフェースユニット２３０またはメ
モリ２２０からマーカコマンド４０２がＣＰＵデータバ
ス２９４を介してＣＰＵ２１０に転送されてくる。そし
てＣＰＵ２１０はマーカのコマンドコードを解読すると
パルス（マーカ解読信号）４０４を制御信号線２９６を
介してモニタユニット２４０に送出する。モニタユニッ
ト２４０にパルス４０４が入力されるとモニタユニット
２４０はマーカコマンドであることを示す、例えば
「Ｍ」のような識別子を記憶ユニット２７０に転送する
とともにラッチしたマーカアドレス４０６を記憶ユニッ
ト２７０に出力する。
【００２４】従って、この実施の形態１では、マーカを
プログラム中に記載して、プログラムを実行するとマー
カの識別子とマーカのアドレスのみが記憶ユニットに格
納されるので、プログラムの大局的な動作を記憶容量の
小さな記憶ユニットを用いてトレースすることができ
る。
【００２５】なお、以上の説明ではＣＰＵ２１０がマー
カの識別子を解読した場合に、マーカの識別子とマーカ
のアドレスを記憶ユニット２７０に格納するようにした
が、ＣＰＵ２１０がマーカを解読したら、ＣＰＵ２１０
はＣＰＵ２１０のアキュムレータの値をＣＰＵデータバ
ス２９４に出力し、モニタユニット２４０はＣＰＵデー
タバス２９４に出力されたアキュムレータの値をラッチ
して、マーカの識別子、マーカのアドレスとともに出力
するようにしてもよい。この場合には、プログラム動作
上重要であるアキュムレータの内容を確認することがで
きるので、プログラム開発の効率を向上させることがで
きる。
【００２６】実施の形態２．図５はこの発明の実施の形
態２のマイクロコンピュータの構成を示すブロック図で
ある。図１に示す部分と同一部分には同一符号を付し、
重複する説明は省略する。図において、２００ａはシン
グルチップマイクロコンピュータ（マイクロコンピュー
タ）、２９７はＣＰＵアドレスバス２９５に出力される
アドレス値を比較するためのアドレス比較用レジスタ
（レジスタ）、２９８はアドレス比較器、２９９はアン
ドゲート、２９９ａはラッチ回路を示している。なお、
図示はしていないが、アドレス比較用レジスタ２９７は
外部からの入力によって設定しても良いし、ＣＰＵ２１
０のプログラムによってアドレス比較用レジスタ２９７
の値を設定するようにしても良い。
【００２７】次に動作について説明する。実施の形態１
ではトライステートバッファ２５１は詳細トレースフラ
グレジスタ２６１に「Ｈ」が格納されているときだけ、
モニタユニット２４０が詳細トレース情報を出力するよ
うにしていた。しかしこの実施の形態２では、ＣＰＵア
ドレスバス２９５上のアドレスの値が所定値を越え、且
つ、ＣＰＵ２１０がマーカを認識したら、その後は、モ
ニタユニット２４０は詳細トレース情報を記憶ユニット
２７０に出力するようにしている。
【００２８】すなわち、プログラムのトレースしたい部
分の最初のアドレスにマーカを格納するとともにそのア
ドレスの値をアドレス比較用レジスタ２９７に格納す
る。次にＣＰＵ２１０を動作させた場合にＣＰＵアドレ
スバス２９５のアドレスの値とアドレス比較用レジスタ
２９７に格納されている値とがアドレス比較器２９８で
比較される。
【００２９】ＣＰＵアドレスバス２９５のアドレスの値
がアドレス比較用レジスタ２９７に格納されている値よ
りも小さい場合にはアドレス比較器２９８は「Ｌ」レベ
ルの信号を出力する。従って、制御信号線２９６の信号
の状態にかかわらず、アンドゲート２９９の出力は
「Ｌ」となる。このため、トライステートバッファ２５
１はオフ状態であり、モニタユニット２４０はマーカの
情報のみを記憶ユニット２７０に送出する。
【００３０】一方、ＣＰＵアドレスバス２９５のアドレ
スの値がアドレス比較用レジスタ２９７に格納されてい
る値と等しくなるとアドレス比較器２９８は「Ｈ」信号
を出力する。そして、ＣＰＵ２１０がマーカの解読を行
って制御信号線２９６が「Ｈ」になるとアンドゲート２
９９の出力は「Ｈ」になる。アンドゲート２９９の出力
が「Ｈ」になるとラッチ回路２９９ａによってトライス
テートバッファ２５１に供給される「Ｈ」信号は保持さ
れる。このためその後はＣＰＵ２１０からの制御信号は
モニタユニット２４０に供給され、詳細トレースデータ
をモニタユニット２４０が記憶ユニット２７０に出力す
るように動作する。
【００３１】従って、この実施の形態２によれば、プロ
グラムの重要でない部分はマーカの識別子とそのアドレ
スとを記憶ユニット２７０に格納し、プログラムの重要
な部分だけは、詳細なトレースデータが記憶ユニット２
７０に格納されるので、プログラムの全体の流れを把握
することができるとともに重要な部分の詳細なトレース
データを確認することができ、効率的なプログラム開発
ができる。
【００３２】
【発明の効果】以上のように、請求項１記載の発明によ
れば、マーカを含むプログラムを実行するとマーカの識
別子とマーカの解読時のＣＰＵ動作情報とがモニタユニ
ットから出力されるように構成したので、プログラムの
大局的な動作を容易に把握することができる効果があ
る。
【００３３】請求項２記載の発明によれば、モニタユニ
ットから出力されるマーカの識別子とマーカの解読時の
ＣＰＵ動作情報とが記憶ユニットに格納されるように構
成したので、プログラムの大局的な動作を小容量の記憶
ユニットで容易に把握することができる効果がある。
【００３４】請求項３記載の発明によれば、ＣＰＵ動作
情報にプログラムの実行アドレスが含まれるように構成
したので、プログラムの大局的な動作を容易に把握する
ことができる効果がある。
【００３５】請求項４記載の発明によれば、ＣＰＵはマ
ーカを解読した場合にＣＰＵのアキュムレータの値をデ
ータバスに出力し、モニタユニットはＣＰＵからマーカ
解読信号が出力された場合にデータバス上のアキュムレ
ータの値をＣＰＵ動作情報の一部として出力するように
構成したので、ＣＰＵ動作の状態を容易に把握すること
ができる効果がある。
【００３６】請求項５記載の発明によれば、ＣＰＵのア
ドレスバス上のアドレス値とレジスタに格納されている
ユーザ所望のアドレス値とが一致した後はＣＰＵの詳細
動作情報を出力するように構成したので、ユーザが重要
と考える部分については詳細情報を得ることができ、効
率的なプログラムの開発ができる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１のマイクロコンピュ
ータの構成を示すブロック図である。
【図２】 この発明の実施の形態１におけるアセンブリ
プログラム言語でかかれたプログラムファイルの一部を
示す図である。
【図３】 この発明の実施の形態１においてライトコマ
ンドを実行した場合の各部の信号のタイミングを示すタ
イミングチャートである。
【図４】 この発明の実施の形態１においてトレースを
実行する場合にマーカのコマンドコードが解読された場
合の各部の信号のタイミングを示すタイミングチャート
である。
【図５】 この発明の実施の形態２のマイクロコンピュ
ータの構成を示すブロック図である。
【図６】 従来のモニタユニットを有するマイクロコン
ピュータの構成を示すブロック図である。
【符号の説明】
２００，２００ａ シングルチップマイクロコンピュー
タ（マイクロコンピュータ）、２１０ ＣＰＵ、２４０
モニタユニット、２７０ 記憶ユニット、２９４ Ｃ
ＰＵデータバス（データバス）、２９５ ＣＰＵアドレ
スバス（アドレスバス）、２９７ アドレス比較用レジ
スタ（レジスタ）、２９８ アドレス比較器、４０４
パルス（マーカ解読信号）。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プログラムに従って順次命令を実行する
    とともに、前記プログラムに前記プログラム中の位置を
    示すマーカが含まれている場合に前記マーカの解読をし
    たときには外部に前記マーカの解読をしたことを示すマ
    ーカ解読信号を出力するＣＰＵと、前記マーカ解読信号
    が出力された場合に前記ＣＰＵの動作に関するＣＰＵ動
    作情報とともに前記マーカを示すマーカ識別子を出力す
    るモニタユニットとを具備するマイクロコンピュータ。
  2. 【請求項２】 モニタユニットから出力されたＣＰＵ動
    作情報及びマーカ識別子を順次格納する記憶ユニットを
    さらに有することを特徴とする請求項１記載のマイクロ
    コンピュータ。
  3. 【請求項３】 ＣＰＵ動作情報にはプログラムの実行ア
    ドレスが含まれていることを特徴とする請求項１または
    請求項２記載のマイクロコンピュータ。
  4. 【請求項４】 ＣＰＵはマーカを解読した場合にＣＰＵ
    のアキュムレータの値をデータバスに出力し、モニタユ
    ニットは前記ＣＰＵからマーカ解読信号が出力された場
    合に前記データバス上の前記アキュムレータの値をＣＰ
    Ｕ動作情報の一部として出力することを特徴とする請求
    項１から請求項３のうちのいずれか１項記載のマイクロ
    コンピュータ。
  5. 【請求項５】 ユーザの所望のアドレス値を格納するレ
    ジスタと、ＣＰＵのアドレスバス上のアドレス値と前記
    レジスタに格納されているアドレス値とを比較するアド
    レス比較器とを有し、モニタユニットは前記アドレス比
    較器の比較によってＣＰＵのアドレスバス上のアドレス
    値と前記レジスタに格納されているアドレス値とが一致
    した後は前記ＣＰＵの詳細トレース情報を出力すること
    を特徴とする請求項１から請求項４のうちのいずれか１
    項記載のマイクロコンピュータ。
JP8234125A 1996-09-04 1996-09-04 マイクロコンピュータ Pending JPH1078889A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8234125A JPH1078889A (ja) 1996-09-04 1996-09-04 マイクロコンピュータ
US08/790,264 US5901283A (en) 1996-09-04 1997-01-28 Microcomputer
DE19708008A DE19708008C2 (de) 1996-09-04 1997-02-27 Mikrocomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8234125A JPH1078889A (ja) 1996-09-04 1996-09-04 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH1078889A true JPH1078889A (ja) 1998-03-24

Family

ID=16966034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8234125A Pending JPH1078889A (ja) 1996-09-04 1996-09-04 マイクロコンピュータ

Country Status (3)

Country Link
US (1) US5901283A (ja)
JP (1) JPH1078889A (ja)
DE (1) DE19708008C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235510A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd プロセッサおよびそのためのコンパイルプログラム記録媒体
JP2009193604A (ja) * 2009-06-02 2009-08-27 Renesas Technology Corp 半導体情報処理装置
EP2876558A2 (en) 2013-09-30 2015-05-27 Renesas Electronics Corporation Computer and compiling method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154856A (en) * 1997-04-08 2000-11-28 Advanced Micro Devices, Inc. Debug interface including state machines for timing synchronization and communication
US6148381A (en) * 1997-04-08 2000-11-14 Advanced Micro Devices, Inc. Single-port trace buffer architecture with overflow reduction
US6189140B1 (en) 1997-04-08 2001-02-13 Advanced Micro Devices, Inc. Debug interface including logic generating handshake signals between a processor, an input/output port, and a trace logic
US6314530B1 (en) * 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US6142683A (en) * 1997-04-08 2000-11-07 Advanced Micro Devices, Inc. Debug interface including data steering between a processor, an input/output port, and a trace logic
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US6041406A (en) * 1997-04-08 2000-03-21 Advanced Micro Devices, Inc. Parallel and serial debug port on a processor
JP3872196B2 (ja) * 1998-01-09 2007-01-24 株式会社ルネサステクノロジ マイクロコンピュータ
US6145100A (en) * 1998-03-04 2000-11-07 Advanced Micro Devices, Inc. Debug interface including timing synchronization logic
US6145123A (en) * 1998-07-01 2000-11-07 Advanced Micro Devices, Inc. Trace on/off with breakpoint register
JP3465623B2 (ja) * 1999-04-20 2003-11-10 日本電気株式会社 回線制御装置、回線制御方法およびプログラムを記憶した記憶媒体
US20040153635A1 (en) * 2002-12-30 2004-08-05 Kaushik Shivnandan D. Privileged-based qualification of branch trace store data
JP5246230B2 (ja) * 2010-09-13 2013-07-24 株式会社デンソー 車両用電子制御装置
US20130246736A1 (en) * 2010-11-25 2013-09-19 Toyota Jidosha Kabushiki Kaisha Processor, electronic control unit and generating program

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438490A (en) * 1981-10-01 1984-03-20 Honeywell Information Systems Inc. Clock control of a central processing unit from a monitor interface unit
DD206596A1 (de) * 1981-12-17 1984-02-01 Adw Ddr Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb
US4462077A (en) * 1982-06-24 1984-07-24 Bell Telephone Laboratories, Incorporated Trace facility for use in multiprocessing environment
JPS59229655A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 情報処理装置
US4598364A (en) * 1983-06-29 1986-07-01 International Business Machines Corporation Efficient trace method adaptable to multiprocessors
JPS60238944A (ja) * 1984-05-14 1985-11-27 Mitsubishi Electric Corp トレ−ス用記憶装置
JPS628235A (ja) * 1985-07-03 1987-01-16 Nec Corp 動作履歴記憶装置
JPS62288946A (ja) * 1986-06-09 1987-12-15 Fujitsu Ltd ジヤンプ履歴記録方式
JPS63129432A (ja) * 1986-11-19 1988-06-01 Nec Corp プログラム・アドレス・トレ−ス装置
JPS63291134A (ja) * 1987-05-22 1988-11-29 Toshiba Corp 論理集積回路
JPH02250122A (ja) * 1988-10-25 1990-10-05 Nec Corp Ｃｐｕシミュレータ
JPH03105433A (ja) * 1989-09-19 1991-05-02 Nec Software Ltd マイクロ命令出現頻度測定装置
JPH03185530A (ja) * 1989-12-14 1991-08-13 Mitsubishi Electric Corp データ処理装置
JPH03217949A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 計算機システム
US5345580A (en) * 1990-11-29 1994-09-06 Kabushiki Kaisha Toshiba Microprocessor device and emulator device thereof
US5265254A (en) * 1991-08-14 1993-11-23 Hewlett-Packard Company System of debugging software through use of code markers inserted into spaces in the source code during and after compilation
JPH05100902A (ja) * 1991-10-09 1993-04-23 Oki Electric Ind Co Ltd デバツグ支援機構
JPH05143390A (ja) * 1991-11-18 1993-06-11 Nec Corp トレース装置
JPH06282461A (ja) * 1993-03-25 1994-10-07 Toshiba Corp トレース装置
FR2704334B1 (fr) * 1993-04-22 1995-06-02 Bull Sa Outil de mise au point d'un système d'exploitation.
US5701488A (en) * 1995-06-07 1997-12-23 Motorola, Inc. Method and apparatus for restoring a target MCU debug session to a prior state

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235510A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd プロセッサおよびそのためのコンパイルプログラム記録媒体
JP2009193604A (ja) * 2009-06-02 2009-08-27 Renesas Technology Corp 半導体情報処理装置
EP2876558A2 (en) 2013-09-30 2015-05-27 Renesas Electronics Corporation Computer and compiling method
EP3056995A1 (en) 2013-09-30 2016-08-17 Renesas Electronics Corporation Computer and compiling method
US10402305B2 (en) 2013-09-30 2019-09-03 Renesas Electronics Corporation Computer and compiling method

Also Published As

Publication number Publication date
DE19708008C2 (de) 1999-11-18
US5901283A (en) 1999-05-04
DE19708008A1 (de) 1998-03-12

Similar Documents

Publication Publication Date Title
JPH1078889A (ja) マイクロコンピュータ
JP2734468B2 (ja) プロセッサ
EP0267613B1 (en) Micro processor capable of being connected with coprocessor
US6581120B1 (en) Interrupt controller
JPH08339298A (ja) マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ
US20050060690A1 (en) Microprocessor system with software emulation processed by auxiliary hardware
US20100146224A1 (en) Request processing device, request processing system, and access testing method
JPH08221293A (ja) エミュレータ装置
US20020004877A1 (en) Method and system for updating user memory in emulator systems
WO1988007238A1 (en) High-speed floating point operation system
JPH08272770A (ja) マイクロコントローラディベロップメントシステム
KR100264758B1 (ko) 마이크로컴퓨터
JP3097602B2 (ja) データ処理装置
JP2001273167A (ja) ハードウエアブレーク回路
JPH0836499A (ja) マイクロコンピュータ
TW432277B (en) Pre-boot debugging device and method of computer system
JP2003167845A (ja) データ記憶装置およびこれを用いたデータ伝送システム
KR20020037112A (ko) 내장형 마이크로 컨트롤러 유닛에서 프로그램 코드를갱신하는 방법
JPH0683987A (ja) マイクロコンピュータ
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH04305783A (ja) マイクロコンピュータ
JP2004185356A (ja) デバッグ装置
JPH05101203A (ja) マイクロ・プロセツサ
JPH044451A (ja) コンピュータシステム
JPH08202582A (ja) マイクロプロセッサのデータ転送装置