JPH1065532A - マルチ入力対応自動周波数制御装置 - Google Patents
マルチ入力対応自動周波数制御装置Info
- Publication number
- JPH1065532A JPH1065532A JP8216252A JP21625296A JPH1065532A JP H1065532 A JPH1065532 A JP H1065532A JP 8216252 A JP8216252 A JP 8216252A JP 21625296 A JP21625296 A JP 21625296A JP H1065532 A JPH1065532 A JP H1065532A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- input
- voltage
- controlled oscillator
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 外付部品の切り換えを要せず少数ですませら
れ、また、より高精度でキャプチャレンジの広い自動周
波数制御装置を提供する。 【解決手段】 コンデンサの充放電により自走発振する
電圧制御発振器10と、その自走周波数と入力周波数と
の差分を検出し、自走周波数が入力周波数へ近づくよう
に電圧制御発振器10の充放電電流を制御する位相比較
器20と、自走周波数と入力周波数との同期状態を判別
する同期検出回路40と、入力周波数の印加後にロック
アップ時間が経ってから自走周波数及び入力周波数の同
期検出回路40への入力を許容し、その後同期検出時間
が経ってから入力を抑止する遅延回路50と、遅延回路
50による入力抑止時に同期検出回路40が非同期を示
していれば切換信号を出力するループカウンタ60と、
その切換信号に応じて異なる充放電電流を記電圧制御発
振器10へ提供する可変電流源30と、を備える。
れ、また、より高精度でキャプチャレンジの広い自動周
波数制御装置を提供する。 【解決手段】 コンデンサの充放電により自走発振する
電圧制御発振器10と、その自走周波数と入力周波数と
の差分を検出し、自走周波数が入力周波数へ近づくよう
に電圧制御発振器10の充放電電流を制御する位相比較
器20と、自走周波数と入力周波数との同期状態を判別
する同期検出回路40と、入力周波数の印加後にロック
アップ時間が経ってから自走周波数及び入力周波数の同
期検出回路40への入力を許容し、その後同期検出時間
が経ってから入力を抑止する遅延回路50と、遅延回路
50による入力抑止時に同期検出回路40が非同期を示
していれば切換信号を出力するループカウンタ60と、
その切換信号に応じて異なる充放電電流を記電圧制御発
振器10へ提供する可変電流源30と、を備える。
Description
【0001】
【発明の属する技術分野】本発明は、広範囲周波数の入
力に対して同期した出力信号を発生するシステム、即
ち、PLL(フェーズロックループ)方式のマルチ入力
対応自動周波数制御装置に関し、特に、テレビやコンピ
ュータ用モニタ等の偏向処理用発振器、OSD(オンス
クリーンディスプレイ)用のアドレス発振器に適した自
動周波数制御装置に関する。
力に対して同期した出力信号を発生するシステム、即
ち、PLL(フェーズロックループ)方式のマルチ入力
対応自動周波数制御装置に関し、特に、テレビやコンピ
ュータ用モニタ等の偏向処理用発振器、OSD(オンス
クリーンディスプレイ)用のアドレス発振器に適した自
動周波数制御装置に関する。
【0002】
【従来の技術】従来のマルチ入力対応自動周波数制御装
置、即ちPLLシステムの構成について図8に示す。こ
のシステムではまず、入力信号がF/V変換器1へ入力
されて周波数に対応した出力電圧が発生される。F/V
変換器1の出力電圧は、遅延回路2を通して一定時間遅
らせた後にモード切換スイッチ3へ入力され、これに従
って入力周波数に対応したモードにスイッチが切り換え
られる。ここでいうモードとは、電圧制御発振器、位相
比較器、低域フィルタからなるPLL4の1つの状態を
表し、モードの切り換えとは、発振器のCR、低域フィ
ルタの定数を切り換えることである。従って、モードの
切り換えにより、広範囲の入力周波数に対応可能なPL
L4が提供される。
置、即ちPLLシステムの構成について図8に示す。こ
のシステムではまず、入力信号がF/V変換器1へ入力
されて周波数に対応した出力電圧が発生される。F/V
変換器1の出力電圧は、遅延回路2を通して一定時間遅
らせた後にモード切換スイッチ3へ入力され、これに従
って入力周波数に対応したモードにスイッチが切り換え
られる。ここでいうモードとは、電圧制御発振器、位相
比較器、低域フィルタからなるPLL4の1つの状態を
表し、モードの切り換えとは、発振器のCR、低域フィ
ルタの定数を切り換えることである。従って、モードの
切り換えにより、広範囲の入力周波数に対応可能なPL
L4が提供される。
【0003】
【発明が解決しようとする課題】従来の構成では、入力
周波数に対応させて外付部品を切り換える必要があるた
め、パッケージのピン数、外付部品点数が非常に多くな
る。また、モード数に応じて外付部品が多くなること、
そしてF/V変換器1の精度上の問題から、より広範囲
の入力周波数には対応しにくくなっている。
周波数に対応させて外付部品を切り換える必要があるた
め、パッケージのピン数、外付部品点数が非常に多くな
る。また、モード数に応じて外付部品が多くなること、
そしてF/V変換器1の精度上の問題から、より広範囲
の入力周波数には対応しにくくなっている。
【0004】そこで、本発明では、外付部品の切り換え
を要せず少数ですませられるような自動周波数制御装置
を提供する。また、より高精度でロックしてからの安定
性に優れ、キャプチャレンジのより広い自動周波数制御
装置を提供する。
を要せず少数ですませられるような自動周波数制御装置
を提供する。また、より高精度でロックしてからの安定
性に優れ、キャプチャレンジのより広い自動周波数制御
装置を提供する。
【0005】
【課題を解決するための手段】本発明による自動周波数
制御装置は、コンデンサの充放電により自走発振する電
圧制御発振器と、該電圧制御発振器の自走周波数と入力
周波数との差分を検出し、自走周波数が入力周波数へ近
づくように前記電圧制御発振器の充放電電流を制御する
位相比較器と、前記電圧制御発振器の自走周波数と入力
周波数との同期状態を判別する同期検出回路と、入力周
波数の印加後に少なくともロックアップ時間が経ってか
ら前記電圧制御発振器の自走周波数及び入力周波数の前
記同期検出回路への入力を許容し、その後少なくとも同
期検出時間が経ってから入力を抑止する遅延回路と、該
遅延回路による入力抑止時に前記同期検出回路が非同期
を示していれば切換信号を出力するループカウンタと、
該ループカウンタによる切換信号に応じて異なる値の充
放電電流を前記電圧制御発振器へ提供する可変電流源
と、を備えてなるものとする。
制御装置は、コンデンサの充放電により自走発振する電
圧制御発振器と、該電圧制御発振器の自走周波数と入力
周波数との差分を検出し、自走周波数が入力周波数へ近
づくように前記電圧制御発振器の充放電電流を制御する
位相比較器と、前記電圧制御発振器の自走周波数と入力
周波数との同期状態を判別する同期検出回路と、入力周
波数の印加後に少なくともロックアップ時間が経ってか
ら前記電圧制御発振器の自走周波数及び入力周波数の前
記同期検出回路への入力を許容し、その後少なくとも同
期検出時間が経ってから入力を抑止する遅延回路と、該
遅延回路による入力抑止時に前記同期検出回路が非同期
を示していれば切換信号を出力するループカウンタと、
該ループカウンタによる切換信号に応じて異なる値の充
放電電流を前記電圧制御発振器へ提供する可変電流源
と、を備えてなるものとする。
【0006】このような自動周波数制御装置では、PL
Lの入出力信号同期のために、まず電圧制御発振器の周
波数自体が入力周波数に近づくように制御されるという
特色をもつ。これは、コンピュータ用のモニター等の偏
向処理を用途とする場合の周波数範囲、即ち十数KHz
〜100KHz程度の比較的低周波で範囲の狭い場合に
適している。また、使用される電圧制御発振器はCRタ
イプの発振器であり、その周波数可変制御の充放電電流
調整に工夫が凝らされている。即ち、可変電流源を設け
て充放電電流の源になる定電流源を数種類用意し、これ
らを同期状態に従って切換使用することにより充放電電
流を調整している。つまり、入出力信号の同期がとれて
いないならば、電圧制御発振器のコンデンサに対する充
放電電流を増減させることにより、その自走周波数を入
力周波数へ近づけていき同期をとるようにするものであ
る。
Lの入出力信号同期のために、まず電圧制御発振器の周
波数自体が入力周波数に近づくように制御されるという
特色をもつ。これは、コンピュータ用のモニター等の偏
向処理を用途とする場合の周波数範囲、即ち十数KHz
〜100KHz程度の比較的低周波で範囲の狭い場合に
適している。また、使用される電圧制御発振器はCRタ
イプの発振器であり、その周波数可変制御の充放電電流
調整に工夫が凝らされている。即ち、可変電流源を設け
て充放電電流の源になる定電流源を数種類用意し、これ
らを同期状態に従って切換使用することにより充放電電
流を調整している。つまり、入出力信号の同期がとれて
いないならば、電圧制御発振器のコンデンサに対する充
放電電流を増減させることにより、その自走周波数を入
力周波数へ近づけていき同期をとるようにするものであ
る。
【0007】また、このような自動周波数制御装置に
は、ループカウンタによる切換信号に応じ電圧制御発振
器の自走周波数と入力周波数とを分周して位相比較器へ
入力する分周器を更に備えるようにすると好ましい。即
ち、この分周器により、ループカウンタの出力に応じ自
走周波数と入力周波数との分周を行い周波数調整して位
相比較器へ入力するようにしておけば、入力周波数の高
低に従い外付フィルタの定数を切り換える必要はなくな
り、より広い範囲の周波数に自動的に対応することが可
能となる。
は、ループカウンタによる切換信号に応じ電圧制御発振
器の自走周波数と入力周波数とを分周して位相比較器へ
入力する分周器を更に備えるようにすると好ましい。即
ち、この分周器により、ループカウンタの出力に応じ自
走周波数と入力周波数との分周を行い周波数調整して位
相比較器へ入力するようにしておけば、入力周波数の高
低に従い外付フィルタの定数を切り換える必要はなくな
り、より広い範囲の周波数に自動的に対応することが可
能となる。
【0008】
【発明の実施の形態】図1に、マルチ入力対応自動周波
数制御装置の実施形態についてブロック図で示す。
数制御装置の実施形態についてブロック図で示す。
【0009】電圧制御発振器10は電源電圧を供給する
ことにより自走発振するもので、図2にその概略回路を
示すように、定電流によりコンデンサ11に充放電を繰
り返す構成である。即ち、スイッチ12がオンのときに
Ic−Idの電流でコンデンサ11が充電され、A点の
電位は上昇する。そしてスイッチ12がオフになると電
流Icが遮断され、コンデンサ11の充電電荷が電流I
dにより放電されるので、A点の電位は降下する。従っ
て、コンパレータ等によりスイッチ12をオンオフさせ
ればA点の電位は図2bのような三角波形となり発振す
る。この三角波の自走周波数は、次の式により決まる。
即ち、tc=(Vh−Vl)C/(Ic−Id),td
=(Vh−Vl)C/Id,f=1/(tc+td)…
…〔Hz〕。この式からもわかるように、この電圧制御
発振器10において周波数を変化させるには、定電流源
の電流Icの値を変えればよい。
ことにより自走発振するもので、図2にその概略回路を
示すように、定電流によりコンデンサ11に充放電を繰
り返す構成である。即ち、スイッチ12がオンのときに
Ic−Idの電流でコンデンサ11が充電され、A点の
電位は上昇する。そしてスイッチ12がオフになると電
流Icが遮断され、コンデンサ11の充電電荷が電流I
dにより放電されるので、A点の電位は降下する。従っ
て、コンパレータ等によりスイッチ12をオンオフさせ
ればA点の電位は図2bのような三角波形となり発振す
る。この三角波の自走周波数は、次の式により決まる。
即ち、tc=(Vh−Vl)C/(Ic−Id),td
=(Vh−Vl)C/Id,f=1/(tc+td)…
…〔Hz〕。この式からもわかるように、この電圧制御
発振器10において周波数を変化させるには、定電流源
の電流Icの値を変えればよい。
【0010】位相比較器20は、入力周波数INと電圧
制御発振器10の自走周波数との差分を検出し、自走周
波数が入力周波数に近づくように制御する。この差分が
PLLのもつキャプチャレンジ内にあれば自走周波数は
捕獲され、入力周波数に同期する。つまり、位相比較器
20は、電圧制御発振器10の出力である図2bに示す
三角波と入力周波数とを比較し、その差分を電圧制御発
振器10へ帰還させるための回路で、図3にその動作の
タイミングチャートを示してある。図3aの場合、自走
周波数と入力周波数は同期状態にあると言え、位相比較
器20の流入及び流出電流は同じである。従って、電圧
制御発振器10のA点の電位を変化させることはなく、
電圧制御発振器10には影響を与えない。図3bの場合
は入力周波数が進んでいる状態にあると言え、このとき
には位相比較器20の流出電流の方が流入電流よりも多
くなる。従って、A点の電位を上昇させることになり、
自走周波数を高くするように働く。図3cの場合は図3
bの場合と逆のことが起こる。図4の回路図に、このよ
うな位相比較器20の具体例を示す。図中の電流Ics
が可変電流源30に比例しており、これにより回路内差
動増幅器の電流が調整され利得制御が行われる。
制御発振器10の自走周波数との差分を検出し、自走周
波数が入力周波数に近づくように制御する。この差分が
PLLのもつキャプチャレンジ内にあれば自走周波数は
捕獲され、入力周波数に同期する。つまり、位相比較器
20は、電圧制御発振器10の出力である図2bに示す
三角波と入力周波数とを比較し、その差分を電圧制御発
振器10へ帰還させるための回路で、図3にその動作の
タイミングチャートを示してある。図3aの場合、自走
周波数と入力周波数は同期状態にあると言え、位相比較
器20の流入及び流出電流は同じである。従って、電圧
制御発振器10のA点の電位を変化させることはなく、
電圧制御発振器10には影響を与えない。図3bの場合
は入力周波数が進んでいる状態にあると言え、このとき
には位相比較器20の流出電流の方が流入電流よりも多
くなる。従って、A点の電位を上昇させることになり、
自走周波数を高くするように働く。図3cの場合は図3
bの場合と逆のことが起こる。図4の回路図に、このよ
うな位相比較器20の具体例を示す。図中の電流Ics
が可変電流源30に比例しており、これにより回路内差
動増幅器の電流が調整され利得制御が行われる。
【0011】同期検出回路40は、電圧制御発振器10
の自走周波数と入力周波数との入出力信号同期状態を判
別する回路で、その判別期間は、図1のスイッチSWに
より制御される。即ち、入力周波数印加後に当該PLL
のロックアップ時間が過ぎて遅延回路50から制御信号
が出され、これによりスイッチSWがオンしたときに自
走周波数及び入力周波数が入力されて同期比較が行われ
る。そして、同期検出回路40における同期検出時間が
経過すると遅延回路50による制御信号に従いスイッチ
SWがオフとなり、比較終了となる。
の自走周波数と入力周波数との入出力信号同期状態を判
別する回路で、その判別期間は、図1のスイッチSWに
より制御される。即ち、入力周波数印加後に当該PLL
のロックアップ時間が過ぎて遅延回路50から制御信号
が出され、これによりスイッチSWがオンしたときに自
走周波数及び入力周波数が入力されて同期比較が行われ
る。そして、同期検出回路40における同期検出時間が
経過すると遅延回路50による制御信号に従いスイッチ
SWがオフとなり、比較終了となる。
【0012】同期検出回路40内では、図5に示すよう
に、2つの入力信号をAND回路41に入力すると、図
5aのように同期がとれていれば両入力のハイが一致す
るのでAND回路41の出力はそれに伴ってハイにな
る。この出力を充電器42へ入力し充電を行うことでB
点の電位が次第に上昇し、該電位が比較器43の基準電
圧を越えると同期状態を示す信号が出力される。一方、
図5bのように同期がとれていない場合には両入力信号
は互いに流れている状態にあるため、AND回路41か
らは瞬間的なインパルスが発生するのみになる。そのイ
ンパルスに反応してわずかながらB点に電荷がたまるこ
とになるが、これは直ちに抵抗Rを通して放電されてし
まうので、B点の電位が上昇することはない。従って、
比較器43からは非同期を示す信号が出力される。
に、2つの入力信号をAND回路41に入力すると、図
5aのように同期がとれていれば両入力のハイが一致す
るのでAND回路41の出力はそれに伴ってハイにな
る。この出力を充電器42へ入力し充電を行うことでB
点の電位が次第に上昇し、該電位が比較器43の基準電
圧を越えると同期状態を示す信号が出力される。一方、
図5bのように同期がとれていない場合には両入力信号
は互いに流れている状態にあるため、AND回路41か
らは瞬間的なインパルスが発生するのみになる。そのイ
ンパルスに反応してわずかながらB点に電荷がたまるこ
とになるが、これは直ちに抵抗Rを通して放電されてし
まうので、B点の電位が上昇することはない。従って、
比較器43からは非同期を示す信号が出力される。
【0013】ループカウンタ60は、可変電流源30に
よる電流量を制御しまた位相比較器20へ入力される自
走周波数と入力周波数の分周回数を決定する切換信号を
つくり出す回路で、図6に示すようにnビットのフリッ
プフロップで構成され、その各出力信号が可変電流源3
0のスイッチ制御及び分周器70,70の分周回数切換
制御に使用される。図示のように基本的には、バーQ端
子とD端子とを接続し且つ前段のQ端子と次段のクロッ
ク端子とを接続した縦列nビットのD−FF61,6
1,……を設け、初段のQ端子及び最終段のQ端子をN
AND回路62へ入力してその出力でリセット端子を制
御する構成となっている。そして、初段のD−FF61
のクロック端子に、遅延回路50の制御信号及び同期検
出回路40の出力信号をOR演算したクロック信号を印
加し、各D−FFのQ端子から切換信号を出力する。こ
れにより、自走周波数及び入力周波数が同期状態にあれ
ば、上述の同期検出時間後にくる遅延回路50の制御信
号のロウエッジで同期検出回路40の出力信号がハイに
あるので、ループカウンタ60の出力値は変化しない。
一方、自走周波数及び入力周波数が非同期状態にあれ
ば、遅延回路50の制御信号のロウエッジで同期検出回
路40の出力信号がロウにあるのでループカウンタ60
の出力値が1ビットシフトして出力される。
よる電流量を制御しまた位相比較器20へ入力される自
走周波数と入力周波数の分周回数を決定する切換信号を
つくり出す回路で、図6に示すようにnビットのフリッ
プフロップで構成され、その各出力信号が可変電流源3
0のスイッチ制御及び分周器70,70の分周回数切換
制御に使用される。図示のように基本的には、バーQ端
子とD端子とを接続し且つ前段のQ端子と次段のクロッ
ク端子とを接続した縦列nビットのD−FF61,6
1,……を設け、初段のQ端子及び最終段のQ端子をN
AND回路62へ入力してその出力でリセット端子を制
御する構成となっている。そして、初段のD−FF61
のクロック端子に、遅延回路50の制御信号及び同期検
出回路40の出力信号をOR演算したクロック信号を印
加し、各D−FFのQ端子から切換信号を出力する。こ
れにより、自走周波数及び入力周波数が同期状態にあれ
ば、上述の同期検出時間後にくる遅延回路50の制御信
号のロウエッジで同期検出回路40の出力信号がハイに
あるので、ループカウンタ60の出力値は変化しない。
一方、自走周波数及び入力周波数が非同期状態にあれ
ば、遅延回路50の制御信号のロウエッジで同期検出回
路40の出力信号がロウにあるのでループカウンタ60
の出力値が1ビットシフトして出力される。
【0014】可変電流源30は、図7に示すように、重
み付けして分配したnビットの定電流源31,31,…
…を設け、ループカウンタ60からの切換信号で選択し
て加算使用することにより、電圧制御発振器10の電流
Icを提供する。また、選択された電流値に従って位相
比較器20の電流Icsも制御され、その差動増幅器の
定電流が可変制御される。
み付けして分配したnビットの定電流源31,31,…
…を設け、ループカウンタ60からの切換信号で選択し
て加算使用することにより、電圧制御発振器10の電流
Icを提供する。また、選択された電流値に従って位相
比較器20の電流Icsも制御され、その差動増幅器の
定電流が可変制御される。
【0015】各分周器70は、ループカウンタ60のフ
リップフロップ出力の重み付けに対応して自走周波数及
び入力周波数の分周を行う。この分周器70を設けてい
なければ、入力周波数がある程度高くなる場合に外付フ
ィルタ(図1)の定数を切り換えて対応することになる
が、分周器70を設けておけば、ループカウンタ60に
よる切換信号に従う分周で周波数を低めることができ、
位相比較器20へ入力される周波数は入力周波数に関係
なくほぼ一定にすることができる。従って、外付フィル
タの定数を切り換えなくともより広い周波数範囲に自動
的に対応することが可能になる。
リップフロップ出力の重み付けに対応して自走周波数及
び入力周波数の分周を行う。この分周器70を設けてい
なければ、入力周波数がある程度高くなる場合に外付フ
ィルタ(図1)の定数を切り換えて対応することになる
が、分周器70を設けておけば、ループカウンタ60に
よる切換信号に従う分周で周波数を低めることができ、
位相比較器20へ入力される周波数は入力周波数に関係
なくほぼ一定にすることができる。従って、外付フィル
タの定数を切り換えなくともより広い周波数範囲に自動
的に対応することが可能になる。
【0016】
【発明の効果】本発明によれば、従来のようなモード切
換用の外付部品を必要としないため部品点数が削減さ
れ、広範囲の入力周波数に同期可能なキャプチャレンジ
の広いシステムを簡易に構築することができるようにな
る。また、外付部品の軽減やF/V変換器を不要とした
ことにより、高精度でロックしてからの安定性に優れた
PLLの自動周波数制御装置を提供できるようになる。
換用の外付部品を必要としないため部品点数が削減さ
れ、広範囲の入力周波数に同期可能なキャプチャレンジ
の広いシステムを簡易に構築することができるようにな
る。また、外付部品の軽減やF/V変換器を不要とした
ことにより、高精度でロックしてからの安定性に優れた
PLLの自動周波数制御装置を提供できるようになる。
【図1】本発明による自動周波数制御装置の実施形態を
示すブロック図。
示すブロック図。
【図2】電圧制御発振器の概略構成を示す回路図とその
出力波形図。
出力波形図。
【図3】位相比較器の動作を説明するタイミングチャー
ト。
ト。
【図4】位相比較器の構成例を示す回路図。
【図5】同期検出回路の動作を説明するタイミングチャ
ートと回路図。
ートと回路図。
【図6】ループカウンタの構成例を示す回路図。
【図7】可変電流源の構成例を示す回路図。
【図8】従来の自動周波数制御装置を示すブロック図。
10 電圧制御発振器 20 位相比較器 30 可変電流源 40 同期検出回路 50 遅延回路 60 ループカウンタ 70 分周器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年8月27日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図7
【補正方法】変更
【補正内容】
【図7】
Claims (2)
- 【請求項1】 コンデンサの充放電により自走発振する
電圧制御発振器と、該電圧制御発振器の自走周波数と入
力周波数との差分を検出し、自走周波数が入力周波数へ
近づくように前記電圧制御発振器の充放電電流を制御す
る位相比較器と、前記電圧制御発振器の自走周波数と入
力周波数との同期状態を判別する同期検出回路と、入力
周波数の印加後に少なくともロックアップ時間が経って
から前記電圧制御発振器の自走周波数及び入力周波数の
前記同期検出回路への入力を許容し、その後少なくとも
同期検出時間が経ってから入力を抑止する遅延回路と、
該遅延回路による入力抑止時に前記同期検出回路が非同
期を示していれば切換信号を出力するループカウンタ
と、該ループカウンタによる切換信号に応じて異なる値
の充放電電流を前記電圧制御発振器へ提供する可変電流
源と、を備えてなる自動周波数制御装置。 - 【請求項2】 ループカウンタによる切換信号に応じ電
圧制御発振器の自走周波数と入力周波数とを分周して位
相比較器へ入力する分周器を更に備える請求項1記載の
自動周波数制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8216252A JP3025442B2 (ja) | 1996-08-16 | 1996-08-16 | マルチ入力対応自動周波数制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8216252A JP3025442B2 (ja) | 1996-08-16 | 1996-08-16 | マルチ入力対応自動周波数制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1065532A true JPH1065532A (ja) | 1998-03-06 |
JP3025442B2 JP3025442B2 (ja) | 2000-03-27 |
Family
ID=16685658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8216252A Expired - Fee Related JP3025442B2 (ja) | 1996-08-16 | 1996-08-16 | マルチ入力対応自動周波数制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3025442B2 (ja) |
-
1996
- 1996-08-16 JP JP8216252A patent/JP3025442B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3025442B2 (ja) | 2000-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6686784B2 (en) | Hybrid phase-locked loop | |
US20100219894A1 (en) | Phase shift phase locked loop | |
US20060087346A1 (en) | Phase difference detecting apparatus | |
US8085070B2 (en) | Overclocking with phase selection | |
US6700446B2 (en) | Phase-locked loop frequency synthesizer including controllable synchronous frequency dividers controlled by a common frequency dividing control signal | |
JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
JP2811994B2 (ja) | 位相同期回路 | |
JPH08274629A (ja) | ディジタルpll回路 | |
US20040066872A1 (en) | Method and apparatus for reducing clock jitter in a clock recovery circuit | |
AU750763B2 (en) | Frequency synthesiser | |
JP2000040959A (ja) | Pll周波数シンセサイザ | |
JPS63219221A (ja) | クロツク周波数逓倍回路 | |
JPH0758635A (ja) | 周波数シンセサイザ | |
JP3450612B2 (ja) | 位相同期クロック信号発生器及び位相同期クロック信号発生方法 | |
JP2001177394A (ja) | Pll回路 | |
KR200157538Y1 (ko) | 무조정 전압제어발진기를 가진 위상제어루프회로 | |
US20050266816A1 (en) | PLL synthesizer | |
JPH1056381A (ja) | フェーズド・ロックド・ループ回路 | |
JPH10303708A (ja) | 周波数逓倍回路 | |
JPH02180429A (ja) | Pll回路 | |
JPH0443716A (ja) | 周波数逓倍回路 | |
JPH0653827A (ja) | Pll回路 | |
JPH06164379A (ja) | デューティ比固定pll発振回路 | |
JPH05259904A (ja) | 周波数シンセサイザ | |
JPH09223963A (ja) | 周波数逓倍装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |