JPH1056381A - フェーズド・ロックド・ループ回路 - Google Patents
フェーズド・ロックド・ループ回路Info
- Publication number
- JPH1056381A JPH1056381A JP8210015A JP21001596A JPH1056381A JP H1056381 A JPH1056381 A JP H1056381A JP 8210015 A JP8210015 A JP 8210015A JP 21001596 A JP21001596 A JP 21001596A JP H1056381 A JPH1056381 A JP H1056381A
- Authority
- JP
- Japan
- Prior art keywords
- locked loop
- signal
- pll
- circuit
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ回路における複数のＰＬＬ系の一方に
ＰＬＬ系の他方の比較基準信号成分が干渉するのを防止
できるＰＬＬ回路を得る。 【解決手段】 複数ＰＬＬ系を有するＰＬＬ回路におい
て、前記ＰＬＬ系の各比較基準信号のエッジ差を所定値
以上に保つようにした。
ＰＬＬ系の他方の比較基準信号成分が干渉するのを防止
できるＰＬＬ回路を得る。 【解決手段】 複数ＰＬＬ系を有するＰＬＬ回路におい
て、前記ＰＬＬ系の各比較基準信号のエッジ差を所定値
以上に保つようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、フェーズド・ロ
ックド・ループ回路（以下、ＰＬＬ回路という）、特
に、通信用ＰＬＬ回路に関するものである。
ックド・ループ回路（以下、ＰＬＬ回路という）、特
に、通信用ＰＬＬ回路に関するものである。
【０００２】
【従来の技術】通信用ＰＬＬ回路において、ＩＣの高集
積化がすすむにつれて同じＩＣ内に二つ以上のＰＬＬ回
路が内蔵されるようになってきている。高集積化された
ＩＣでは、内部の干渉という問題（例えば、デジタルと
アナログの干渉、バイシーモスプロセスの場合はＣＭＯ
ＳとＢＩＰの干渉）は常に発生し得る。特に、上記のよ
うな複数のＰＬＬ回路が同一ＩＣ内に存在する場合は、
ＰＬＬ回路間での干渉が問題となる。
積化がすすむにつれて同じＩＣ内に二つ以上のＰＬＬ回
路が内蔵されるようになってきている。高集積化された
ＩＣでは、内部の干渉という問題（例えば、デジタルと
アナログの干渉、バイシーモスプロセスの場合はＣＭＯ
ＳとＢＩＰの干渉）は常に発生し得る。特に、上記のよ
うな複数のＰＬＬ回路が同一ＩＣ内に存在する場合は、
ＰＬＬ回路間での干渉が問題となる。
【０００３】具体的に例をあげると、図５のような回路
構成の場合、各々の位相比較器の比較基準信号（ｆREF1
・ｆREF2）のエッジがそろったり、僅かな（位相）差で
ある（図６）と、一方のＰＬＬ回路に他方のＰＬＬ回路
の比較基準信号成分が干渉するという現象が見られる場
合があった。
構成の場合、各々の位相比較器の比較基準信号（ｆREF1
・ｆREF2）のエッジがそろったり、僅かな（位相）差で
ある（図６）と、一方のＰＬＬ回路に他方のＰＬＬ回路
の比較基準信号成分が干渉するという現象が見られる場
合があった。
【０００４】半導体等においては、図５中の１／Ｒ・１
／Ｒ’分周器において電源投入時のイニシャルのデータ
（通常、その内容は不明である）によってｆREF1・ｆRE
F2のエッジが決定される。従って、偶発的にｆREF1・ｆ
REF2のエッジの差が生じる。
／Ｒ’分周器において電源投入時のイニシャルのデータ
（通常、その内容は不明である）によってｆREF1・ｆRE
F2のエッジが決定される。従って、偶発的にｆREF1・ｆ
REF2のエッジの差が生じる。
【０００５】
【発明が解決しようとする課題】この発明は、複数のフ
ェーズド・ロックド・ループ系（以下、ＰＬＬ系とい
う）を有するＰＬＬ回路において、各比較基準信号のエ
ッジ差を任意の差以上に保つことにより、ＰＬＬ系の一
方にＰＬＬ系の他方の比較基準信号成分が干渉するのを
防止しようとするものである。
ェーズド・ロックド・ループ系（以下、ＰＬＬ系とい
う）を有するＰＬＬ回路において、各比較基準信号のエ
ッジ差を任意の差以上に保つことにより、ＰＬＬ系の一
方にＰＬＬ系の他方の比較基準信号成分が干渉するのを
防止しようとするものである。
【０００６】第１の発明は、複数のＰＬＬ系を有するＰ
ＬＬ回路において、各比較基準信号のエッジ差を所定値
以上に保つことにより、ＰＬＬ系の一方にＰＬＬ系の他
方の比較基準信号成分が干渉するのを防止できるＰＬＬ
回路を得ようとするものである。
ＬＬ回路において、各比較基準信号のエッジ差を所定値
以上に保つことにより、ＰＬＬ系の一方にＰＬＬ系の他
方の比較基準信号成分が干渉するのを防止できるＰＬＬ
回路を得ようとするものである。
【０００７】第２の発明は、基準信号を分周する分周器
を各々に持つ複数のＰＬＬ系を有するＰＬＬ回路におい
て、各比較基準信号のエッジ差を所定値以上に保つこと
により、ＰＬＬ系の一方にＰＬＬ系の他方の比較基準信
号成分が干渉するのを防止できるＰＬＬ回路を得ようと
するものである。
を各々に持つ複数のＰＬＬ系を有するＰＬＬ回路におい
て、各比較基準信号のエッジ差を所定値以上に保つこと
により、ＰＬＬ系の一方にＰＬＬ系の他方の比較基準信
号成分が干渉するのを防止できるＰＬＬ回路を得ようと
するものである。
【０００８】第３の発明は、複数のＰＬＬ系を有するＰ
ＬＬ回路において、設定された幅よりも各比較基準信号
のエッジ差が小さい場合には遅延付加手段により遅延を
付加することにより、ＰＬＬ系の一方にＰＬＬ系の他方
の比較基準信号成分が干渉するのを防止できるＰＬＬ回
路を得ようとするものである。
ＬＬ回路において、設定された幅よりも各比較基準信号
のエッジ差が小さい場合には遅延付加手段により遅延を
付加することにより、ＰＬＬ系の一方にＰＬＬ系の他方
の比較基準信号成分が干渉するのを防止できるＰＬＬ回
路を得ようとするものである。
【０００９】
【課題を解決するための手段】第１の発明のＰＬＬ回路
においては、複数のＰＬＬ系を有するＰＬＬ回路におい
て、前記ＰＬＬ系の各比較基準信号のエッジ差を所定値
以上に保つことにより、前記ＰＬＬ系の一方に前記ＰＬ
Ｌ系の他方の比較基準信号成分が干渉するのを防ぐこと
を特徴とするものである。
においては、複数のＰＬＬ系を有するＰＬＬ回路におい
て、前記ＰＬＬ系の各比較基準信号のエッジ差を所定値
以上に保つことにより、前記ＰＬＬ系の一方に前記ＰＬ
Ｌ系の他方の比較基準信号成分が干渉するのを防ぐこと
を特徴とするものである。
【００１０】第２の発明のＰＬＬ回路においては、基準
信号を分周する分周器を各々に持つ複数のＰＬＬ系を有
するＰＬＬ回路において、前記ＰＬＬ系の各比較基準信
号のエッジ差を所定値以上に保つことにより、前記ＰＬ
Ｌ系の一方に前記ＰＬＬ系の他方の比較基準信号成分が
干渉するのを防ぐことを特徴とするものである。
信号を分周する分周器を各々に持つ複数のＰＬＬ系を有
するＰＬＬ回路において、前記ＰＬＬ系の各比較基準信
号のエッジ差を所定値以上に保つことにより、前記ＰＬ
Ｌ系の一方に前記ＰＬＬ系の他方の比較基準信号成分が
干渉するのを防ぐことを特徴とするものである。
【００１１】第３の発明のＰＬＬ回路においては、複数
のＰＬＬ系を有するＰＬＬ回路において、各比較基準信
号間のエッジ差の最小幅を設定する最小エッジ幅設定手
段と、比較基準信号に所定の遅延を付加する遅延付加手
段と、各比較基準信号のエッジ差を検出し、前記最小幅
設定手段において設定された幅と比較して、設定された
幅よりも前記エッジ差が小さい場合には前記遅延付加手
段により遅延を付加する比較手段とを備え、前記ＰＬＬ
系の一方に前記ＰＬＬ系の他方の比較基準信号成分が干
渉するのを防ぐことを特徴とするものである。
のＰＬＬ系を有するＰＬＬ回路において、各比較基準信
号間のエッジ差の最小幅を設定する最小エッジ幅設定手
段と、比較基準信号に所定の遅延を付加する遅延付加手
段と、各比較基準信号のエッジ差を検出し、前記最小幅
設定手段において設定された幅と比較して、設定された
幅よりも前記エッジ差が小さい場合には前記遅延付加手
段により遅延を付加する比較手段とを備え、前記ＰＬＬ
系の一方に前記ＰＬＬ系の他方の比較基準信号成分が干
渉するのを防ぐことを特徴とするものである。
【００１２】この発明の実施の形態においては、比較基
準信号に遅延を発生付加する回路およびそのコントロー
ル回路と、各比較基準信号のエッジの差の最低値を設定
する回路と、エッジ差がある設定値以上か検出する検出
回路とを設けており、その結果、各比較基準信号のエッ
ジ差を任意の差以上に保つことにより、一方のＰＬＬ回
路に他方のＰＬＬ回路の比較基準信号成分が干渉するの
を低減することができる。
準信号に遅延を発生付加する回路およびそのコントロー
ル回路と、各比較基準信号のエッジの差の最低値を設定
する回路と、エッジ差がある設定値以上か検出する検出
回路とを設けており、その結果、各比較基準信号のエッ
ジ差を任意の差以上に保つことにより、一方のＰＬＬ回
路に他方のＰＬＬ回路の比較基準信号成分が干渉するの
を低減することができる。
【００１３】
実施の形態１．この発明における実施の一形態を図にお
いて説明する。まず、図１にＰＬＬ回路の全体構成図を
示す。ａ・ａ’は１／Ｒ・１／Ｒ’分周器（Ｒ・Ｒ’は
任意の整数）、ｂ・ｂ’は位相比較器からなる比較手
段、ｃ・ｃ’はチャージポンプ、ｄ・ｄ’はローパスフ
ィルタ、ｅ・ｅ’はＶＣＯ（Voltage Controlled Oscil
ator）、ｆ・ｆ’は１／Ｎ・１／Ｎ’分周器である。
いて説明する。まず、図１にＰＬＬ回路の全体構成図を
示す。ａ・ａ’は１／Ｒ・１／Ｒ’分周器（Ｒ・Ｒ’は
任意の整数）、ｂ・ｂ’は位相比較器からなる比較手
段、ｃ・ｃ’はチャージポンプ、ｄ・ｄ’はローパスフ
ィルタ、ｅ・ｅ’はＶＣＯ（Voltage Controlled Oscil
ator）、ｆ・ｆ’は１／Ｎ・１／Ｎ’分周器である。
【００１４】１／Ｒ分周器ａ・位相比較器ｂ・チャージ
ポンプｃ・ローパスフィルタｄ・ＶＣＯ：ｅ・１／Ｎ分
周器ｆは、第１のＰＬＬ系を構成し、１／Ｒ’分周器
ａ’・位相比較器ｂ’・チャージポンプｃ’・ローパス
フィルタｄ’・ＶＣＯ：ｅ’・１／Ｎ’分周器ｆ’は、
第２のＰＬＬ系を構成する。
ポンプｃ・ローパスフィルタｄ・ＶＣＯ：ｅ・１／Ｎ分
周器ｆは、第１のＰＬＬ系を構成し、１／Ｒ’分周器
ａ’・位相比較器ｂ’・チャージポンプｃ’・ローパス
フィルタｄ’・ＶＣＯ：ｅ’・１／Ｎ’分周器ｆ’は、
第２のＰＬＬ系を構成する。
【００１５】まず、ＰＬＬ回路の動作としては、基準信
号が１／Ｒ分周器で分周された比較基準信号ｆREF1とＶ
ＣＯ出力信号ｆo1が１／Ｎ分周器で分周された信号ｆp1
とを位相比較器ｂにおいて位相を比較し、その位相差に
比例したある量をチャージポンプｃにおいてソースまた
はシンク（ポンプ動作）し、それをローパスフィルタｄ
において積分して、直流電圧に変換し、ＶＣＯ：ｅにフ
ィードバックをかける。
号が１／Ｒ分周器で分周された比較基準信号ｆREF1とＶ
ＣＯ出力信号ｆo1が１／Ｎ分周器で分周された信号ｆp1
とを位相比較器ｂにおいて位相を比較し、その位相差に
比例したある量をチャージポンプｃにおいてソースまた
はシンク（ポンプ動作）し、それをローパスフィルタｄ
において積分して、直流電圧に変換し、ＶＣＯ：ｅにフ
ィードバックをかける。
【００１６】次に、この発明の構成および動作を同じく
図１において説明する。ｇは最小エッジ幅設定回路から
なる最小エッジ幅設定手段、ｈはエッジ差検出回路、ｉ
は遅延発生付加およびそのコントロール回路からなる遅
延発生付加手段である。
図１において説明する。ｇは最小エッジ幅設定回路から
なる最小エッジ幅設定手段、ｈはエッジ差検出回路、ｉ
は遅延発生付加およびそのコントロール回路からなる遅
延発生付加手段である。
【００１７】動作としては、最小エッジ幅設定回路ｇに
信号ｆREF1が入力され、信号ｆREF1を元に基準信号に同
期したある任意の信号Ｓ１が生成される。一方、遅延発
生付加およびコントロール回路ｉでは、信号ｆREF2を元
に基準信号に同期した、ある任意の遅延（φ２）を付加
し信号ｆREF2’を生成する。エッジ差検出回路ｈにおい
て上記二つの信号Ｓ１とｆREF2’を入力し、Ｓ１とｆRE
F2’が共に“Ｌ”の時にのみその期間“Ｌ”をＳ２信号
として出力する（図２タイミングチャート２−１）。
信号ｆREF1が入力され、信号ｆREF1を元に基準信号に同
期したある任意の信号Ｓ１が生成される。一方、遅延発
生付加およびコントロール回路ｉでは、信号ｆREF2を元
に基準信号に同期した、ある任意の遅延（φ２）を付加
し信号ｆREF2’を生成する。エッジ差検出回路ｈにおい
て上記二つの信号Ｓ１とｆREF2’を入力し、Ｓ１とｆRE
F2’が共に“Ｌ”の時にのみその期間“Ｌ”をＳ２信号
として出力する（図２タイミングチャート２−１）。
【００１８】次に、Ｓ２信号は遅延発生付加およびコン
トロール回路ｉにフィードバックされ、“Ｌ”が入力さ
れると、そこでｆREF2に新たに任意の遅延（△φ２）が
付加され新たなｆREF2’が生成される。この一連の遅延
付加は、エッジ差検出回路ｈにおいて信号Ｓ１とｆREF
2’が共に“Ｌ”にならなくなるまで続けられ、逆に、
この期間は“Ｈ”がＳ２信号として出力される（図２タ
イミングチャート２−２）。
トロール回路ｉにフィードバックされ、“Ｌ”が入力さ
れると、そこでｆREF2に新たに任意の遅延（△φ２）が
付加され新たなｆREF2’が生成される。この一連の遅延
付加は、エッジ差検出回路ｈにおいて信号Ｓ１とｆREF
2’が共に“Ｌ”にならなくなるまで続けられ、逆に、
この期間は“Ｈ”がＳ２信号として出力される（図２タ
イミングチャート２−２）。
【００１９】最小エッジ幅設定回路ｇは、図３のような
回路で良い。図３において、ｊ〜ｍはＤフリップフロッ
プ回路、ｎは４入力ＮＡＮＤ回路である。基準信号は各
フリップフロップのクロックに接続される。ｆREF1”は
１／Ｒ分周器ａから出力される基準信号の分周信号であ
り、１／Ｒ分周器ｇにおいてｆREF1”からｆREF1が生成
される。ｆREF1”はフリップフロップｊのＤ入力に接続
され、出力Ｑｊは次段のフリップフロップｋのＤ入力に
接続され、出力Ｑｋは次段のフリップフロップｌのＤ入
力に接続され、出力Ｑ１は次段のフリップフロップｍの
Ｄ入力に接続される。各フリップフロップの出力は４入
力ＮＡＮＤ回路ｎの入力に接続され、その出力はＳ１信
号となる。基準信号の周期をＴとし、ｆREF1”の１周期
間中のＬの期間をφ３とすると、信号Ｓ１の１周期間中
のＬの期間は３Ｔ＋φ３（＝φ１）となる。
回路で良い。図３において、ｊ〜ｍはＤフリップフロッ
プ回路、ｎは４入力ＮＡＮＤ回路である。基準信号は各
フリップフロップのクロックに接続される。ｆREF1”は
１／Ｒ分周器ａから出力される基準信号の分周信号であ
り、１／Ｒ分周器ｇにおいてｆREF1”からｆREF1が生成
される。ｆREF1”はフリップフロップｊのＤ入力に接続
され、出力Ｑｊは次段のフリップフロップｋのＤ入力に
接続され、出力Ｑｋは次段のフリップフロップｌのＤ入
力に接続され、出力Ｑ１は次段のフリップフロップｍの
Ｄ入力に接続される。各フリップフロップの出力は４入
力ＮＡＮＤ回路ｎの入力に接続され、その出力はＳ１信
号となる。基準信号の周期をＴとし、ｆREF1”の１周期
間中のＬの期間をφ３とすると、信号Ｓ１の１周期間中
のＬの期間は３Ｔ＋φ３（＝φ１）となる。
【００２０】エッジ差検出回路ｈは、図４のような回路
で良い。図中ｏ・ｐはインバータ回路、ｑは２入力ＮＡ
ＮＤ回路である。インバータｏの入力に信号Ｓ１が接続
され、インバータｐの入力に信号ｆREF2’が接続され
る。各インバータの出力は２入力ＮＡＮＤ回路ｑの入力
に接続される。信号Ｓ１・ｆREF2’においてともに
“Ｌ”の期間だけ信号Ｓ２は“Ｌ”となる。
で良い。図中ｏ・ｐはインバータ回路、ｑは２入力ＮＡ
ＮＤ回路である。インバータｏの入力に信号Ｓ１が接続
され、インバータｐの入力に信号ｆREF2’が接続され
る。各インバータの出力は２入力ＮＡＮＤ回路ｑの入力
に接続される。信号Ｓ１・ｆREF2’においてともに
“Ｌ”の期間だけ信号Ｓ２は“Ｌ”となる。
【００２１】
【発明の効果】第１の発明によれば、複数のＰＬＬ系を
有するＰＬＬ回路において、各比較基準信号のエッジ差
を所定値以上に保つことにより、ＰＬＬ系の一方にＰＬ
Ｌ系の他方の比較基準信号成分が干渉するのを防止でき
るＰＬＬ回路を得ることができる。
有するＰＬＬ回路において、各比較基準信号のエッジ差
を所定値以上に保つことにより、ＰＬＬ系の一方にＰＬ
Ｌ系の他方の比較基準信号成分が干渉するのを防止でき
るＰＬＬ回路を得ることができる。
【００２２】第２の発明によれば、基準信号を分周する
分周器を各々に持つ複数のＰＬＬ系を有するＰＬＬ回路
において、各比較基準信号のエッジ差を所定値以上に保
つことにより、ＰＬＬ系の一方にＰＬＬ系の他方の比較
基準信号成分が干渉するのを防止できるＰＬＬ回路を得
ることができる。
分周器を各々に持つ複数のＰＬＬ系を有するＰＬＬ回路
において、各比較基準信号のエッジ差を所定値以上に保
つことにより、ＰＬＬ系の一方にＰＬＬ系の他方の比較
基準信号成分が干渉するのを防止できるＰＬＬ回路を得
ることができる。
【００２３】第３の発明によれば、複数のＰＬＬ系を有
するＰＬＬ回路において、設定された幅よりも各比較基
準信号のエッジ差が小さい場合には遅延付加手段により
遅延を付加することにより、ＰＬＬ系の一方にＰＬＬ系
の他方の比較基準信号成分が干渉するのを防止できるＰ
ＬＬ回路を得ることができる。
するＰＬＬ回路において、設定された幅よりも各比較基
準信号のエッジ差が小さい場合には遅延付加手段により
遅延を付加することにより、ＰＬＬ系の一方にＰＬＬ系
の他方の比較基準信号成分が干渉するのを防止できるＰ
ＬＬ回路を得ることができる。
【図１】 この発明における実施の形態を示す全体構成
図である。
図である。
【図２】 この発明における実施の形態を示すタイミン
グチャートを示す図である。
グチャートを示す図である。
【図３】 この発明における最小エッジ幅設定回路の実
施の形態を示す図である。
施の形態を示す図である。
【図４】 この発明におけるエッジ差検出回路の実施の
形態を示す図である。
形態を示す図である。
【図５】 従来のＰＬＬ回路の構成を示す図である。
【図６】 従来のＰＬＬ回路のタイミングチャートを示
す図である。
す図である。
ａ・ａ’ １／Ｒ・１／Ｒ’分周器（Ｒ・Ｒ’は任意の
整数）、ｂ・ｂ’ 位相比較器、ｃ・ｃ’ チャージポ
ンプ、ｄ・ｄ’ ローパスフィルタ、ｅ・ｅ’ＶＣＯ、
ｆ・ｆ’ １／Ｎ・１／Ｎ’分周器、ｇ 最小エッジ幅
設定回路、ｈエッジ差検出回路、ｉ 遅延発生付加およ
びそのコントロール回路。
整数）、ｂ・ｂ’ 位相比較器、ｃ・ｃ’ チャージポ
ンプ、ｄ・ｄ’ ローパスフィルタ、ｅ・ｅ’ＶＣＯ、
ｆ・ｆ’ １／Ｎ・１／Ｎ’分周器、ｇ 最小エッジ幅
設定回路、ｈエッジ差検出回路、ｉ 遅延発生付加およ
びそのコントロール回路。
Claims (3)
- 【請求項１】 複数のフェーズド・ロックド・ループ系
を有するフェーズド・ロックド・ループ回路において、
前記フェーズド・ロックド・ループ系の各比較基準信号
のエッジ差を所定値以上に保つことにより、前記フェー
ズド・ロックド・ループ系の一方に前記フェーズド・ロ
ックド・ループ系の他方の比較基準信号成分が干渉する
のを防ぐことを特徴とするフェーズド・ロックド・ルー
プ回路。 - 【請求項２】 基準信号を分周する分周器を各々に持つ
複数のフェーズド・ロックド・ループ系を有するフェー
ズド・ロックド・ループ回路において、前記フェーズド
・ロックド・ループ系の各比較基準信号のエッジ差を所
定値以上に保つことにより、前記フェーズド・ロックド
・ループ系の一方に前記フェーズド・ロックド・ループ
系の他方の比較基準信号成分が干渉するのを防ぐことを
特徴とするフェーズド・ロックド・ループ回路。 - 【請求項３】 複数のフェーズド・ロックド・ループ系
を有するフェーズド・ロックド・ループ回路において、
各比較基準信号間のエッジ差の最小幅を設定する最小エ
ッジ幅設定手段と、比較基準信号に所定の遅延を付加す
る遅延付加手段と、各比較基準信号のエッジ差を検出
し、前記最小幅設定手段において設定された幅と比較し
て、設定された幅よりも前記エッジ差が小さい場合には
前記遅延付加手段により遅延を付加する比較手段とを備
え、前記フェーズド・ロックド・ループ系の一方に前記
フェーズド・ロックド・ループ系の他方の比較基準信号
成分が干渉するのを防ぐことを特徴とする請求項１また
は請求項２に記載のフェーズド・ロックド・ループ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21001596A JP3527593B2 (ja) | 1996-08-08 | 1996-08-08 | フェーズド・ロックド・ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21001596A JP3527593B2 (ja) | 1996-08-08 | 1996-08-08 | フェーズド・ロックド・ループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056381A true JPH1056381A (ja) | 1998-02-24 |
| JP3527593B2 JP3527593B2 (ja) | 2004-05-17 |
Family
ID=16582422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21001596A Expired - Fee Related JP3527593B2 (ja) | 1996-08-08 | 1996-08-08 | フェーズド・ロックド・ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3527593B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894236B1 (ko) | 2006-04-26 | 2009-04-20 | 엔이씨 일렉트로닉스 가부시키가이샤 | Ｐｌｌ 회로, ｐｌｌ 회로의 간섭 방지 방법 및 이 ｐｌｌ회로를 탑재한 광디스크 장치 |
| JP2017228891A (ja) * | 2016-06-21 | 2017-12-28 | 日本システムウエア株式会社 | Ｐｌｌ内蔵装置及びｐｌｌ干渉防止方法 |
-
1996
- 1996-08-08 JP JP21001596A patent/JP3527593B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100894236B1 (ko) | 2006-04-26 | 2009-04-20 | 엔이씨 일렉트로닉스 가부시키가이샤 | Ｐｌｌ 회로, ｐｌｌ 회로의 간섭 방지 방법 및 이 ｐｌｌ회로를 탑재한 광디스크 장치 |
| JP2017228891A (ja) * | 2016-06-21 | 2017-12-28 | 日本システムウエア株式会社 | Ｐｌｌ内蔵装置及びｐｌｌ干渉防止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3527593B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6295328B1 (en) | Frequency multiplier using delayed lock loop (DLL) | |
| JP3098027B2 (ja) | 位相ロック回路及び該位相ロック回路より成る周波数逓倍器 | |
| US5638014A (en) | Clock pulse generator | |
| US5929714A (en) | PLL timing generator | |
| US7088155B2 (en) | Clock generating circuit | |
| US11290089B2 (en) | Generation of pulse width modulated (PWM) pulses | |
| US6133769A (en) | Phase locked loop with a lock detector | |
| JPH0519329B2 (ja) | ||
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| US20070200641A1 (en) | System and method for multiple-phase clock generation | |
| US6271702B1 (en) | Clock circuit for generating a delay | |
| US20040027181A1 (en) | Clock multiplying PLL circuit | |
| JPH11234100A (ja) | 位相比較器 | |
| JP2020161983A (ja) | 半導体装置 | |
| US6064235A (en) | Shared path phase detector | |
| JPH1056381A (ja) | フェーズド・ロックド・ループ回路 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| US6377128B1 (en) | Circuitry, architecture and method (s) for phase matching and/or reducing load capacitance, current and/or power consumption in an oscillator | |
| JPH1070457A (ja) | Ｐｌｌ回路 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| US6563354B1 (en) | On-chip circuit to compensate output drive strength across process corners | |
| JPH06334491A (ja) | クロック発生回路 | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JP3857878B2 (ja) | Ｐｌｌ回路 | |
| KR0154849B1 (ko) | 전압제어발진기의 이득조절회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |