JPS63219221A - クロツク周波数逓倍回路 - Google Patents
クロツク周波数逓倍回路Info
- Publication number
- JPS63219221A JPS63219221A JP5270987A JP5270987A JPS63219221A JP S63219221 A JPS63219221 A JP S63219221A JP 5270987 A JP5270987 A JP 5270987A JP 5270987 A JP5270987 A JP 5270987A JP S63219221 A JPS63219221 A JP S63219221A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- clock
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
C産業上の利用分野〕
この発明は、クロック周波数を逓倍し、かつ逓倍後のデ
ユーティ比を正確に制御し得るクロック周波数逓倍回路
に関するものである。
ユーティ比を正確に制御し得るクロック周波数逓倍回路
に関するものである。
従来、クロック周波数を逓倍する場合には、以下の様な
方法が用いられていた。即ち、自走周波数が入カクロソ
クの約4倍で発振する電圧制御発振器を設け、その!4
N (Nは正の整数)の分周出力と入力クロック周波数
の1/N分周出力とを位相比較し、位相比較器出力電圧
を前記電圧制御発振器に帰還して位相同期系を構成し、
電圧制御発振器出力の2分周出力を取り出してデユーテ
ィ比50%の逓倍周波数出力を得ていた。
方法が用いられていた。即ち、自走周波数が入カクロソ
クの約4倍で発振する電圧制御発振器を設け、その!4
N (Nは正の整数)の分周出力と入力クロック周波数
の1/N分周出力とを位相比較し、位相比較器出力電圧
を前記電圧制御発振器に帰還して位相同期系を構成し、
電圧制御発振器出力の2分周出力を取り出してデユーテ
ィ比50%の逓倍周波数出力を得ていた。
その動作につき第4図を用いて説明する。
図中、41は入カクロンク周波数の4倍の周波数付近で
自走発振する電圧制御発振器である。その出力は2分周
器42.及び%N(Nは正の整数)分周器43により’
AN分周され、位相比較器45に入力される。一方、大
カクロソク信号は端子47より入力され、分周器44に
よりL/N分周され、位相比較器45のもう一方の入力
となる。位相比較器出力は、ローパスフィルタ46を通
して電圧制御発振器41の制御電圧として印加され、位
相同期系を構成する。入力クロソク周波数に対する逓倍
出力は端子48より出力される。
自走発振する電圧制御発振器である。その出力は2分周
器42.及び%N(Nは正の整数)分周器43により’
AN分周され、位相比較器45に入力される。一方、大
カクロソク信号は端子47より入力され、分周器44に
よりL/N分周され、位相比較器45のもう一方の入力
となる。位相比較器出力は、ローパスフィルタ46を通
して電圧制御発振器41の制御電圧として印加され、位
相同期系を構成する。入力クロソク周波数に対する逓倍
出力は端子48より出力される。
従来のクロック周波数逓倍回路は以上のように構成され
ていたので、回路規模が大きく、デユーティ比も50%
以外の出力を得ることは困難であった。さらに位相同期
系の応答によっては逓倍出力周波数に変動(ジッタ)を
含むという問題があった。
ていたので、回路規模が大きく、デユーティ比も50%
以外の出力を得ることは困難であった。さらに位相同期
系の応答によっては逓倍出力周波数に変動(ジッタ)を
含むという問題があった。
本発明はかかる点に鑑みてなされたもので、少ない回路
規模で逓倍回路を実現し、かつデユーティ比が自由に設
定でき、さらに逓倍出力周波数に変動を含まないクロッ
ク周波数逓倍回路を提供せんとするものである。
規模で逓倍回路を実現し、かつデユーティ比が自由に設
定でき、さらに逓倍出力周波数に変動を含まないクロッ
ク周波数逓倍回路を提供せんとするものである。
本発明に係るクロック周波数逓倍回路は、制御電圧によ
り遅延量が変化するクロック遅延回路、及びこの遅延回
路の入力及び出力信号を入力とする排他的論理和回路か
らなる逓倍部と、上記排他的論理和回路の出力状態によ
りオン、オフ制御されてコンデンサを充放電する2つの
電流源とを設け、上記コンデンサの端子電圧を上記遅延
回路の制御電圧として用いるようにしたものである。
り遅延量が変化するクロック遅延回路、及びこの遅延回
路の入力及び出力信号を入力とする排他的論理和回路か
らなる逓倍部と、上記排他的論理和回路の出力状態によ
りオン、オフ制御されてコンデンサを充放電する2つの
電流源とを設け、上記コンデンサの端子電圧を上記遅延
回路の制御電圧として用いるようにしたものである。
この発明においては、逓倍出力の論理状態が“L”か“
H”かにより、それぞれコンデンサを充。
H”かにより、それぞれコンデンサを充。
放電する電流源をオン・オフせしめ、これにより変化す
るコンデンサの端子電圧を電圧制御遅延回路に帰還し、
デユーティ比の変化をコンデンサの充放電電流の変化と
して検出し、常に逓倍出力のデユーティ比が所望の値と
なるよう制御を行う。
るコンデンサの端子電圧を電圧制御遅延回路に帰還し、
デユーティ比の変化をコンデンサの充放電電流の変化と
して検出し、常に逓倍出力のデユーティ比が所望の値と
なるよう制御を行う。
以下、本発明の実施例を図について説明する。
第1図において、11はその遅延量が制御電圧により制
御される電圧制御遅延回路であり、端子16に印加され
た大カクロソクを遅延してこれを排他的論理和回路12
に出力するものである。排他的論理和回路12は他方の
入力を端子16に印加された入カクロソクとし、電圧制
御遅延回路11の遅延量に相当する期間“H”を出力し
、電圧制御遅延回路11と共に逓倍部を構成する。排他
的論理和回路12の出力は逓倍出力端子17に接続され
る一方、コンデンサ15に充放電を行う電流源13及び
14の制御信号として用いられる。電流源13及び14
は一方がオンしている場合、他方はオフであり、これら
のオン/オフは排他的論理和回路12の出力論理状態に
より決定される。
御される電圧制御遅延回路であり、端子16に印加され
た大カクロソクを遅延してこれを排他的論理和回路12
に出力するものである。排他的論理和回路12は他方の
入力を端子16に印加された入カクロソクとし、電圧制
御遅延回路11の遅延量に相当する期間“H”を出力し
、電圧制御遅延回路11と共に逓倍部を構成する。排他
的論理和回路12の出力は逓倍出力端子17に接続され
る一方、コンデンサ15に充放電を行う電流源13及び
14の制御信号として用いられる。電流源13及び14
は一方がオンしている場合、他方はオフであり、これら
のオン/オフは排他的論理和回路12の出力論理状態に
より決定される。
18は電流源13.14のオン、オフの状態を反転させ
るための反転回路であり、排他的論理和回路12の出力
論理状態が“■(”の時、電流源13又は14のいずれ
がオンするかは、コンデンサの端子電圧が電圧制御遅延
回路11に印加されて負帰還回路が構成される様決定す
る。
るための反転回路であり、排他的論理和回路12の出力
論理状態が“■(”の時、電流源13又は14のいずれ
がオンするかは、コンデンサの端子電圧が電圧制御遅延
回路11に印加されて負帰還回路が構成される様決定す
る。
次に作用効果について説明する。上記のように構成れた
回路装置においては、今、逓倍出力のデユーティ比が期
待値となっていれば、電流源13゜14による充放電電
流がつり合ってコンデンサ15の端子電圧は一定である
。例えば、電流源13゜14の出力電流比がtilであ
れば、端子17の逓倍出力のデユーティ比は50%であ
る。仮にデユーティ比が50%からずれたとすると、コ
ンデンサ15の充放電電流にアンバランスが生し、コン
デンサ15の端子電圧に変化が生じる。この電圧変化は
、電圧制御遅延回路11の制御電圧として遅延量を変化
させ、デユーティ比が期待の値となるよう負帰還が働く
。また電流源13.1’4の電流比を適当に設定すれば
、コンデンサ15の充放電電流がバランスする逓倍出力
のデユーティ比は変化する。例えば電流比を1:3とす
ればデユーティ比25%または75%となる。従って自
由に逓倍出力のデユーティ比を設定することができる。
回路装置においては、今、逓倍出力のデユーティ比が期
待値となっていれば、電流源13゜14による充放電電
流がつり合ってコンデンサ15の端子電圧は一定である
。例えば、電流源13゜14の出力電流比がtilであ
れば、端子17の逓倍出力のデユーティ比は50%であ
る。仮にデユーティ比が50%からずれたとすると、コ
ンデンサ15の充放電電流にアンバランスが生し、コン
デンサ15の端子電圧に変化が生じる。この電圧変化は
、電圧制御遅延回路11の制御電圧として遅延量を変化
させ、デユーティ比が期待の値となるよう負帰還が働く
。また電流源13.1’4の電流比を適当に設定すれば
、コンデンサ15の充放電電流がバランスする逓倍出力
のデユーティ比は変化する。例えば電流比を1:3とす
ればデユーティ比25%または75%となる。従って自
由に逓倍出力のデユーティ比を設定することができる。
また本実施例による回路はデユーティ比を制御するもの
であるため、逓倍出力周波数に変動(ジッタ)を生じな
い。
であるため、逓倍出力周波数に変動(ジッタ)を生じな
い。
第2図に本発明の他の実施例を示す。図中、21は負帰
還の利得を増加するための直流増巾器であり、他の部分
は第1図と同様である。このような実施例では、負帰還
利得を」二げて負帰還ループの残留誤差を減少すること
ができ、制御精度をより向上することができる。
還の利得を増加するための直流増巾器であり、他の部分
は第1図と同様である。このような実施例では、負帰還
利得を」二げて負帰還ループの残留誤差を減少すること
ができ、制御精度をより向上することができる。
また第1図、第2図共に電流源13.14をそれぞれ抵
抗とスイッチの組合せに置き換えても同様の効果が期待
でき、コンデンサ15は負帰還系のフィルタとして適当
であれば、コンデンサと抵抗の直列回路等であっても良
い。
抗とスイッチの組合せに置き換えても同様の効果が期待
でき、コンデンサ15は負帰還系のフィルタとして適当
であれば、コンデンサと抵抗の直列回路等であっても良
い。
第3図に逓倍部のタイミング図を示す。図中、31は端
子16の大カクロソク信号、32は電圧制御遅延回路1
1の出力、33は端子17の逓倍出力信号であり、34
が電圧制御遅延回路11の遅延量に相当する。なお、遅
延量は入力り口、り信号のz周期より短い必要がある。
子16の大カクロソク信号、32は電圧制御遅延回路1
1の出力、33は端子17の逓倍出力信号であり、34
が電圧制御遅延回路11の遅延量に相当する。なお、遅
延量は入力り口、り信号のz周期より短い必要がある。
以上のように、本発明によれば、クロック遅延回路及び
遅延、非遅延クロックを入力とする排他的論理和回路に
より逓倍部を構成し、この逓倍出力の論理状態によりコ
ンデンサを充放電する電流源を制御し、これにより変化
する上記コンデンサの端子電圧を上記クロック遅延回路
に帰還するようにしたので、少ない回路規模でクロック
周波数を逓倍し、かつ逓倍後のデユーティ比を正確に制
御することができ、さらに逓倍出力周波数に変動を含ま
ぬクロック周波数逓倍回路を得ることができる効果があ
る。
遅延、非遅延クロックを入力とする排他的論理和回路に
より逓倍部を構成し、この逓倍出力の論理状態によりコ
ンデンサを充放電する電流源を制御し、これにより変化
する上記コンデンサの端子電圧を上記クロック遅延回路
に帰還するようにしたので、少ない回路規模でクロック
周波数を逓倍し、かつ逓倍後のデユーティ比を正確に制
御することができ、さらに逓倍出力周波数に変動を含ま
ぬクロック周波数逓倍回路を得ることができる効果があ
る。
第1図は本発明の一実施例によるクロック周波数逓倍回
路の構成図、第2図は本発明の他の実施例を示す図、第
3図は第1図及び第2図の実施例のタイミング図、第4
図は従来のクロック周波数逓倍回路の構成図である。 11・・・電圧制御遅延回路、12・・・排他的論理和
回路、13.14・・・電流源、15・・・コンデンサ
、16・・・クロック入力端子、17・・・クロック逓
倍出力端子、18・・・反転回路、21・・・電圧項中
器。
路の構成図、第2図は本発明の他の実施例を示す図、第
3図は第1図及び第2図の実施例のタイミング図、第4
図は従来のクロック周波数逓倍回路の構成図である。 11・・・電圧制御遅延回路、12・・・排他的論理和
回路、13.14・・・電流源、15・・・コンデンサ
、16・・・クロック入力端子、17・・・クロック逓
倍出力端子、18・・・反転回路、21・・・電圧項中
器。
Claims (3)
- (1)入力クロックを印加される制御電圧に応じた可変
の遅延量で遅延して出力するクロック遅延回路と、 該遅延回路の入力信号及び出力信号を入力とする排他的
論理和回路と、 該排他的論理和回路の出力状態によりオン、オフ制御さ
れ、コンデンサを充放電する2つの電流源とを備え、 上記コンデンサの端子電圧が前記クロック遅延回路の制
御電圧として印加されていることを特徴とするクロック
周波数逓倍回路。 - (2)上記2つの電流源は、その出力電流比が、得よう
とする出力クロックのデューティ比に応じて設定されて
いることを特徴とする特許請求の範囲第1項記載のクロ
ック出力逓倍回路。 - (3)上記コンデンサの端子電圧は、電圧増巾器で増巾
されて上記制御電圧として用いられるものであることを
特徴とする特許請求の範囲第1項又は第2項記載のクロ
ック周波数逓倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5270987A JPS63219221A (ja) | 1987-03-06 | 1987-03-06 | クロツク周波数逓倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5270987A JPS63219221A (ja) | 1987-03-06 | 1987-03-06 | クロツク周波数逓倍回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63219221A true JPS63219221A (ja) | 1988-09-12 |
Family
ID=12922422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5270987A Pending JPS63219221A (ja) | 1987-03-06 | 1987-03-06 | クロツク周波数逓倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63219221A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496416A (ja) * | 1990-08-10 | 1992-03-27 | Nec Ic Microcomput Syst Ltd | デューティ比50%補正回路 |
JPH04329710A (ja) * | 1991-04-30 | 1992-11-18 | Nec Corp | 2逓倍回路 |
KR19980014472A (ko) * | 1996-08-12 | 1998-05-25 | 김광호 | 클럭 증배 회로 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5354953A (en) * | 1976-10-29 | 1978-05-18 | Hitachi Ltd | Frequency step-multiplication circuit |
-
1987
- 1987-03-06 JP JP5270987A patent/JPS63219221A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5354953A (en) * | 1976-10-29 | 1978-05-18 | Hitachi Ltd | Frequency step-multiplication circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496416A (ja) * | 1990-08-10 | 1992-03-27 | Nec Ic Microcomput Syst Ltd | デューティ比50%補正回路 |
JPH04329710A (ja) * | 1991-04-30 | 1992-11-18 | Nec Corp | 2逓倍回路 |
KR19980014472A (ko) * | 1996-08-12 | 1998-05-25 | 김광호 | 클럭 증배 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
KR100337998B1 (ko) | 위상동기루프회로 | |
US5767747A (en) | Electronic low power clock circuit and method | |
JP5864507B2 (ja) | 非重複クロック生成のための技術 | |
EP0727877A2 (en) | Fast frequency switching synthesizer | |
US4124821A (en) | Analog to frequency convertor | |
JPH1168559A (ja) | 位相同期ループ回路 | |
US4849714A (en) | Signal generating apparatus | |
US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
JPH06326574A (ja) | 制御信号発生回路,パルス幅変調回路,遅延制御回路およびクロック発生回路 | |
JPH0292012A (ja) | パルス発生回路 | |
CN100588122C (zh) | 脉冲发生器、光盘写入器和调谐器 | |
US4573175A (en) | Variable digital frequency generator with value storage | |
US20040027181A1 (en) | Clock multiplying PLL circuit | |
JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
JPS63219221A (ja) | クロツク周波数逓倍回路 | |
US4623800A (en) | Clock controlled dual slope voltage to frequency converter | |
JPH1093406A (ja) | タイミング発生装置 | |
JPH08274629A (ja) | ディジタルpll回路 | |
WO1986007219A1 (en) | Phase modulators | |
JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
JP2551560B2 (ja) | Pll発振器 | |
JP4198833B2 (ja) | 周波数シンセサイザ、リップルを補償する方法 | |
JP2656675B2 (ja) | 電圧制御発振回路 | |
JPH0376427A (ja) | Pll回路 |