JPH1065527A - 位相同期発振回路 - Google Patents

位相同期発振回路

Info

Publication number
JPH1065527A
JPH1065527A JP8219902A JP21990296A JPH1065527A JP H1065527 A JPH1065527 A JP H1065527A JP 8219902 A JP8219902 A JP 8219902A JP 21990296 A JP21990296 A JP 21990296A JP H1065527 A JPH1065527 A JP H1065527A
Authority
JP
Japan
Prior art keywords
phase
fluctuation
locked
unit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8219902A
Other languages
English (en)
Inventor
Shigenori Yamaguchi
繁徳 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8219902A priority Critical patent/JPH1065527A/ja
Priority to CNB971152225A priority patent/CN1149739C/zh
Priority to US08/915,692 priority patent/US5889438A/en
Publication of JPH1065527A publication Critical patent/JPH1065527A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 位相同期発振回路から出力されるタイミング
信号の位相ゆらぎを最小に抑える。 【解決手段】 ウェーブレットフィルタ40Aで、位相
同期発振器20の入力信号10と出力信号30の位相ゆ
らぎをウェーブレット変換し、その位相ゆらぎを周期的
変動成分と非周期的変動成分に分離し、周期的変動成分
に基づいて位相同期発振器20のゲインを、非周期的変
動成分に基づいて位相同期発振器20の電源フィルタを
最適化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は位相同期発振回路に
関し、特に、低ジッタが要求される高速通信装置に使用
される位相同期発振回路に関する。
【0002】
【従来の技術】従来の位相同期発振回路は、特開平7−
283726に記載されているように、位相同期発振回
路から出力されるクロックの位相雑音を除去するため
に、位相同期発振回路のループゲインを小さくしてい
た。
【0003】図7は位相同期発振回路の従来例の構成図
である。位相同期発振回路(PLO)20は、位相比較
器3とLPF4とAMP5とVCO(またはVCXO)
6と分周器7と抵抗21、22、23とスイッチ8で構
成されている。ローカル発振器もしくは網同期タイミン
グ信号に同期したリファレンス信号10はPLO20に
より逓倍され、通信回線速度のクロック30となる。こ
こで、PLO20は、通信回線タイミング信号生成を目
的として設計されたクロック生成用のPLOであり、入
力信号、出力信号の他に電源グランド信号と内部に搭載
されたVCXOまたはVCO6の制御用入力信号を必要
とする。
【0004】
【発明が解決しようとする課題】上述した従来の、クロ
ック逓倍に使用される位相同期発振回路では、位相同期
発振回路の出力クロックに比べて位相比較信号の周波数
が遅いため分周回路により出力クロックを分周すること
で位相ゆらぎが平均化されるが、電源からの雑音の回り
込みによる位相ゆらぎを抑えることはできなかった。
【0005】本発明の目的は、位相同期発振回路から出
力されるタイミング信号の位相ゆらぎを最小に抑える位
相同期発振回路を提供することにある。
【0006】
【課題を解決するための手段】本発明の位相同期発振回
路は、ゲイン調整可能な位相同期発振器と、該位相同期
発振器の入出力信号の位相揺らぎの時系列データをウェ
ーブレット変換するウェーブレット変換部と、該ウェー
ブレット変換により分離された周期的位相変動に基づき
前記位相同期発振器のループゲインを制御するPLOゲ
イン制御部と、電源雑音除去のための複数の電源フィル
タからなる電源フィルタ部と、一方が前記位相同期発振
器の電源部に接続され、他方が前記各電源フィルタに接
続されたスイッチ部と、前記ウェーブレット変換部によ
り分離された非周期的位相変動に基づき前記スイッチ部
のオン/オフを制御する電源フィルタ選択部を有する。
【0007】本発明は、PLO入出力信号の位相ゆらぎ
をある時間測定し(この測定時間は発振器の安定性とP
LOの出力周波数から決定される)、その測定結果をウ
ェーブレット変換し、その結果に基づいて最適なループ
ゲインおよび電源フィルタを用いることでPLOの位相
ゆらぎを最小にするものである。
【0008】本発明の実施態様によれば、ウェーブレッ
ト変換により得られた位相揺らぎの周期的位相変動の振
幅と周期を求める周期揺らぎ処理部をさらに有し、前記
PLO制御部は該振幅と周期により前記位相同期発振器
のゲイン制御を行う。
【0009】本発明の他の実施態様によれば、前記PL
O制御部は、ウェーブレット変換により得られた位相揺
らぎの周期的位相変動の振幅の伝達関数が1以上もしく
は1未満であるかを前記位相同期発振器の入出力信号で
判定し、伝達関数が1以上の場合、入出力信号での周期
が一致しているかもしくは整数倍になっているとき、前
記位相同期発振器のゲイン制御を行う。
【0010】本発明の他の実施態様によれば、縦続接続
された複数の前記位相同期発振器を有し、前記PLO制
御部は、複数の位相同期発振器の入出力信号の位相揺ら
ぎの周期的位相変動の振幅と周期を取り込み、各位相同
期発振器の入出力信号の振幅の振幅比を比較し、入出力
信号の周期が一致しているかもしくは整数倍になってい
る場合、最大の振幅比を有する位相同期発振器から順次
位相揺らぎの振幅比を1未満にする。
【0011】本発明の他の実施態様によれば、ウェーブ
レット変換により得られた位相揺らぎの非周期的位相変
動の分散値を求める非周期揺らぎ処理部をさらに有し、
前記電源フィルタ選択部は、分散値が最小になる電源フ
ィルタが選択されるように前記スイッチ部のオン/オフ
を制御する。
【0012】本発明の他の実施態様によれば、ウェーブ
レット変換により得られた位相揺らぎの非周期的位相変
動の分散値を求める非周期揺らぎ処理部をさらに有し、
前記電源フィルタ選択部は、搭載されている電源フィル
タの全ての組み合わせに対して分散値が最小になる電源
フィルタが選択されるように前記スイッチ部のオン/オ
フを制御する。
【0013】本発明の実施態様によれば、縦続接続され
た複数の位相同期発振器を有し、前記電源フィルタ選択
部は、複数の位相同期発振器の最終段の位相周期発振器
の出力信号の非周期的位相変動の分散値が最小となる電
源フィルタを選択する。
【0014】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0015】図1は本発明の一実施形態の位相同期発振
回路の回路図である。図1において図5と同一部分には
同一符号を付している。
【0016】本実施形態の位相同期発振回路は、ゲイン
調整可能な位相同期発振器(PLO)20と、位相同期
発振器20の入力リファレンス信号10と出力タイミン
グ信号30を入力し、入力リファレンス信号10と出力
タイミング信号30の位相揺らぎの時系列データをウェ
ーブレット変換し、制御信号31によりスイッチ8を切
り換え位相同期発振器20Aのゲインを調整するウェー
ブレットフィルタ40Aと、ウェーブレットフィルタ4
0Aに安定クロックを供給する発振器50と、ウェーブ
レットフィルタ40Aから出力される選択信号32によ
りオン/オフされるスイッチ部60と、複数個の電源フ
ィルタからなり、スイッチ部60がオンされることに電
源フィルタが選択される電源フィルタ部70とから構成
される。
【0017】図2はウェーブレットフィルタ40Aの構
成図である。ウェーブレットフィルタ40Aはセレクタ
41とデータ入力部42と周波数差補正部43とウェー
ブレット変換部44と周期揺らぎ処理部45と非周期揺
らぎ処理部46とPLOゲイン制御部47と電源フィル
タ選択部48で構成されている。
【0018】データ入力部42は、発振器50からのク
ロックに基づき、位相同期発振器20の入力リファレン
ス信号10と出力タイミング信号30の位相ゆらぎを、
ウェーブレットフィルタ40Aで定義した時間周期で時
系列に取り込む動作を行う。周波数差補正部42は、位
相同期発振器20の出力タイミング信号30と発振器5
0の出力クロックの周波数差を補正する。この周波数差
補正処理には最小二乗法を使うのも一つの方法である。
この補正処理により周波数差による位相ドリフト分が除
かれた位相揺らぎデータはウェーブレット変換部44に
入力され、ウェーブレット変換処理される。この結果、
周波数差補正部43により抽出された位相揺らぎは、周
期的変動成分と非周期的変動成分に分離される。この分
離の一例を図3に示す。図3のAは位相同期発振器20
の位相揺らぎデータであり、図3のBはウェーブレット
変換処理により分離された位相揺らぎの非周期的変動成
分を、図3のCに周期的変動成分を示している。分離さ
れた周期的位相変動成分は、周期揺らぎ処理部45に入
力される。また、分離された非周期的揺らぎ成分は、非
周期揺らぎ処理部46に入力される。
【0019】周期揺らぎ処理部45は、ウェーブレット
変換部44で求めた周期的位相変動の周期と振幅を演算
し、求めPLOゲイン制御部47に送信する。PLOゲ
イン制御部47は、振幅比(出力クロック30の周期位
相揺らぎ振幅のピーク−ピーク値/入力リファレンス信
号10の周期位相揺らぎ振幅のピーク−ピーク値)が1
以上で、受信した周期とPLO20の位相比較周期の比
(出力クロック30(または入力クロック10)の周期
的位相揺らぎの平均値クロス点の数/入力クロック30
(または出力クロック10)の周期的揺らぎの平均値ク
ロス点の数)が整数倍であればPLO20のゲインを小
さくし(PLO20で選択できるゲインの中から現在値
の次に小さい値を選択し)、整数倍でなければ何もしな
い。整数値であれば、周期揺らぎの原因がPLO20の
ゲインにあると判断できるからである。非周期的揺らぎ
処理部46は、ウェーブレット変換部44で求めた非周
期的変動の分散値を求め、電源フィルタ選択部48に送
信する。電源フィルタ選択部48は、受信した分散値と
現在の選択信号とを記憶し、全ての電源フィルタを試
し、分散値が最小の電源フィルタを選択する選択信号3
2を出力する。
【0020】スイッチ部60は、電源フィルタ選択部4
8からの選択信号32に基づきオン/オフする。これは
アナログスイッチにより簡単に構成できる。また、電源
フィルタ70は、従来技術に基づいた遮断周波数の異な
る複数個の電源フィルタにより構成される。
【0021】図4は本発明の第2の実施形態の位相同期
発振回路の構成図である。本実施形態は、2個のPLO
20A,20Bが縦続に接続され、各PLO20A,2
0Bの入力リファレンス信号10と出力タイミング信号
30の位相揺らぎをウェーブレットフィルタ40Bによ
り検出する構成である。ウェーブレットフィルタ40B
は図2で説明した構成と同様であり、また、発振器5
0、電源フィルタ部70およびスイッチ60も図1で説
明したものと同じである。本実施形態は、通信装置のク
ロックパス(図4で、PLO20Aの入力からPLO2
0Bの出力まで)にしばし見ることができる構成であ
る。ウェーブレットフィルタ40Bは、PLO20Aの
入力リファンレンス信号と出力タイミング信号の位相ゆ
らぎの周期的変動の振幅比が1以上の場合、PLO20
Aのループゲインを小さくし、PLO20Bについても
同様なゲイン制御をおこなうことで、クロックパスのト
ータルのゲインの最適化を図ることができる。また、ウ
ェーブレットフィルタ40Bにより検出された非周期揺
らぎを最小にするよう電源フィルタが選択される。すな
わち、全ての電源フィルタの組み合わせについてPLO
20Bの出力位相揺らぎの分散値を求め、分散値が最小
である電源フィルタを選択する。位相同期発振器の縦続
接続段数が増えたときでも上記説明を2から縦続段数に
変えて同様に説明できる。
【0022】上述してきたように、図1において、ウェ
ーブレットフィルタ40Aは、リファレンス信号10の
位相ゆらぎを発振器50の出力クロックと比較し、発振
器50のクロックの立ち上がり(または立ち下がり)か
らリファレンス信号10のクロックの立ち上がり(また
は立ち下がり)までの位相差を計測し、その位相差をデ
ータ入力部42で取り込み、そのデータをディジタル信
号にすることで以後の処理をディジタル信号処理回路と
して実現可能である。その一例を示しているのが図5で
ある。この図ではマイクロプロセッサ49によりディジ
タル信号処理回路を実現しているが、ディジタル信号処
理プロセッサまたは専用集積回路でも実現できる。
【0023】入力リファレンス信号10と出力タイミン
グ信号30はセレクタ41に入力され、マイクロプロセ
ッサ49によりいずれか一方が選択される。選択された
信号はデータ入力部42に入力され、発振器50からの
クロック信号との立ち上がり位相もしくは立ち下がり位
相の位相差が検出される。検出方法としては、例えば、
ディジタル的には位相差を高速のクロックでカウントす
る方法があり、アナログ的には位相差パルスのパルス幅
を電圧に変換してアナログ/ディジタル変換器によりデ
ィジタル信号に変換する方法をとることができる。デー
タ入力部42により検出された位相差ディジタル信号
は、時系列データとしてある時間マイクロプロセッサ4
9に入力され、殆どの場合、セレクタ41から出力され
る信号と発振器50のクロック周波数は一致していない
ため周波数差を補正する必要がある。通常は最小2乗法
により補正処理を行う。時系列データとして取り込む時
間は任意に設定可能である。取り込まれた時系列データ
は図6に示す流れ図に従い処理され、位相同期発振器2
0とスイッチ60を制御し、位相揺らぎを最小にする。
【0024】以下、図6を詳細に説明する。図5でウェ
ーブレットフィルタ40Cは常に位相同期発振器20が
定常動作であるときのみ動作を行う。
【0025】まず、セレクタ41で位相同期発振器20
の入力リファレンス信号10を選択し(ステップ10
0)、設定されたデータ数だけでデータを取り込んだ
(ステップ101)後ウェーブレット変換処理を行い、
位相揺らぎを周期データと非周期データとに分離する
(ステップ102)。この分離された周期データから周
期位相ゆらぎの振幅のピーク−ピーク値と周期を求め、
分離された非周期揺らぎから揺らぎの分散値を求める。
この3つのデータは、セレクタ41で現在選択している
入力リファレンス信号10のデータとしてメモリに記憶
しておく。次に、セレクタ選択処理(ステップ100)
に戻り、データ入力部42の入力信号を出力タイミング
信号30に変更する。データを取り込んだ後(ステップ
101)、上述した処理に従い出力タイミング信号30
のデータとしてピーク−ピーク値、周期と分散値をメモ
リに記憶する。本例では、位相同期発振器が1段構成で
あるが、複数段構成の場合にも適用できる。例えば構成
数がN段の場合、上述した処理をN個の位相同期発振器
について行う。全データの取り込みが終了した時点で判
定条件(ステップ103)は真となり、ステップ104
を実行する。ステップ104は入力リファレンス信号1
0の揺らぎ振幅と出力タイミング信号30の揺らぎ振幅
の比(出力タイミング信号30の周期位相揺らぎ振幅の
ピーク−ピーク値/入力リファレンス信号10の周期位
相揺らぎ振幅のピーク−ピーク値)が1以上である場合
ゲイン調整処理を、1未満である場合電源フィルタ変更
処理を選択する処理である。ステップ104によりゲイ
ン調整処理が選択された場合の処理を以下に示す。ステ
ップ104で振幅比が1以上である場合、入力リファレ
ンス信号10の位相ゆらぎの周期と出力タイミング信号
30の位相ゆらぎ周期の比較を行う(ステップ70
5)。この比較で入力リファレンス信号10の位相ゆら
ぎの周期が出力タイミング信号30の位相ゆらぎ周期の
整数倍もしくは逆の関係を満足する場合、ループゲイン
の変更指示を選択信号として出力する(ステップ70
6)。
【0026】ステップ104、105で偽の判定の場合
は、電源フィルタ変更処理を開始する。ゲイン調整が終
了して現在のフィルタ構成の非周期位相ゆらぎの分散値
をメモリに記憶することでステップ107を行う。以
後、全フィルタの組み合わせについての非周期位相揺ら
ぎの分散値を求め、フィルタ構成と分散値の対応リスト
を作成する。ステップ110はリストの中から分散値が
最小値である電源フィルタを選択する処理である。
【0027】
【発明の効果】以上説明したように本発明は、PLOか
ら出力される位相揺らぎを周期的変動成分と非周期的変
動成分に分解し、それぞれの値からPLOのループゲイ
ンを最適化および電源フィルタの最適化を図ることで、
良好な位相雑音特性を持つ位相同期発振器を提供するこ
とができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態の位相同期発振回路の構成
図である。
【図2】図1におけるウェーブレットフィルタ40の構
成図である。
【図3】従来構成の位相同期発振回路から出力されるタ
イミング信号の位相揺らぎ(A)とそれの非周期成分
(B)と周期成分(C)を示す。
【図4】本発明の他の実施形態の位相同期発振回路の構
成図である。
【図5】本発明の他の実施形態の位相同期発振回路の構
成図である。
【図6】図5の実施例におけるマイクロプロセッサ49
の処理を示す流れ図である。
【図7】従来の位相同期発振回路の構成図である。
【符号の説明】
1 入力端子 2 出力端子 3 位相比較器 4 LPF(ローパスフィルタ) 5 AMP(増幅器) 6 VCO(またはVCXO) 7 分周器 8 スイッチ 10 入力リファレンス信号 20,20A,20B 位相同期発振器 21、22、23 抵抗 30 出力クロック 31 制御信号 32 選択信号 40A,40B,40C ウェーブレットフィルタ 41 セレクタ 42 データ入力部 43 周波数差補正部 44 ウェーブレット変換部 45 周期揺らぎ処理部 46 非周期揺らぎ処理部 47 PLOゲイン制御部 48 電源フィルタ選択部 49 マイクロプロセッサ 50 発振器 60 スイッチ 70 電源フィルタ部 100〜110 ステップ

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 ゲイン調整可能な位相同期発振器と、 該位相同期発振器の入出力信号の位相揺らぎの時系列デ
    ータをウェーブレット変換するウェーブレット変換部
    と、 該ウェーブレット変換により分離された周期的位相変動
    に基づき前記位相同期発振器のループゲインを制御する
    PLOゲイン制御部と、 電源雑音除去のための複数の電源フィルタからなる電源
    フィルタ部と、 一方が前記位相同期発振器の電源部に接続され、他方が
    前記各電源フィルタに接続されたスイッチ部と、 前記ウェーブレット変換部により分離された非周期的位
    相変動に基づき前記スイッチ部のオン/オフを制御する
    電源フィルタ選択部を有する位相同期発振回路。
  2. 【請求項2】 ウェーブレット変換により得られた位相
    揺らぎの周期的位相変動の振幅と周期を求める周期揺ら
    ぎ処理部をさらに有し、前記PLO制御部は該振幅と周
    期により前記位相同期発振器のゲイン制御を行なう請求
    項1記載の位相同期発振回路。
  3. 【請求項3】 前記PLO制御部は、ウェーブレット変
    換により得られた位相揺らぎの周期的位相変動の振幅の
    伝達関数が1以上もしくは1未満であるかを前記位相同
    期発振器の入出力信号で判定し、伝達関数が1以上の場
    合、入出力信号での周期が一致しているかもしくは整数
    倍になっているとき、前記位相同期発振器のゲイン制御
    を行う請求項1記載の位相同期発振回路。
  4. 【請求項4】 縦続接続された複数の前記位相同期発振
    器を有し、前記PLO制御部は、複数の位相同期発振器
    の入出力信号の位相揺らぎの周期的位相変動の振幅と周
    期を取り込み、各位相同期発振器の入出力信号の振幅の
    振幅比を比較し、入出力信号の周期が一致しているかも
    しくは整数倍になっている場合、最大の振幅比を有する
    位相同期発振器から順次位相揺らぎの振幅比を1未満に
    する請求項1記載の位相同期発振回路。
  5. 【請求項5】 ウェーブレット変換により得られた位相
    揺らぎの非周期的位相変動の分散値を求める非周期揺ら
    ぎ処理部をさらに有し、前記電源フィルタ選択部は、分
    散値が最小になる電源フィルタが選択されるように前記
    スイッチ部のオン/オフを制御する請求項1記載の位相
    同期発振回路。
  6. 【請求項6】 ウェーブレット変換により得られた位相
    揺らぎの非周期的位相変動の分散値を求める非周期揺ら
    ぎ処理部をさらに有し、前記電源フィルタ選択部は、搭
    載されている電源フィルタの全ての組み合わせに対して
    分散値が最小になる電源フィルタが選択されるように前
    記スイッチ部のオン/オフを制御する、請求項4記載の
    位相同期発振回路。
  7. 【請求項7】 縦続接続された複数の位相同期発振器を
    有し、前記電源フィルタ選択部は、複数の位相同期発振
    器の最終段の位相周期発振器の出力信号の非周期的位相
    変動の分散値が最小となる電源フィルタを選択する請求
    項1記載の位相同期発振回路。
JP8219902A 1996-08-21 1996-08-21 位相同期発振回路 Pending JPH1065527A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8219902A JPH1065527A (ja) 1996-08-21 1996-08-21 位相同期発振回路
CNB971152225A CN1149739C (zh) 1996-08-21 1997-08-20 锁相振荡电路
US08/915,692 US5889438A (en) 1996-08-21 1997-08-21 Phase-locked oscillation and control circuit with a wavelet filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8219902A JPH1065527A (ja) 1996-08-21 1996-08-21 位相同期発振回路

Publications (1)

Publication Number Publication Date
JPH1065527A true JPH1065527A (ja) 1998-03-06

Family

ID=16742830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8219902A Pending JPH1065527A (ja) 1996-08-21 1996-08-21 位相同期発振回路

Country Status (3)

Country Link
US (1) US5889438A (ja)
JP (1) JPH1065527A (ja)
CN (1) CN1149739C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184544A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 同期クロック生成装置及び同期クロック生成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014047A (en) * 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
JPH11298323A (ja) * 1998-04-16 1999-10-29 Nec Yamagata Ltd 高速ロックアップpll回路
JP3730435B2 (ja) * 1999-03-26 2006-01-05 株式会社東芝 波形信号解析装置
US6664826B1 (en) * 2000-07-20 2003-12-16 Motorola, Inc. Loop filter and amplifier for improved phase margin and decreased phase noise with VCOs
US6967540B2 (en) * 2003-03-06 2005-11-22 Paratek Microwave, Inc. Synthesizers incorporating parascan TM varactors
US6977558B2 (en) * 2003-08-28 2005-12-20 International Busines Machines Corporation Self-adaptive voltage regulator for a phase-locked loop
JP3840468B2 (ja) * 2003-09-29 2006-11-01 松下電器産業株式会社 Pll周波数シンセサイザ
WO2006011424A1 (ja) * 2004-07-28 2006-02-02 Matsushita Electric Industrial Co., Ltd. ダイバーシティ型受信装置および受信方法
US8130044B2 (en) * 2008-06-19 2012-03-06 Altera Corporation Phase-locked loop circuitry with multiple voltage-controlled oscillators
JP6245424B2 (ja) * 2013-08-08 2017-12-13 セイコーエプソン株式会社 発振回路の制御方法、発振用回路、発振器、電子機器及び移動体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283726A (ja) * 1994-04-12 1995-10-27 Toshiba Corp Pll発振回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005184544A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 同期クロック生成装置及び同期クロック生成方法

Also Published As

Publication number Publication date
CN1175130A (zh) 1998-03-04
CN1149739C (zh) 2004-05-12
US5889438A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
US6510191B2 (en) Direct digital synthesizer based on delay line with sorted taps
JP2705588B2 (ja) 映像信号取り込み装置
US20090304135A1 (en) Synchronous clock generation apparatus and synchronous clock generation method
JP2009296571A (ja) 発振器および位相同期回路のループ帯域補正方法
JPH1065527A (ja) 位相同期発振回路
CN101013897A (zh) 可变信号延迟电路,正交频率转换器和无线频率调谐器
JPH06268516A (ja) クロック従属同期方法
JP2002217880A (ja) クロック同期回路及びクロック同期方法
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
US7583773B2 (en) Frequency synthesizing device with automatic calibration
JPH03212023A (ja) ディジタルフェーズロックループ
US6643345B1 (en) Synchronous control apparatus and method
US9729157B2 (en) Variable clock phase generation method and system
JP3592291B2 (ja) 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置
EP0224828A2 (en) PLL circuit
KR960009972B1 (ko) Pll회로
JP2907149B2 (ja) 位相同期発振回路
JPH06232740A (ja) 多段階移動平均処理による弱結合発振器
JP3512584B2 (ja) Pll回路及び同期信号逓倍回路
JPH04100412A (ja) 位相同期ループ回路
JPH0563563A (ja) Pll回路
JPH1168562A (ja) Pll周波数シンセサイザ
KR19990018496A (ko) 시정수조절회로
JPH03119881A (ja) クロック発生回路
JPH0677822A (ja) 周波数シンセサイザー